[go: up one dir, main page]

TWI661494B - 多層暫態液相接合 - Google Patents

多層暫態液相接合 Download PDF

Info

Publication number
TWI661494B
TWI661494B TW104124974A TW104124974A TWI661494B TW I661494 B TWI661494 B TW I661494B TW 104124974 A TW104124974 A TW 104124974A TW 104124974 A TW104124974 A TW 104124974A TW I661494 B TWI661494 B TW I661494B
Authority
TW
Taiwan
Prior art keywords
layer
component
alloy
binary
alloy component
Prior art date
Application number
TW104124974A
Other languages
English (en)
Other versions
TW201612994A (en
Inventor
布萊德利Ｐ 包柏
Bradley P. Barber
Original Assignee
美商西凱渥資訊處理科技公司
Skyworks Solutions, Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商西凱渥資訊處理科技公司, Skyworks Solutions, Inc. filed Critical 美商西凱渥資訊處理科技公司
Publication of TW201612994A publication Critical patent/TW201612994A/zh
Application granted granted Critical
Publication of TWI661494B publication Critical patent/TWI661494B/zh

Links

Classifications

    • H10W72/30—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/021—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material including at least one metal alloy layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K3/346—
    • H10P95/00—
    • H10W76/60—
    • H10W95/00—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10053—Switch
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10083—Electromechanical or electro-acoustic component, e.g. microphone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H10W72/013—
    • H10W72/01333—
    • H10W72/07255—
    • H10W72/073—
    • H10W72/07336—
    • H10W72/222—
    • H10W72/2524—
    • H10W72/2528—
    • H10W72/325—
    • H10W72/341—
    • H10W72/351—
    • H10W72/352—
    • H10W76/67—
    • H10W90/725—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Inorganic Chemistry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

一種接合結構包含安置於一基板上之第一合金組分之一第一層及安置於該第一合金組分上之一第二合金組分之一第一層。該第二合金組分具有低於該第一合金組分之一熔化溫度。該第一合金組分之一第二層安置於該第二合金組分之該第一層上且該第二合金組分之一第二層安置於該第一合金組分之該第二層上。

Description

多層暫態液相接合 相關申請案之交叉參考
本申請案根據35 U.S.C.§ 119(e)規定主張2014年7月31日申請之標題為「COATED GRAIN TRANSIENT LIQUID PHASE SOLDER」之美國臨時申請案第62,031,824號之優先權，該案之全部內容以引用的方式併入本文中。
1、技術領域
本發明之態樣及實施例係關於電或電子裝置組件及/或用於電或電子裝置組件之封裝之組件之金屬化及/或接合。
2、相關技術論述
在電及電子裝置製造及組裝之技術中，通常可期望使一基板或表面(例如，一電路板、陶瓷單石微波積體電路(MMIC)基板等)導電。亦通常期望使用一導熱及/或導電材料將一電或電子組件接合至一基板或接合用於一電子組件之一封裝之組件。用於形成此等導電表面或接合件之程序可能面臨許多挑戰，例如，成本、使用與其他程序步驟不相容之高溫、填充一基板之中空特徵之困難及/或與其他處理步驟不相容之副產物之除氣。
根據本發明之一態樣，提供一種接合結構。該接合結構包含安置於一基板上之第一合金組分之一第一層及安置於該第一合金組分上 之一第二合金組分之一第一層。該第二合金組分具有低於該第一合金組分之一熔化溫度。該第一合金組分之一第二層安置於該第二合金組分之該第一層上且該第二合金組分之一第二層安置於該第一合金組分之該第二層上。
在一些實施例中，該接合結構進一步包括安置於該第二合金組分之該第二層上之該第一合金組分之一第三層。
在一些實施例中，該接合結構進一步包括經組態以密封第二合金組分之第二層之一表面使其與大氣隔離且抑制該第二合金組分之該第二層之該表面之氧化之一第一障壁層。該障壁層可包含鈦、鉑、鎳、氧化銦及錫之一或多者。
在一些實施例中，該接合結構進一步包括安置於第一合金組分之各層與第二合金組分之各層之間的介面處之介面障壁層，該等障壁層經組態以抑制第一合金組分與第二合金組分之相互擴散。該等介面障壁層可包含鈦、鉑、鎳、氧化銦及錫之一或多者。
在一些實施例中，第一合金組分及第二合金組分經選定以在將接合結構加熱至高於第二合金組分之熔化溫度且低於第一合金組分之熔化溫度之一溫度時相互擴散且形成一合金。
在一些實施例中，接合結構中之第一合金組分之量及第二合金組分之量經選定以形成具有介於該第一合金組分之熔化溫度與該第二合金組分之熔化溫度之間的一熔化溫度之一合金。
在一些實施例中，第一合金組分係金且在一些實施例中第二合金組分係銦。
在一些實施例中，第一合金組分及第二合金組分係選自包含鋁與鍺、金與矽、金與錫、銅與錫、鉛與錫及銦與錫之組分對之一對組分。
在一些實施例中，使用接合結構密閉式密封一電子組件封裝。
在一些實施例中，一電子裝置包含使用接合結構接合至基板之至少一組件。該電子裝置可包含經由接合結構與基板之一電接觸件電連通之至少一電接觸件。
根據另一態樣，提供一種形成一無線裝置之方法。該方法包括形成包含具有一射頻電路之一基板及使用一第一接合結構接合至該射頻電路之一部分之至少一裝置之至少一模組。該第一接合結構包含：第一合金組分之一第一層，其安置於一基板上；一第二合金組分之一第一層，其安置於該第一合金組分上，該第二合金組分具有低於該第一合金組分之一熔化溫度；該第一合金組分之一第二層，其安置於該第二合金組分之該第一層上；及該第二合金組分之一第二層，其安置於該第一合金組分之該第二層上。
在一些實施例中，該至少一裝置係一功率放大器、一低雜訊放大器及一天線開關模組之一者。
在一些實施例中，該方法進一步包括使用一第二接合結構將該至少一裝置密閉式密封於一封裝中，該第二接合結構包含：第一合金組分之一第一層，其安置於一基板上；一第二合金組分之一第一層，其安置於該第一合金組分上，該第二合金組分具有低於該第一合金組分之一熔化溫度；該第一合金組分之一第二層，其安置於該第二合金組分之該第一層上；及該第二合金組分之一第二層，其安置於該第一合金組分之該第二層上。
在一些實施例中，該方法進一步包括使用第一接合結構在至少一裝置之至少一電接觸件與射頻電路之至少一電接觸件之間形成一電連接。
在一些實施例中，該方法進一步包括形成各與至少一模組電連通之一收發器及一天線。
根據另一態樣，提供一種將一第一總成接合至一第二總成之方 法。該方法包括提供包含安置於一第一基板上之一第一二元組分層之一第一總成及提供一第二總成，該第二總成包含：第一合金組分之一第一層，其安置於一基板上；一第二合金組分之一第一層，其安置於該第一合金組分上，該第二合金組分具有低於該第一合金組分之一熔化溫度；該第一合金組分之一第二層，其安置於該第二合金組分之該第一層上；及該第二合金組分之一第二層，其安置於該第一合金組分之該第二層上。該方法進一步包括：抵靠該第一總成對準該第二總成；將該第一總成及該第二總成加熱至大於第二二元組分之一熔點但小於第一二元組分之熔點之一溫度；及維持該溫度達足以使第一二元組分層與第二二元組分層相互擴散以由第一二元組分及第二二元組分形成一合金之一時間。
根據另一態樣，提供一種在一基板上形成一接合結構之方法。該方法包括：在該基板上形成一第一二元組分層；在該第一二元組分層上形成一第一障壁層；及在該第一障壁層上形成一第二二元組分層。該第一障壁層包含抑制該第二二元組分擴散至該第一二元組分層中之一材料。該方法進一步包括：在該第二二元組分層上形成一第二障壁層；在該第二障壁層上形成另一第一二元組分層；在該另一第一二元組分層上形成一第三障壁層；在該第三障壁層上形成另一第二二元組分層；及在該另一第二二元組分層上形成一第四障壁層。該第四障壁層包含抑制來自大氣之氧擴散至該另一第二二元組分層中之一材料。
在一些實施例中，形成第二二元組分層包括將具有低於第一二元組分之一熔化溫度之材料沈積於第一障壁層上。
在一些實施例中，形成第二二元組分層包括沈積在將接合結構加熱至高於第二二元組分之熔化溫度之後旋即將與第一二元組分相互擴散以形成一合金之材料。
在一些實施例中，第一二元組分層及另一第一二元組分層中之第一二元組分之量以及第二二元組分層及另一第二二元組分層中之第二二元組分之量經選定使得合金具有介於第一二元組分之熔化溫度與第二二元組分之熔化溫度之間的一熔化溫度。
在一些實施例中，該方法進一步包括在第四障壁層上形成一進一步第一二元組分層。
在一些實施例中，沈積第一二元組分層包括在基板上沈積一金層。
在一些實施例中，沈積第二二元組分層包括在第一障壁層上沈積一銦層。
在一些實施例中，形成第一障壁層、第二障壁層及第三障壁層之至少一者包括沈積鈦、鉑、鎳、氧化銦及錫之一或多者之一層。
根據另一態樣，提供一種包括複數個經塗佈顆粒之一焊接材料，各顆粒包含一核心及一塗佈層，該核心及該塗佈層經選定以對該焊接材料提供一暫態液相。
在一些實施例中，該核心及該塗佈層包含能夠在施加熱量至焊接材料之後旋即形成一合金之材料。該塗佈層材料可具有低於該核心材料之一熔化溫度之一熔化溫度。施加熱量可導致將塗佈層加熱至大於該塗佈層之熔化溫度但小於核心材料之熔化溫度之一溫度，以藉此液化該塗佈層且容許經液化之塗佈層材料擴散至核心材料中。塗佈層及核心可經設定尺寸使得該經液化之塗佈層材料之實質所有擴散至核心材料中以形成合金。
在一些實施例中，合金係導電的。核心材料可包含金。塗佈層材料可包含銦。
在一些實施例中，各顆粒進一步包含實施於塗佈層上之一外層，該外層經組態以防止或減少塗佈層之氧化。該外層可包含金。
在一些實施例中，各顆粒進一步包含安置於塗佈層與核心之間的一障壁層，該障壁層經組態以防止或減少塗佈層與核心之間的過早擴散。該障壁層可包含鈦。
根據另一態樣，提供一種用於製造一焊接材料之方法。該方法包括形成或提供複數個核心微粒及使用一塗佈層塗佈該等核心微粒之各者以產生一經塗佈顆粒，該經塗佈顆粒具有一暫態液相性質。
根據另一態樣，提供一種用於形成一導電合金之方法。該方法包括：提供包含複數個經塗佈顆粒之一焊接材料，各顆粒包含一核心及一塗佈層，該核心及該塗佈層經選定以對該焊接材料提供一暫態液相；將該焊接材料加熱至介於該塗佈層之熔化溫度與該核心之熔化溫度之間的一溫度，該塗佈層之該熔化溫度小於該核心之該熔化溫度使得該塗佈層變為經液化；及維持該加熱直至大量該經液化之塗佈層擴散至該核心中以藉此形成一合金。
在一些實施例中，該合金具有顯著高於塗佈層之溫度之一熔化溫度。
根據另一態樣，提供一種用於在一基板上形成一導電特徵之方法。該方法包括：在一溶液中形成或提供複數個經塗佈顆粒之一懸浮液，各顆粒包含一核心及一塗佈層，該核心及該塗佈層經選定以提供一暫態液相性質；將該懸浮液施配至該基板上；蒸發至少一些該溶液；將該等經塗佈顆粒加熱至介於該塗佈層之熔化溫度與該核心之熔化溫度之間的一溫度，該塗佈層之該熔化溫度小於該核心之該熔化溫度使得該塗佈層變為經液化；及維持該加熱直至大量該經液化之塗佈層擴散至該核心中以藉此形成一導電合金。
在一些實施例中，該施配包含旋塗、噴射或網版印刷。
在一些實施例中，基板包含一半導體晶圓或一封裝基板。該封裝基板可包含一層壓基板或一陶瓷基板。該陶瓷基板可包含一低溫共 燒陶瓷基板。
在一些實施例中，導電特徵係導電墊或一導電跡線。該導電特徵可為經組態以提供射頻(RF)屏蔽功能之一導電層。該導電層可包含一保形導電層。
根據另一態樣，提供一種經封裝之射頻(RF)模組。該經封裝之RF模組包括：一封裝基板，其包含一接地平面；一或多個組件，其等安裝於該封裝基板上；及一導電層，其實施於該一或多個組件上方，該導電層電連接至該接地平面以對該一或多個組件之至少一些組件提供RF屏蔽功能，該導電層包含由加熱一焊接材料所引起之一合金，該焊接材料包含複數個經塗佈顆粒，各顆粒包含一核心及一塗佈層，該核心及該塗佈層經選定以對該焊接材料提供一暫態液相。
在一些實施例中，該經封裝之RF模組進一步包括囊封該一或多個組件之一覆模，導電層安置於該覆模之一上表面上。
在一些實施例中，導電層之至少部分係直接形成於一或多個組件上。
在一些實施例中，導電層進一步覆蓋封裝基板之一或多側以便連同一或多個組件上方之部分產生一保形覆蓋。
根據另一態樣，提供一種在一半導體晶粒上形成一導電特徵之方法。該方法包括使用一塗佈材料結構在該晶粒上沈積一導電材料層及圖案化該導電材料層，該塗佈材料結構包含：第一合金組分之一第一層；一第二合金組分之一第一層，其安置於該第一合金組分上，該第二合金組分具有低於該第一合金組分之一熔化溫度；該第一合金組分之一第二層，其安置於該第二合金組分之該第一層上；及該第二合金組分之一第二層，其安置於該第一合金組分之該第二層上。
根據另一態樣，提供一種形成包含具有一電路之一基板之一電子組件模組之方法。該方法包括使用一接合結構將至少一裝置接合至 該電路之一部分，該接合結構包含：第一合金組分之一第一層，其安置於該基板上；一第二合金組分之一第一層，其安置於該第一合金組分上，該第二合金組分具有低於該第一合金組分之一熔化溫度；該第一合金組分之一第二層，其安置於該第二合金組分之該第一層上；及該第二合金組分之一第二層，其安置於該第一合金組分之該第二層上。
10‧‧‧結構
12‧‧‧第一基板或組件/基板
14‧‧‧接合材料層
16‧‧‧第二基板或組件/基板
20‧‧‧結構
22‧‧‧基板
24‧‧‧上表面
26‧‧‧凹部
28‧‧‧導電塗層
30‧‧‧第一組分材料/組分材料
32‧‧‧第二組分材料/組分材料
34‧‧‧二元合金/合金
50‧‧‧溫度分佈
100‧‧‧顆粒/經塗佈顆粒
102‧‧‧核心/金核心/核心部分/核心微粒
104‧‧‧塗佈層/銦塗佈層/塗佈層部分
106‧‧‧外層
108‧‧‧障壁層/擴散障壁層
120‧‧‧未加熱狀態
130‧‧‧狀態
132‧‧‧經液化材料/經液化塗佈層材料
140‧‧‧合金化狀態
142‧‧‧合金化顆粒
150‧‧‧程序
152‧‧‧方塊/步驟
154‧‧‧方塊/步驟
160‧‧‧程序
162‧‧‧方塊/步驟
163‧‧‧方塊/步驟
170‧‧‧懸浮液
172‧‧‧溶液
174‧‧‧施配設備
176‧‧‧箭頭
178‧‧‧基板/半導體晶圓/晶圓
180‧‧‧自旋
182‧‧‧箭頭
184‧‧‧表面
186‧‧‧噴射
188‧‧‧施配設備
190‧‧‧單元
192‧‧‧接觸墊
194‧‧‧導電跡線
200‧‧‧組態
202‧‧‧基板
204‧‧‧導電層
206‧‧‧組件
210‧‧‧組態
212‧‧‧下伏結構
214‧‧‧導電層
220‧‧‧組態
222‧‧‧結構
224‧‧‧導電層/保形導電層
226‧‧‧凹部
230‧‧‧組態
232‧‧‧封裝
234‧‧‧導電層/保形導電層
240‧‧‧組態
242‧‧‧基板
244‧‧‧層
246‧‧‧通孔
250‧‧‧組態
252‧‧‧基板
256‧‧‧通孔
300‧‧‧封裝
302‧‧‧基底基板/基板
304‧‧‧頂蓋基板/基板
305‧‧‧結構
306‧‧‧矩形
308‧‧‧暫態液相(TLP)材料結構
310‧‧‧區域或腔
312‧‧‧裝置
320‧‧‧基板
322‧‧‧裝置
324‧‧‧暫態液相(TLP)材料結構
330‧‧‧結構
332‧‧‧第一基板/基板
334‧‧‧第一金層/金層
336a‧‧‧金凸塊
336b‧‧‧金凸塊
342‧‧‧第二基板/基板
344‧‧‧第二金層/金層/層/高熔化溫度材料層
350‧‧‧結構
352‧‧‧接合材料層/銦層
360‧‧‧結構
362‧‧‧熔化接合層
370‧‧‧結構
372‧‧‧合金接合層
380‧‧‧接合材料層
382‧‧‧第三金層
384‧‧‧合金層
390‧‧‧接合材料層
392‧‧‧第三金層
394‧‧‧第一合金層
396‧‧‧第二合金層
398‧‧‧合金化接合材料層
400‧‧‧接合材料層
402‧‧‧上部擴散障壁層
404‧‧‧下部擴散障壁層
410‧‧‧銦層/接合材料層/層
412‧‧‧金層/高熔點材料層/層/高熔化溫度材料薄層
414‧‧‧銦層/接合材料層/層
416‧‧‧金層/高熔點材料層/層/高熔化溫度材料薄層
418‧‧‧合金化接合層/最終合金化層
418a‧‧‧障壁層
418b‧‧‧障壁層
418c‧‧‧障壁層
418d‧‧‧障壁層
420‧‧‧接合材料層/較低熔化溫度接合材料層/層
422‧‧‧高熔化溫度材料層/層
424‧‧‧接合材料層/較低熔化溫度接合材料層/層
426a‧‧‧障壁層
426b‧‧‧障壁層
426c‧‧‧障壁層
426d‧‧‧障壁層
428‧‧‧上表面
430‧‧‧階梯
434‧‧‧合金化接合層
500‧‧‧方法
502‧‧‧動作
504‧‧‧動作
506‧‧‧動作
508‧‧‧動作
510‧‧‧動作
512‧‧‧動作
514‧‧‧動作
516‧‧‧動作
518‧‧‧動作
520‧‧‧方法
522‧‧‧動作
524‧‧‧動作
526‧‧‧動作
528‧‧‧動作
530‧‧‧動作
532‧‧‧動作
534‧‧‧動作
536‧‧‧動作
538‧‧‧動作
540‧‧‧方法
542‧‧‧動作
544‧‧‧動作
546‧‧‧動作
548‧‧‧動作
550‧‧‧動作
560‧‧‧方法
562‧‧‧動作
564‧‧‧動作
566‧‧‧動作
568‧‧‧動作
570‧‧‧動作
600‧‧‧模組
602‧‧‧基板
604‧‧‧射頻(RF)電路
606‧‧‧裝置
700‧‧‧無線裝置
702‧‧‧使用者介面
704‧‧‧記憶體
706‧‧‧基頻子系統
708‧‧‧功率管理子系統
710‧‧‧收發器
712‧‧‧功率放大器
714‧‧‧天線開關模組
718‧‧‧低雜訊放大器
720‧‧‧天線
d1‧‧‧尺寸/核心直徑
d2‧‧‧尺寸/核心直徑
d3‧‧‧尺寸/核心直徑
t1‧‧‧厚度/塗佈層厚度
t2‧‧‧厚度/塗佈層厚度
t3‧‧‧厚度/塗佈層厚度
T‧‧‧溫度
T1‧‧‧熔化溫度
T2‧‧‧熔化溫度
T3‧‧‧熔化溫度
隨附圖式並不意欲按比例繪製。在圖式中，藉由一相同數字表示各種圖中所繪示之各相同或幾乎相同組件。為清楚起見，並非每一組件可在每一圖式中標記。在圖式中：圖1繪示彼此接合之一對基板；圖2繪示保形塗佈有一導電材料層之一基板；圖3繪示根據一實施例之一合金系統；圖4繪示在一接合、密封或塗佈方法之實施例中所利用之一溫度分佈；圖5繪示用於執行一接合、密封或塗佈方法之一結構之實施例；圖6繪示用於執行一接合、密封或塗佈方法之一結構之另一實施例；圖7繪示用於執行一接合、密封或塗佈方法之一結構之另一實施例；圖8A繪示用於執行一接合、密封或塗佈方法之一群組結構在該方法之一第一階段之一實施例；圖8B繪示圖8A之該群組結構在方法之一第二階段之實施例；圖8C繪示圖8A之該群組結構在方法之一第三階段之實施例；圖9A繪示用於執行一接合、密封或塗佈方法之一結構之另一實施例； 圖9B繪示用於執行一接合、密封或塗佈方法之一結構之另一實施例；圖9C繪示用於執行一接合、密封或塗佈方法之一結構之另一實施例；圖10繪示用於形成用於執行一接合、密封或塗佈方法之一結構之一實施例之一方法之一實施例之一流程圖；圖11A繪示在圖10之方法之一第一動作之後之用於執行一接合、密封或塗佈方法之一結構之一實施例；圖11B繪示在圖10之方法之一第二動作之後之用於執行一接合、密封或塗佈方法之結構；圖12繪示將用於執行一接合、密封或塗佈方法之一結構之實施例施加於一物件上之一方法之一實施例；圖13A繪示用於執行一接合、密封或塗佈方法之一結構之實施例之一懸浮液；圖13B繪示圖13A之正施加至一物件之懸浮液；圖14A繪示其上可施加有用於執行一接合、密封或塗佈方法之結構之實施例之一晶圓；圖14B繪示將用於執行一接合、密封或塗佈方法之結構之一實施例施加至圖14A之晶圓；圖14C繪示使用用於執行一接合、密封或塗佈方法之結構之實施例形成於圖14A之晶圓上之一裝置之特徵；圖15A繪示使用本文中所揭示之結構或方法之一實施例接合至一基板之一裝置；圖15B繪示使用本文中所揭示之結構或方法之一實施例塗佈有一導電膜之一基板；圖15C繪示使用本文中所揭示之結構或方法之一實施例塗佈有一 導電膜之另一基板；圖15D繪示使用本文中所揭示之結構或方法之一實施例塗佈有一導電膜之另一基板；圖15E繪示形成於一基板中且使用本文中所揭示之結構或方法之一實施例塗佈有一導電膜之一通孔；圖15F繪示形成於一基板中且使用本文中所揭示之結構或方法之一實施例填充有一導電膜之一通孔；圖16A係包含一密閉式密封裝置之封裝之一實施例之一平面視圖；圖16B係圖16A之封裝之一橫截面；圖17A繪示使用本文中所揭示之結構或方法之一實施例接合至一基板之一裝置之一實施例；圖17B繪示圖17A之裝置及基板之一橫截面；圖18A繪示使用本文中所揭示之結構或方法之一實施例電耦合至一基板之一裝置之一實施例；圖18B繪示圖18A之裝置及基板之一橫截面；圖19繪示將一第一總成接合至一第二總成之一方法之一實施例之一第一部分；圖20繪示將一第一總成接合至一第二總成之一方法之一實施例之一第二部分；圖21繪示將一第一總成接合至一第二總成之一方法之一實施例之一第三部分；圖22繪示將一第一總成接合至一第二總成之一方法之一實施例之一第四部分；圖23A繪示將一第一總成接合至一第二總成之一方法之一實施例之一第一部分； 圖23B繪示將一第一總成接合至一第二總成之一方法之一實施例之一第二部分；圖23C繪示將一第一總成接合至一第二總成之一方法之一實施例之一第三部分；圖23D繪示將一第一總成接合至一第二總成之一方法之一實施例之一第四部分；圖24A繪示將一第一總成接合至一第二總成之一方法之一實施例之一第一部分；圖24B繪示將一第一總成接合至一第二總成之一方法之一實施例之一第二部分；圖24C繪示將一第一總成接合至一第二總成之一方法之一實施例之一第三部分；圖25A繪示將一第一總成接合至一第二總成之一方法之一實施例之一第一部分；圖25B繪示將一第一總成接合至一第二總成之一方法之一實施例之一第二部分；圖25C繪示將一第一總成接合至一第二總成之一方法之一實施例之一第三部分；圖26A繪示將一第一總成接合至一第二總成之一方法之一實施例之一第一部分；圖26B繪示將一第一總成接合至一第二總成之一方法之一實施例之一第二部分；圖26C繪示將一第一總成接合至一第二總成之一方法之一實施例之一第三部分；圖27A繪示將一第一總成接合至一第二總成之一方法之一實施例之一第一部分； 圖27B繪示將一第一總成接合至一第二總成之一方法之一實施例之一第二部分；圖27C繪示將一第一總成接合至一第二總成之一方法之一實施例之一第三部分；圖28繪示用於在一基板上形成一接合結構之一方法之一實施例之一流程圖；圖29繪示用於在一基板上形成一接合結構之另一方法之一實施例之一流程圖；圖30繪示用於將一第一總成接合至一第二總成之一方法之一實施例之一流程圖；圖31繪示用於將一第一總成接合至一第二總成之一方法之另一實施例之一流程圖；圖32繪示一電子模組之一實施例；及圖33繪示一無線裝置之一實施例。
本發明並未使其申請案限於以下描述中所闡述或圖式中所繪示之組件之構造及配置之細節。本發明能夠具有其他實施例且能夠依各種方式實踐或執行。又，本文中所使用之用語及術語係出於描述目的且不應視為限制性。在本文中使用「包含」、「包括」、「具有」、「含有」、「涉及」及其等之變動意以涵蓋其後所列舉之項及其等之等效物以及額外項。
本文中揭示與暫態液相(TLP)表面塗佈及接合有關之實例。在一些實施例中，透過施加具有複數個層之顆粒之一懸浮液接著加熱以引起表面塗佈或接合來達成暫態液相表面塗佈或接合。在其他實施例中，透過將具有複數個層之一膜施加至一或多個表面或施加於一或多個表面之間接著加熱以引起表面塗佈或接合來達成暫態液相表面塗佈 或接合。所得表面塗層或接合件可用於(例如)結合組件、使一表面導電、在一結構之中空特徵內提供導電路徑等。例如，在一些實施例中，一暫態液相接合程序可用於形成如圖1中所繪示之具有使用一接合材料層14接合至一第二基板或組件16之一第一基板或組件12之一結構10。在各項實施例中，該等基板或組件12、16之一者或兩者係主動基板，例如，可包含一或多個主動裝置之半導體材料基板。在其他實施例中，該等基板或組件12、16之一者或兩者可為安裝基板，例如，印刷電路板或用於一電子裝置之一封裝之組件。
在一些實施例中，一暫態液相表面塗佈程序可用於形成如圖2中所繪示之具有接合至一基板22之一上表面24之一導電塗層28之一結構20。該導電塗層保形覆蓋該基板22之該上表面24且填充粗糙表面特徵及/或凹部(例如，凹部26)。如同圖1之基板12及16，在各項實施例中基板22係一主動半導體基板、一安裝基板(例如，一印刷電路板及用於一電子裝置之一封裝之組件)之一或多者。
在以下發明內容中論述暫態液相接合之態樣及實施例。應理解，關於暫態液相接合所揭示之材料、結構及技術亦可應用於暫態液相表面塗佈及/或封裝密封之程序。
暫態液相接合係一多階段程序，藉此一多組分系統(例如，能夠形成一二元合金之兩種金屬)進行接觸，被加熱至高於具有低於另一組分材料之一熔點之組分材料之熔點，接著保持於一溫度下達足以使該兩種材料相互擴散藉此製成該二元合金之一時間。
在一些實施例中，一TLP接合結構可包含三個以上組分。例如，顆粒結構或分層結構可使用由一種以上材料之一合金形成之至少一層(或該等顆粒結構之實施例中之一核心)形成。利用兩種以上材料之TLP接合結構之非限制性實例包含利用金及一鉛錫合金之結構及利用鍺及一鋁銅合金之結構。在一些實施例中，在合金係具有低於另一組 分材料之一熔點之組分材料之情況下，該合金可為一共晶合金。
在一些實施例中，已發現可期望達成較低溫度熔化材料之真正液化。此提供所得接合介面來有效克服對一良好接合之挑戰，例如，裝置拓樸、表面粗糙度等。
亦可期望使較低熔點材料之液化發生，此係因為(若干)高熔點組分至處於一液相中之較低熔點組分中之擴散通常比至處於固相中之較低熔點組分中之固態擴散快若干數量級。
若正確選取材料且適當選取低及高熔化溫度組分之分率，則低熔化溫度組分層可與高熔化溫度組分完全合金化。所得合金化結構接著可具有高於用於產生接合件之熔點之一熔點，此係因為全部低熔化溫度組分已藉由擴散至一更耐火混合物中來合金化。
用作本發明中之一實例之一二元系統係銦金系統，其中銦為低熔化溫度組分。存在將類似表現之許多其他二元TLP組分系統且本發明並不僅限於涉及銦金系統之TLP結構及方法。
取決於所使用之材料，二元組分之間的一金屬間化合物可甚至在室溫下或在加熱至低熔化溫度組分之熔點期間但在該低熔化溫度組分之液化之前非所期望地形成。過早金屬間化合物形成可非所期望地消耗一些或全部低熔化溫度組分，使得在保形覆蓋接合區域內之拓樸/粗糙度方面液化較不有效。
出於此原因，低熔化溫度材料之相當厚層在過去已用於確保儘管低溫擴散持續進行但在TLP結構達到低熔化溫度組分之熔點時仍有低溫熔化組分之足夠厚度剩餘。
歸因於藉由擴散移動之原子所需之較長長度尺度，使用低熔化溫度組分之此等較厚層可需要層接合達較長時間以在接合程序期間完成組分之相互擴散。
此外，已知在接合程序達到熔點且施加力以進行接合時較厚低 熔化溫度組分層更易於「被擠出」。
因此可期望可用於形成將不會過早合金化、將迅速合金化及/或在接合期間完全合金化且將不會在接合程序期間擠出之一結構之一TLP材料系統。
在一些實施方案中，暫態液相接合係利用一多組分系統(例如，包含一第一組分材料30及一第二組分材料32之一二元合金34(圖3))之一多階段程序。該第一組分材料30及該第二組分材料32皆可為金屬。使該第一組分材料30及該第二組分材料32在低於該第一組分材料30及該第二組分材料32兩者之熔點之一第一溫度下接觸。將該兩種組分材料30、32加熱至高於具有低於另一組分材料30、32之一熔點之組分材料30、32之熔點之一溫度。接著將該兩種組分材料30、32保持於一溫度下達足以使該兩種組分材料30、32相互擴散(例如，使較低熔點材料擴散至較高熔點材料中)藉此製成合金34之一時間。
一暫態液相接合之一顯著優點在於，所得合金可具有高於用於進行接合之溫度之一熔點。此係歸因於構成組分之相互擴散來引起具有高於較低熔點材料之一熔點且在一些例項中具有介於較低熔點材料之熔點與較高熔點材料之熔點之間的一熔點之一合金。
在一些實施例中且舉一實例，一多組分系統包含複數個顆粒，其中銦(In，具有攝氏156.6度之熔點)係用作位於各顆粒之內部之一金(Au，具有攝氏1,064度之熔點)核心之外之一塗佈層。諸如銦之低熔點構成組分可經選定以潤濕及良好接合至經選取施加部位或基板及/或其他顆粒。
例如，可將待合金化之複數個此分層顆粒放置於一揮發性液體中以形成藉由旋塗、噴射或網版印刷安置於一基板上之一懸浮液。該懸浮液之液體性質可提供有利特徵，諸如低施加/處理成本、一低處理溫度、凹入特徵之保形填充等。
製備前述懸浮液可包含製備塗佈有與一高熔點材料相互擴散藉此引起一高熔點合金之一低熔點材料之該高熔點材料之顆粒。例如，可透過溶膠凝膠製備接著無電塗佈來達成此。替代性地，製備此等顆粒可包含噴射粉末形成、傳統球磨或小顆粒生產之其他方法。
在一些實施例中，一非氧化材料之一額外層(例如，另一金層)可形成於銦層上方以防止或減少在接合之前之銦之氧化。
在一些應用中，在低熔點材料與高熔點材料之間使用一擴散障壁可在以驅動對一耐火合金之反應為目的加熱材料之前防止或降低過早擴散合金化。在前述顆粒結構實例中，擴散障壁層之一中間塗層可提供於低熔點材料與高熔點材料之間以防止或減少其等之過早相互擴散。
前述顆粒及(例如，在懸浮液中)施加此等顆粒可提供許多優點。例如，一所得網狀物不會如同其他替代性基於環氧樹脂之施加方法具有助熔劑或殘餘有機材料來燒掉。在另一實例中，吾人不需要依靠針對導電性之在一基質中之機械接觸，諸如在使用簡單金屬微粒懸浮液之一應用中。在又另一實例中，具有如本文中所描述之一或多個特徵之顆粒可擴散焊接至易於與系統合金化之任何金屬。
在一些實施方案中，吾人可擴展如本文中所描述之特診之一或多者以在適當選取(例如)顆粒尺寸及塗層厚度之情況下產生能夠在相對較低溫度下組裝之一多孔導電網狀物。吾人亦可利用本發明之一或多個特徵以組態具有一個以上二元功能性之一系統。吾人亦可利用本發明之一或多個特徵以組態視需要非導電及/或非合金化之顆粒核心。
圖5繪示具有核心102及塗佈層104以便形成一二元系統之顆粒100。在一些實施例中，可針對一特定應用選擇該核心102之大小(例如，尺寸d1、d2或d3)及/或該塗佈層104之厚度(例如，厚度t1、t2或 t3)。此等選定核心尺寸及塗佈層厚度可為平均值或在一些範圍中。例如，核心尺寸及塗佈層厚度可經選定使得平均來說顆粒群體中之核心材料及塗層材料之相對量足以在顆粒經充分合金化時形成具有高於塗層材料之一熔化溫度之一合金。
在一些實施例中，用於顆粒100之核心102及塗佈層104之材料經選定以產生一二元合金化系統。在一些實施例中，塗佈層材料經選定以具有低於核心材料之熔化溫度之一熔化溫度。此外，由塗佈層104及核心102所引起之一合金可具有顯著高於塗佈層材料之熔化溫度之一熔化溫度。在本文中所描述之各項實例中，核心102係描述為金(Au，具有攝氏1,064度之熔點)且塗佈層104係描述為銦(In，具有攝氏156.6度之熔點)。然而，將理解，亦可利用材料之其他組合。可用於本文中所揭示之各項實施例中之其他材料系統之實例包含(但不限於)：鋁(Al，具有攝氏660度之熔點)與鍺(Ge，具有攝氏938度之熔點)(攝氏450度之共晶合金熔點)、Au與矽(Si，具有攝氏1,414度之熔點)(攝氏363度之共晶合金熔點)、Au與錫(Sn，具有攝氏232度之熔點)(攝氏217度(93.7% Sn)及攝氏278度(29% Sn)之共晶合金熔點)、銅(Cu，具有攝氏1,085度之熔點)與Sn(攝氏270度之共晶合金熔點)、鉛(Pb，具有攝氏327度之熔點)與Sn(攝氏183度之共晶合金熔點)及In-Sn(攝氏120度之共晶合金熔點)。具有除共晶組合物以外之組合物之此等材料之合金具有高於該等共晶組合物之熔點。此等材料之至少一些合金具有高於具有較低熔化溫度之組分之熔化溫度之熔化溫度。為易於描述，本文中所揭示之態樣及實施例係描述為包含Au及In之合金組分，然而，應理解，此等其他合金系統之任一者或多者可替代Au-In系統。
圖6展示在一些實施例中，具有一核心102及一塗佈層104之一顆粒100可進一步包含經組態以(例如)防止或減少該塗佈層104之氧化之 一外層106。此一外層可由(例如)金形成。該外層106足夠薄，同時提供前述保護性功能以容許加熱塗佈層104。在一些實施例中，僅幾奈米厚(例如，小於約10奈米厚)之一外層106提供充分保護以防止塗佈層104之氧化。如本文中所描述，一旦經適當加熱，外層106及核心102即可與塗佈層104一起形成一合金。
在前述實例中，外層106係描述為具有與核心102相同之材料。然而，將理解，外層106可由不同於核心102之材料形成。例如，在一些實施例中，外層106可由包含(但不限於)鈦(Ti)、鉑(Pt)、鎳(Ni)、氧化銦(In2O3)、錫(Sn)及其等之組合或合金之一或多種材料形成。
圖7展示在一些實施例中，具有一核心102及一塗佈層104之一顆粒100可進一步包含安置於該核心102與該塗佈層104之間的一障壁層108。此一障壁層可經組態以(例如)防止或減少該核心102與該塗佈層104之間的相互擴散。
例如，若使一銦塗佈層104與一金核心102直接接觸，則即使在室溫下亦可在各顆粒內發生金屬間擴散。使用諸如鈦(Ti)之一擴散障壁層108可防止此過早相互擴散且又在銦液化之後不干擾所要相互擴散。藉由一實例，具有在200Å至400Å之一範圍中之一厚度之一鈦層可安置於銦層與金核心之間以防止或降低該銦層及該金核心之過早合金化。可用於障壁層之其他材料包含鉑(Pt)、鎳(Ni)、氧化銦(In2O3)、錫(Sn)及其等之組合或合金。
圖4及圖8A至圖8C繪示可利用諸如參考圖5至圖7所描述之顆粒之顆粒實施之一合金化程序之一實例。圖4展示在加熱(例如，以懸浮液形式施加之)顆粒時隨時間而變化之一溫度分佈50。圖8A至圖8C繪示在此一加熱程序之各階段之例示性狀態。
在一未加熱狀態120中，複數個顆粒100經展示為形成一網狀物(圖8A)。例如，可藉由以一懸浮液形式將該等顆粒100施加於一基板 之表面及/或特徵上來形成此一網狀物。如本文中所描述，顆粒100經展示為具有其等各自核心102及塗佈層104。在此一未加熱狀態中，顆粒100之溫度經展示為T且塗佈層係呈未熔化形式。
當將顆粒100之網狀物加熱至大於塗佈層材料之熔化溫度T1但小於核心材料之熔化溫度T2之一溫度時，塗佈層104經展示為液化呈狀態130(圖8B)。塗佈層104之此經液化材料132經展示為在鄰近顆粒之間流動。在此一加熱狀態中，該經液化塗佈層材料132擴散至核心材料中。
當維持前述加熱溫度達足以容許前述擴散之一時間時，可引起一合金化狀態140(圖8C)。在此一狀態中，合金化顆粒142經展示為形成一網狀物。此一合金化網狀物經展示為具有顯著高於塗佈層102材料之熔化溫度T1之一熔化溫度T3。在所展示之實例中，合金化顆粒142之網狀物之熔化溫度T3經展示為小於核心材料之熔化溫度T2。
在例示性銦金二元系統之背景內容中，所得合金之熔化溫度T3取決於銦與金之相對量改變。當該二元系統中之銦之重量百分比係零時，該系統基本上為金且其熔化溫度係約攝氏1,064度。在銦之重量百分比增加時，所得合金之熔化溫度降低且在銦含量為約25%重量時達到約攝氏458度之一谷值。在銦之重量百分比進一步增加時，所得合金之熔化溫度增加且在銦含量為約37%重量時達到約攝氏510度之一峰值。在銦之重量百分比進一步增加時，所得合金之熔化溫度降低且在銦含量為約42%重量時達到約攝氏495度之一谷值。在銦之重量百分比進一步增加時，所得合金之熔化溫度增加且在銦含量為約54%重量時達到約攝氏541度之一峰值。在銦之重量百分比進一步增加時，所得合金之熔化溫度在銦含量為100%重量時降低至約攝氏156.6度之熔化溫度。
基於前述實例，吾人可明白存在顯著高於銦之熔化溫度(攝氏 156.6度)之銦金合金(例如，小於50%重量銦)之一大範圍之熔化溫度(例如，大於或等於約攝氏458度)。在一些實施例中，可基於若干因素選擇顆粒中(且因此合金中)之銦之量，該等因素諸如(合金之)前述增加之熔化溫度、合金之電性質、所得合金網狀物之機械性質及/或合金化程序。
在具有金核心及銦塗佈層之例示性顆粒之背景內容中且如參考圖5至圖7所描述，可藉由(例如)相對於核心直徑d1、d2、d3改變塗佈層厚度t1、t2、t3來改變銦含量。當銦塗佈層之厚度(針對金核心之一給定直徑)在一所要範圍中時，在無大量額外銦之情況下可存在用於擴散至金核心中之一相對較快擴散程序之足夠銦量。因此，可調整塗佈層厚度t1、t2、t3及/或核心直徑d1、d2、d3以較佳產生此一合金化程序。將理解，此等厚度及直徑值或範圍可為顆粒中之平均值或平均範圍。
應注意，若無足夠銦量(例如，歸因於塗佈層太薄)，則一合金層可形成於核心中且在經液化之銦耗盡時合金化程序可自行終止。在此一情境中，核心之內部可保持為高度導電金。若加熱程序持續達一長時間，則可將銦進一步驅動至核心中；然而，在一迅速及低溫合金化程序中可能並不期望此一冗長程序。
亦應注意，若存在太多銦(例如，歸因於塗佈層太厚)，則所得合金可具有較高電阻率。在一些應用中，可能期望或可能不期望合金之此較高電阻率。此外，可存在並未擴散至核心中之額外銦，藉此導致銦回流。在此一情境中，具有相對較高電阻之額外銦可在涉及加熱之一後續程序步驟期間在相對較低溫度下非所期望地熔化及回流。
在參考圖5至圖8C所描述之各項實例中，顆粒100係描繪為大體球形。圖9A至圖9C展示具有如本文中所描述之一或多個特徵之顆粒100不一定需要具有球形形狀。圖9A係類似於參考圖5至圖8C所描述 之實例之一球形例示性顆粒100。圖9B展示具有一大體圓形(例如，一橢圓體)而非一球形之一例示性顆粒100。如本文中所描述，此一顆粒可包含一核心部分102及一塗佈層部分104。
圖9C展示在一些實施例中，一顆粒100不一定需要具有一圓形且可包含一或多個尖銳特徵(諸如隅角)。圖9C之該例示性顆粒100經展示為具有一多邊形截面形狀。如本文中所描述，此一顆粒可包含一核心部分102及一塗佈層部分104。將理解，具有如本文中所描述之一或多個特徵之顆粒可具有除所繪示之形狀以外之其他形狀。此外，將理解，非球形顆粒亦可包含如圖6中所繪示之塗佈層104及/或如圖7中所繪示之障壁層108。
圖10繪示可經實施以製造具有如本文中所描述之一或多個特徵之經塗佈顆粒之一程序150。圖11A及圖11B展示此一程序之例示性狀態。
在方塊152中，提供或形成核心微粒。在圖11A中，以102描繪此等核心微粒之一者。在方塊154中，在該等核心微粒上形成塗佈層。在圖11B中，一塗佈層104係描繪為形成於核心微粒102上。
圖12展示可經實施以施加具有如本文中所描述之一或多個特徵之顆粒之一程序160。圖13A及圖13B展示此一程序之例示性狀態。
在方塊162中，在一溶液中形成經塗佈顆粒之一懸浮液。在圖13A中，以170描繪此一懸浮液，其中經塗佈顆粒100係懸浮於一溶液172中。在方塊163中，可施加該懸浮液。在圖13B中，懸浮液170係描繪為自一施配設備174施配(箭頭176)至一基板178上。
圖14A展示在一些實施方案中，其上施加有經塗佈顆粒之前述懸浮液之一基板可為一半導體晶圓178。例如，可藉由其中在將懸浮液施加於該晶圓178之中心處或附近時該晶圓178自旋之一自旋施加來達成此一施加。歸因於晶圓178之自旋180，該晶圓178上之懸浮液向外 遷移(箭頭182)。
圖14B展示圖14A之自旋施加實例之一側視圖。藉由一實例，可自一施配設備188噴射186懸浮液至晶圓178之一表面184之一中心部分上。此經噴射懸浮液可接著歸因於晶圓178之自旋而向外移動。
在一些實施例中，一晶圓可包含在經單粒化時將變為個別晶粒之一單元190陣列。圖14C展示此一單元190之一實例，其中導電特徵(例如，接觸墊192及導電跡線194)可由圖案化如本文中所描述利用經塗佈顆粒形成之一導電層來形成。在其他實施例中，該導電層係由如下文(例如)參考圖26A至圖26C或圖27A至圖27C所描述之一分層接合結構之一實施例形成。此等導電特徵係形成於一表面上之特徵之實例。在一些實施例中，經塗佈顆粒亦可用於填充或塗佈諸如晶圓、封裝基板(例如，層壓基板及陶瓷基板)及電路板之一基板中之三維特徵，諸如通孔、凹部、側壁等。下文更詳細描述此等應用之實例。
圖15A至圖15F繪示可使用具有如本文中所描述之一或多個特徵之經塗佈顆粒形成之導電特徵之非限制性實例。如本文中所描述，此等導電特徵可用於將零件結合在一起以形成一導電路徑或導電層或其等之任何組合。
在圖15A之一例示性組態200中，一導電層204可用於將一組件206(例如，一晶粒、表面安裝技術(SMT)裝置等)安裝於一基板202(例如，一封裝基板)上。為實現此一安裝，一未合金化顆粒層可形成於該基板202上，接著定位該組件206。可接著將該總成加熱至高於如本文中所描述之塗佈層之熔化溫度之一低溫，以藉此在基板202與組件206之間形成一合金層。
在圖15B之一例示性組態210中，一導電層214形成於一下伏結構212上。藉由一非限制性實例，該結構212可為實施於一封裝基板上之一覆模結構且此一導電層214可用作一射頻(RF)屏蔽。例如，可透過 屏蔽打線、一導電組件、側壁之一或多者上之一導電層或其等之任何組合將此一導電層電連接至封裝基板(未展示)內之一接地平面。
圖15C及圖15D展示其中如本文中所描述般形成之導電層可符合三維表面之實例。在圖15C之一例示性組態220中，如本文中所描述使用經塗佈顆粒形成之一導電層224可符合藉由一結構222界定之一凹部226。此一結構可為(例如)形成於一封裝基板上方之一覆模結構。藉由一實例，該凹部226可形成於該覆模結構之上表面上以曝露經組態以提供其上表面與封裝基板(例如，至該封裝基板中之一接地平面)之間的一電連接之一組件(未展示)之一上表面。一旦此一上表面經曝露，即可形成導電層224且此一層可符合覆模結構之上表面及凹部226之輪廓。在一些實施例中，此一保形導電層224可用作一RF屏蔽。
在圖15D之一例示性組態230中，如本文中所描述使用經塗佈顆粒形成之一導電層234可符合一封裝232之一上表面及側表面。此一封裝可包含(例如)一覆模及一封裝基板之一組合，其中一或多個組件安裝於該封裝基板上且藉由該覆模囊封。在一些實施例中，具有此一保形導電層234之一盒狀模組可覆蓋六側中的五側，惟底側(例如，其用於安裝至一電路板)除外。例如，可透過經曝露至未塗佈側壁之導電特徵將此一保形導電層234電連接至該封裝基板內之一接地平面。在一些實施例中，封裝基板可為一層壓基板或一陶瓷基板(諸如一低溫共燒陶瓷(LTCC)基板)。在一些實施例中，此一封裝基板之上部分可包含(諸如在圖15D之實例中之)一覆模結構。在其他實施例中，保形導電層亦可在不具有一覆模結構的情況下覆蓋組件及特徵以及封裝基板之側壁。
圖15E及圖15F展示其中具有如本文中所描述之一或多個特徵之經塗佈顆粒可用於形成導電通孔之實例。在圖15E之一例示性組態240中，可藉由形成由合金化如本文中所描述之經塗佈顆粒所引起之一層 244來使形成於一基板242(例如，一晶圓、一封裝基板之一或多個層等)之上側與下側之間的一通孔246導電。在圖15F之一例示性組態250中，可用由合金化如本文中所描述之經塗佈顆粒所引起之導電材料來填充介於一基板252(例如，一晶圓、一封裝基板之一或多層等)之上側與下側之間的一通孔256。
在一些實施例中，一種暫態液相接合之方法可用於製造圍繞一封裝中之一電子或機電組件之一密閉式密封件。此之一實例係繪示於其中暫態液相接合之一方法用於密封用於一裝置312之一封裝300之圖16A及圖16B中。在圖16A及圖16B中所繪示之實例中，一基底基板302(例如，一半導體基板)與一頂蓋基板304(例如，一玻璃、藍寶石或半導體基板)之間的一接合係用能夠形成該等基板302、304之間的一暫態液相接合之材料結構(例如，上文所揭示之經塗佈顆粒或下文所揭示之分層結構)來形成。TLP材料結構308係沈積於該等基板302、304之一者(或兩者)上以形成一閉合幾何形狀，例如，圖16A中所繪示之圍封其中安裝有一裝置312(例如，微機電系統(MEMS)裝置、一表面聲波(SAW)裝置、一體聲波(BAW)裝置或一膜體聲波(FBAW)裝置)之一區域或腔310之矩形306。使基板302、304結合在一起且將TLP材料結構308加熱至高於該等TLP材料結構308中之一較低熔點材料之熔化溫度之一溫度。使TLP材料結構308之溫度維持於該較低熔點材料之該熔化溫度以上之溫度或高於該較低熔點材料之該熔化溫度以上之溫度直至該等TLP材料結構308之材料至少部分或完全相互擴散以形成一合金。所得合金形成圍繞其中安裝有裝置312之區域或腔310之一密閉式密封件。
在一些實施例中，如圖17A及圖17B中所繪示，暫態液相接合之一方法可用於將一裝置322安裝於一基板320上以形成一結構305。該基板320(例如，一半導體基板或一印刷電路板)與該裝置322之間的一 接合係用能夠形成該基板320與該裝置322之間的一暫態液相接合之材料結構(例如，上文所揭示之經塗佈顆粒或下文所揭示之分層結構)來形成。TLP材料結構324係沈積於該基板320之一上表面之一部分上及/或該裝置322之一下表面上。使該基板320與該裝置322結合在一起且將TLP材料結構324加熱至高於該等TLP材料結構324中之一較低熔點材料之熔化溫度之一溫度。使TLP材料結構324之溫度維持於該較低熔點材料之該熔化溫度以上之溫度或高於該較低熔點材料之該熔化溫度以上之溫度直至該等TLP材料結構324之材料至少部分或完全相互擴散以形成一合金。所得合金形成該裝置322與該基板320之間的一導電及導熱接合。
在一些實施例中，舉例而言，如圖18A及圖18B中所繪示，在裝置322與基板320之間形成之接合係用於形成電接觸件(例如，裝置322及基板320上之接合墊)之間的一或多個電路徑。在此等實施例中，TLP材料結構324係沈積於裝置322之下表面及/或基板320之上表面上之複數個分離區域上，而非實質上覆蓋如圖17A及圖17B中之裝置322與基板320之間的整個區域。至少一電接觸件係安置於基板320之上表面及裝置322之下表面上在該等分離區域之至少一者內。
在一些實施例中，可使用如圖17A及圖17B或圖18A及圖18B之任一者中所繪示之一方法將圖16A及圖16B之裝置312接合至基板302。TLP材料結構可因此用於形成用於封裝300中之裝置312之一密閉式密封件及用於提供裝置312及基板302上之電接觸件之間的電連通兩者。
圖19至圖22中繪示接合兩個基板之表面之一方法。圖19繪示在330處之待結合之一第一基板332及一第二基板342。一第一金層334係沈積於該第一基板332之所繪示表面上且一第二金層344係沈積於該第二基板342之所繪示表面上。在該第一金層334之與該第一金層334之安置於該第一基板332之所繪示表面上之表面相對之上表面上存在繪 示為一對金凸塊336a、336b之表面不規則體。該第一金層334及該第二金層344具有可在約10nm與約10μm之間的範圍內之厚度，但本文中所揭示之實施例並不限於具有任何特定厚度之金層。
在圖20中，已將一接合材料(例如，銦)層352添加至第二金層344之與該第二金層344之安置於第二基板342之所繪示表面上之表面相對之下表面以形成結構350。可藉由一物理或化學沈積程序、一鍍敷程序或此項技術中已知之任何其他金屬沈積程序添加該銦。
圖21繪示由結構350藉由使基板結合在一起因此接合材料層352與第一金層334接觸且將該接合材料層352加熱至使其熔化且符合該第一金層334之上表面以形成熔化接合層362之一溫度而形成之一結構360。使該結構360維持於一高溫下達足以使來自第一金層334及第二金層344之金與銦相互擴散以形成結構370中之合金接合層372之一時間段。在一些實施例中，形成該合金接合層所處之高溫係高於銦之熔化溫度且低於金之熔化溫度。在其他實施例中，形成該合金接合層所處之高溫係低於銦之熔化溫度。在形成合金接合層372之後旋即移除熱量。
圖19至圖22中所繪示之方法可遭受若干缺點。例如，若待接合至第一金層334之銦之表面在左側未經覆蓋且曝露至空氣，則其可形成可干擾接合程序之氧化銦之一表面層。此外，在接合程序之前或在加熱至所要接合溫度期間第二金層344中之金可與銦層352相互擴散以形成一金銦合金，以減少可用於形成所要接合之未合金化銦之量。
圖23A至圖23D中繪示接合一對基板之另一方法。圖23A繪示待結合之該對基板332、342。類似於圖19之基板332，第一基板332具有沈積於其上之包含金凸塊336a及336b之一第一金層334。類似於圖19之基板342，第二基板342具有沈積於其上之一第二金層344。圖23A之第二基板342亦具有沈積於該第二金層344上之一接合材料(例如， 銦)層380及沈積於該接合材料層上之一第三金層382。圖23A之該接合材料層380係比圖20中所繪示之接合材料層352更薄。圖23B繪示經對準以接合之第一基板332及第二基板342。
沈積於該接合材料層380上之該第三金層382密封該接合材料層380使其與大氣隔離，從而降低或消除該接合材料層380形成一表面氧化物之趨向。在一些實施例中，第三金層382可為至少約15奈米厚以提供接合材料層380之表面之氧化之可接受抑制。然而，室溫擴散或在將圖23B之結構加熱至接合溫度時之擴散引起來自第二金層344及第三金層382之金與接合層之材料相互擴散以形成一合金化材料，例如，如圖23C中所繪示之AuIn2。此效應在較薄接合材料層之情況下比在較厚接合材料層之情況下更顯著。若接合材料層太薄或若相互擴散發生持續時間太長或在太高溫度下發生，則整個接合材料層380可合金化。
由金與接合材料之相互擴散形成之合金層384可具有高於純接合材料之一熔化溫度，如金銦系統中之情況般。因此在一些實施例中該合金層384在所要接合溫度下將不會熔化，且如圖23D中所繪示將不會流動以符合第一金層334之表面。在合金層384與金凸塊336a、336b之間可發生一些相互擴散，但該合金層將不會接合至第一金層334之表面之其餘部分，以使第一基板332與第二基板334之間的接合為弱。
圖24A繪示類似於圖23A之組態之基板及接合層結構之一組態。然而，在圖24A中，接合材料層390比圖23A中之接合材料層380更厚。在圖24A之結構中，該較厚接合材料層390可防止接合層之整體合金化。一第一合金層394及一第二合金層396可分別藉由接合材料層之材料與第二金層344及第三金層392之相互擴散來形成，但一未合金化接合材料層可如圖24B中所繪示保持於接合材料層內。該未合金化接合材料在所要接合溫度下熔化且繞第一金層334中之金凸塊流動以 形成基板332與基板342之間的一保形接合，如圖24C中所展示。在接合程序期間藉由接合材料與金層之間的額外相互擴散來合金化該未合金化接合材料，從而引起圖24C中所繪示之合金化接合材料層398。歸因於合金化接合材料與第一金層334之間的經增加之接觸面積所得接合係比圖23D中所繪示之接合更強。
圖25A至圖25C中繪示用於接合一對基板之一進一步方法及相關聯結構。在圖25A中第一基板332及第一金層334以及第二基板342及第二金層344係類似於圖19、圖23A及圖24A中所繪示之第一基板332及第一金層334以及第二基板342及第二金層344。接合材料層400(例如，一銦層)係類似於圖23A之接合材料層380之一薄層。該銦層可僅如所需要般厚以在達到一液體狀態之前不充分合金化及/或產生足以提供第一金層334上之表面不規則體上方之保形覆蓋之液體銦。不像圖23A中所展示之結構，一上部擴散障壁層402(亦被稱為一「障壁層」)係沈積於接合材料層400與第二金層344之間，且一下部擴散障壁層404(亦被稱為一「障壁層」)係沈積於接合材料層之與其上形成有該上部擴散障壁層402之表面相對之下表面上。該上部擴散障壁層402係由抑制或阻礙來自第二金層344之金擴散至接合材料層400中之一材料形成。該下部擴散障壁層404係由密封接合材料層使其與大氣隔離以抑制或消除接合材料層400之待接合至第一金層334之表面之氧化之一材料形成。上部擴散障壁層402及下部擴散障壁層404係由並不與接合材料層400之材料迅速相互擴散或至少依比金之速率更慢之一速率與該接合材料層之材料相互擴散之一材料形成。適當選取上部擴散障壁層402及下部擴散障壁層404之障壁材料及厚度以降低二元系統之非必要低溫過早合金化。在一些實施例中，上部擴散障壁層402及下部擴散障壁層404可具有約15奈米或更多之厚度且提供接合結構之組分材料及氧擴散至接合材料層400中之可接受抑制。在圖25A及圖 25B中，上部擴散障壁層402及下部擴散障壁層404係繪示為由相同材料(鉑)形成。在其他實施例中，上部擴散障壁層402及下部擴散障壁層404係由不同材料形成。用於上部擴散障壁層402及/或下部擴散障壁層404之合適材料包含(例如)鈦、鉑、鎳、氧化銦、錫及其等之組合。
如相較於圖24B之圖25B中所繪示，在包含接合材料層400及上部擴散障壁層402及下部擴散障壁層404之接合結構經加熱且與第一金層接觸時，抑制過早合金化該接合材料層400。因此未合金化接合材料熔化且繞第一金層334中之凸塊流動以與該第一金層334形成一保形接合。在維持於一合適溫度下達一合適時間以容許上部擴散障壁層402及下部擴散障壁層404之材料及來自第一金層334及第二金層344之金與接合材料層之材料相互擴散之後，引起圖25C之經接合結構。此結構包含保形接合至第一金層334及第二金層344兩者之一合金化接合層。
根據本文中所揭示之另一態樣，使用如圖26A至圖26C中所繪示之包含一或多個接合組件之一或多個堆疊膜之一接合結構來執行暫態液相接合。該等堆疊膜可實質上平坦。該等堆疊膜包含高熔點材料及低熔點材料之大量插入層而非一單一較厚層對。在圖26A中，較高熔點材料層係繪示為金層412、416且接合材料之較低熔點層係繪示為銦層410、414。各接合材料層410、414中之接合材料之量可比形成一對基板之間的一保形接合所期望之量要小，然而，多個接合材料層中之接合材料之總量經選定以足以提供基板之間的一保形接合。接合材料(例如，銦)層410、414可僅如所需要般厚以在達到一液體狀態之前不充分合金化及/或產生足以提供第一金層334上之表面不規則體上方之保形覆蓋之液相接合材料。高熔點材料層412、416可僅如所需要般厚以提供足以與接合材料層410、414中之接合材料之全量充分合金化之 材料。
在提供包含複數個較薄高熔點材料層及安置於該等較高熔點材料層之間的若干接合材料層而非一單一較厚接合材料層之一接合結構時接合將更快發生，此係因為擴散(或相互擴散)必須僅透過較薄材料層來進行以達成該接合結構之完成合金化。此外，在圖26A中所繪示之其中在接合材料層410、414之上表面及下表面兩者上提供較高熔點材料層(金層344、412、416)之結構中，該等較高熔點材料與接合材料層410、414之材料之相互擴散自該等接合材料層410、414之兩側進行。在一些實施例中，圖26A之接合結構之充分合金化可在約攝氏270度下在少至約10分鐘與15分鐘之間發生。此與可需要加熱至約攝氏400度達約30分鐘之傳統金-金熱壓接合相反。因此圖26A之接合結構引入較少熱能至經歷接合之裝置或基板中，從而導致對於可以其他方式降低裝置或所得接合組件之可靠性之在所形成裝置或基板中之材料之擴散之疑慮較低。
提供包含複數個較薄高熔點材料層及安置於該等較高熔點材料層之間的複數個接合材料層而非一單一較厚接合材料層之一接合結構之另一優點在於，歸因於較薄膜中之較高黏滯力該等接合材料層中之較薄低熔點材料層將不太可能在接合期間「擠出」所要接合區域。
如圖26A中進一步繪示，在一些實施例中，障壁層418a、418b、418c、418d安置於高熔點材料(金層344、412及416)與接合材料層(銦層410、414)之間的各介面處。適當選取障壁材料及厚度以降低二元系統(金層及銦層)之非必要低溫過早合金化。進一步選取圖26A之接合結構中之層之材料及厚度以給定在高溫下(例如，在接合層之低熔化溫度材料之熔點之一溫度下或在高於接合層之低熔化溫度材料之熔點之一溫度下)合金化之一適當速率。在各項實施例中障壁層係由(例如)鈦、鉑、鎳、氧化銦、錫及其等之組合之一或多者形成。
接合材料(例如，銦)層420、424可僅如所需要般厚以在達到一液體狀態之前不充分合金化及/或產生足以提供第一金層334上之表面不規則體上方之保形覆蓋之液相接合材料。高熔點材料層412、416可僅如所需要般厚以提供足以與接合材料層410、414中之接合材料之全量充分合金化之材料。在一些實施例中，障壁層418a、418b、418c、418d可具有約15奈米或更多之厚度且提供接合結構之組分材料及氧擴散至接合材料層420、424中之可接受抑制。
如圖26B中所繪示，在包含層410、412、414及416之接合結構經加熱且與第一金層334接觸時，接合材料層熔化且接合結構與該第一金層334形成一保形接合。該保形接合之形成可至少部分藉由繞第一金層334中之表面不規則體(諸如所繪示之凸塊)變形之高熔化溫度材料薄層412、416而發生。此外或替代性地，來自接合材料層410、414之熔化材料可繞第一金層334中之表面不規則體流動以形成一保形接合。如圖26C中所繪示，使接合結構維持於一溫度下且維持適於形成保形接合至第一金層334及第二金層344之一合金化接合層418之時間，以使此等層與其上沈積有該等金層334、344之任何基板、裝置或組件接合在一起。
圖27A至圖27C繪示包含多個高熔化溫度材料層344、422及多個較低熔化溫度接合材料層420、424以及選用障壁層426a、426b、426c、426d之一接合結構可如何形成一第二基板342與一材料層(例如，安置於第一基板332上之在其上表面428上具有呈一階梯430之形式之一不規則體之第一金層334)之一上表面428之間的一保形接合。
圖27A繪示安置於一第二基板342上且其上安置有具有多個高熔化溫度材料層344、422、多個較低熔化溫度接合材料層420、424以及安置於該等高熔化溫度材料層344、422與該等較低熔化溫度接合材料層420、424之間的介面處之障壁層426a、426b、426c、426d之一接合 結構之一第二金層344。此結構類似於圖26A中所繪示之結構，惟省略下部高熔化溫度材料層(金層416)除外。
如圖27B中所繪示，在接合結構與第一金層334接觸且經加熱時，高熔化溫度材料層422變形且熔化之低熔化溫度接合材料流動以保形接合至第二金層344至第一金層334之階梯狀表面。如圖27C中所繪示，使接合結構維持於一溫度下且維持適於形成保形接合至第一金層334及第二金層344之一合金化接合層434之時間，以使此等層與其上沈積有該等金層334、344之任何基板、裝置或組件接合在一起。
在圖26A及圖27C中繪示包含若干對之接合材料層之接合結構。應理解，在其他實施例中，可提供藉由較高熔化溫度材料層(例如，金層)及視需要提供於接合材料層與較高熔點材料層之間的障壁材料層分離之兩個以上接合材料層(例如，銦層)。例如，在一些實施例中，可提供三個或三個以上接合材料層及相關聯之較高熔化溫度材料層及障壁層。
應理解，儘管參考圖19至圖27C所描述之結構及方法係描述為用於使基板彼此接合，然此等接合結構及方法可同樣應用於將一裝置或組件接合至一基板或一電子系統之另一裝置或組件及/或用於一電子裝置或系統之一封裝之組件。
在一些實施例中，在參考圖19至圖27C所描述之結構及方法中之各種材料層中之高溫熔點材料及較低熔點接合材料之相對量可經選定使得形成一最終合金化接合層，該最終合金化接合層在所揭示之接合結構中包含相同相對量之高溫熔點材料及較低熔點接合材料且具有介於該較低熔點接合材料之熔點與該較高熔點材料之熔點之間的一熔點。例如，在圖26A至圖26C中所展示之實施例中，層410及層414中之銦之總量對層412及層416中之金之總量之比率可經選定使得合金化接合層418具有介於銦之熔化溫度與金之熔化溫度之間的一熔化溫 度。在一些實施例中，金層412、416中之金量可選定為小於將提供最終合金化層418中之金對銦之一所要比率之金量以考量到將自第一金層334及第二金層344之一者或兩者擴散至合金化接合層中且提供合金化接合層418中之銦對金之所要比率之額外金。
圖28中繪示用於形成如本文中所揭示之一接合結構之大體以500指示之一方法。在動作502中提供一基板。在各項實施例中，該基板可包含一安裝基板(例如，一印刷電路板或用於一電子裝置之一封裝之一組件)或可包含一電子裝置或組件之一表面。在動作504中在該基板上形成一第一二元組分層。該第一二元組分可為具有高於將隨後沈積之一第二二元組分之一熔化溫度之一材料。該第一二元組分層可為一金層，例如，圖26A及圖27A中所繪示之層344。可藉由物理氣相沈積(濺鍍或蒸發沈積)、化學氣相沈積、電鍍、網版印刷或此項技術中已知之任何其他材料沈積方法來完成第一二元組分層以及包含於本文中所揭示之各種結構及方法中之其他材料層之形成。
在動作506中在第一二元組分層上形成一障壁層。該障壁層可包含(例如)鈦、鉑、鎳、氧化銦、錫或其等之組合。該障壁層可為(例如)圖26A中所繪示之障壁層418a或圖27A中所繪示之障壁層426a。
在動作508中在動作506中沈積之該障壁層上形成一第二二元組分層。該第二二元組分層包含具有低於第一二元組分層之材料之一熔化溫度之一材料或由該材料組成。例如，若第一二元組分層係由金形成，則第二二元組分層可由銦形成。第二二元組分層可為(例如)圖26A中所繪示之層410或圖27A中所繪示之層420。
在動作510中在動作508中沈積之第二二元組分層上形成一第二障壁層。該第二障壁層可在材料及/或厚度方面與動作506中沈積之障壁層類似或相同。該第二障壁層可為(例如)圖26A中所繪示之障壁層418b或圖27A中所繪示之障壁層426b。
在動作512中在第二障壁層上形成另一(一第二)第一二元組分層。該另一第一二元組分層可在材料及/或厚度方面與動作504中沈積之第一二元組分層類似或相同。該另一第一二元組分層可為(例如)圖26A中所繪示之層412或圖27A中所繪示之層422。
在動作514中，在另一第一二元組分層上形成一第三障壁層。該第三障壁層可在材料及/或厚度方面與動作506中沈積之障壁層類似或相同。該第三障壁層可為(例如)圖26A中所繪示之障壁層418c或圖27A中所繪示之障壁層426c。
在動作516中，在動作514中沈積之障壁層上形成另一(一第二)第二二元組分層。該另一第二二元組分層可在材料及/或厚度方面與動作508中沈積之第二二元組分層類似或相同。該另一第二二元組分層可為(例如)圖26A中所繪示之層414或圖27A中所繪示之層424。
在動作518中，在另一第二二元組分層上形成一第四障壁層。該第四障壁層可在材料及/或厚度方面與動作506中沈積之障壁層類似或相同。該第四障壁層可為(例如)圖26A中所繪示之障壁層418d或圖27A中所繪示之障壁層426d。
圖29繪示形成一接合結構之大體以520指示之另一方法之一流程圖。圖29之方法之動作522、524、526、528、530、532、534、536及538分別對應於圖28之方法之動作502、504、506、508、510、512、514、516及518。明確言之圖29之方法指示第一二元組分層之材料係金且第二二元組分層之材料係銦。圖29之方法之障壁層可在材料及厚度方面與圖28之方法中之障壁層類似或相同。
圖30及圖31繪示將一第一總成接合至一第二總成之大體分別以540及560指示之方法之流程圖。在一些實施例中，該第一總成及該第二總成之一者或兩者包含一基板，例如，可包含主動裝置之一半導體基板、一印刷電路板或用於一電子裝置之一封裝之一組件。在其他實 施例中，第一總成及第二總成之一者或兩者包含一電子裝置、一裝置封裝及/或一電子系統之其他組件。第一總成及第二總成並不限於具有任何特定類型。
在方法540之動作542中提供具有一基板上之一第一二元組分層之一第一總成。在一些實施例中該第一二元組分層係一金層(參見方法560之動作562)。在方法540之動作544中提供具有一基板上之複數個二元層之一第二總成。在一些實施例中該複數個二元層係包含複數個金層及銦層之一結構(參見方法560之動作564及圖26A及圖27A中所繪示之結構)。
在方法540之動作546及方法560之動作566中，抵靠第一總成定位第二總成。在方法540之動作548中將第一總成及第二總成加熱至高於第二二元組分之熔點但小於第一二元組分之熔點之一溫度。在一些實施例中，該溫度大於銦之熔點但小於金之熔點(參見方法560之動作568)。
在方法540之動作550中維持總成之溫度以促進第一二元組分與第二二元組分之相互擴散以由該第一二元組分及該第二二元組分形成一合金。在一些實施例中，該合金係由金與銦之相互擴散形成(參見方法560之動作570)。
圖32繪示可藉由包含本文中所揭示之結構及方法之一或多者之一方法形成之一電子模組之一實施例。該模組600包含其上形成有一射頻(RF)電路604之一基板602。該RF電路可為(例如)一濾波器或一雙工器。利用根據本文中所揭示之方法之一TLP接合或密封方法將至少一裝置606密封或接合至該RF電路之一部分。在一些實施例中，使用如本文中所揭示(例如，如參考圖18A及圖18B所描述)之一TLP接合方法在該裝置606上之接觸件與RF電路中之接觸件之間進行電連接。在其他實施例中，可使用如本文中(例如)參考圖16A及圖16B所揭示之一 TLP密封方法密閉式密封裝置606。
圖33繪示可藉由包含本文中所揭示之結構及方法之一或多者之一方法形成之無線裝置700之一實施例。該無線裝置包含若干組件，該等組件包含一使用者介面702、一記憶體704、一基頻子系統706、一功率管理子系統708、一收發器710、一功率放大器712、一天線開關模組714、一低雜訊放大器718及一天線720。可利用本文中所揭示之一TLP接合或密封結構及方法之一實施例將此等組件之任一者或多者接合至或密封於該無線裝置之一基板上。在一些實例中，無線裝置700之一些組件(例如，功率放大器712、天線開關模組714及低雜訊放大器718之一或多者)係包含於如圖32中所繪示之一模組600中，或替代性地可為密封及/或接合至RF電路604之裝置606。
除非上下文另有明確要求，否則貫穿描述及申請專利範圍文字「包括(comprise)」、「包括(comprising)」及類似者應在如與一排除或詳盡意義相對之一包含意義上進行理解；換言之，在「包含(但不限於)」之意義上。如本文中通常使用之文字「耦合」係指可直接連接或藉由一或多個中間元件連接之兩個或兩個以上元件。此外，文字「本文中」、「上文」、「下文」及類似含義之文字在本申請案中使用時應係指作為一整體之本申請案而非指本申請案之任何特定部分。在上下文允許之情況下，在上文【實施方式】中之使用單數或複數之文字亦可分別包含複數或單數。關於兩個或兩個以上項之一清單之文字「或」，該文字涵蓋該文字之全部以下解釋：該清單中之任一項、該清單中之全部項及該清單中之項之任何組合。
本發明之實施例之以上詳細描述並不意欲為詳盡的或使本發明限於上文所揭示之精確形式。雖然為了圖解說明目的在上文描述本發明之特定實施例及實例，但是如熟習相關技術者將認知在本發明之範疇內之各種等效修改係可行的。例如，雖然依一給定順序呈現程序或 區塊，但替代實施例可依一不同順序執行具有步驟之常式或採用具有區塊之系統，且可刪除、移除、增加、再劃分、組合及/或修改一些程序或區塊。此等程序或區塊之各者可以各種不同方式實施。又，雖然程序或區塊有時展示為按順序執行，但此等程序或區塊可代替性地並行執行或可在不同時間執行。
本文中所提供之本發明之教示可應用於其他系統，並不一定為上文所描述之系統。上文所描述之各項實施例之元件及動作可經組合以提供進一步實施例。
至此已描述本發明之至少一實施例之若干態樣，應理解，熟習此項技術者將易於考慮各種改變、修改及改良。任何實施例中所描述之任何特徵可包含於任何其他實施例中或替代任何其他實施例之任何特徵。此等改變、修改及改良意欲為本發明之部分且意欲在本發明之範疇內。因此，前面描述及圖式係僅舉例說明。

Claims (30)

  1. 一種接合結構，其包括：第一合金組分之一第一層，其直接安置於一基板上；一第二合金組分之一第一層，其安置於該第一合金組分上，該第二合金組分具有低於該第一合金組分之一熔化溫度；該第一合金組分之一第二層，其安置於該第二合金組分之該第一層上；及該第二合金組分之一第二層，其安置於該第一合金組分之該第二層上。
  2. 如請求項1之接合結構，其進一步包括安置於該第二合金組分之該第二層上之該第一合金組分之一第三層。
  3. 如請求項1之接合結構，其進一步包括經組態以密封該第二合金組分之該第二層之一表面使其與大氣隔離且抑制該第二合金組分之該第二層之該表面之氧化之一第一障壁層。
  4. 如請求項3之接合結構，其中該障壁層包含鈦、鉑、鎳、氧化銦及錫之一或多者。
  5. 如請求項1至4中任一項之接合結構，其進一步包括安置於該第一合金組分之各層與該第二合金組分之各層之間的介面處之介面障壁層，該等障壁層經組態以抑制該第一合金組分與該第二合金組分之相互擴散。
  6. 如請求項5之接合結構，其中該等介面障壁層包含鈦、鉑、鎳、氧化銦及錫之一或多者。
  7. 如請求項1至4中任一項之接合結構，其中該第一合金組分及該第二合金組分經選定以在將該接合結構加熱至高於該第二合金組分之該熔化溫度且低於該第一合金組分之該熔化溫度之一溫度時相互擴散且形成一合金。
  8. 如請求項1至4中任一項之接合結構，其中該接合結構中之該第一合金組分之一量及該第二合金組分之一量經選定以形成具有介於該第一合金組分之該熔化溫度與該第二合金組分之該熔化溫度之間的一熔化溫度之一合金。
  9. 如請求項1至4中任一項之接合結構，其中該第一合金組分係金。
  10. 如請求項1至4中任一項之接合結構，其中該第二合金組分係銦。
  11. 如請求項1至3中任一項之接合結構，其中該第一合金組分及該第二合金組分係選自包含鋁與鍺、金與矽、金與錫、銅與錫、鉛與錫及銦與錫之組分對之一對組分。
  12. 一種使用如請求項1之接合結構密閉式密封之電子組件封裝。
  13. 一種電子裝置，其包含使用如請求項1之接合結構接合至基板之至少一組件。
  14. 如請求項13之電子裝置，其包含經由該如請求項1之接合結構與該基板之一電接觸件電連通之至少一電接觸件。
  15. 一種形成一無線裝置之方法，該方法包括：形成包含具有一射頻電路之一基板及使用一第一接合結構接合至該射頻電路之一部分之至少一裝置之至少一模組，該第一接合結構包含：第一合金組分之一第一層，其安置於一基板上；一第二合金組分之一第一層，其安置於該第一合金組分上，該第二合金組分具有低於該第一合金組分之一熔化溫度；該第一合金組分之一第二層，其安置於該第二合金組分之該第一層上；及該第二合金組分之一第二層，其安置於該第一合金組分之該第二層上。
  16. 如請求項15之方法，其中該至少一裝置係一功率放大器、一低雜訊放大器及一天線開關模組之一者。
  17. 如請求項15之方法，其進一步包括使用一第二接合結構將該至少一裝置密閉式密封於一封裝中，該第二接合結構包含：第一合金組分之一第一層，其安置於一基板上；一第二合金組分之一第一層，其安置於該第一合金組分上，該第二合金組分具有低於該第一合金組分之一熔化溫度；該第一合金組分之一第二層，其安置於該第二合金組分之該第一層上；及該第二合金組分之一第二層，其安置於該第一合金組分之該第二層上。
  18. 如請求項15至17中任一項之方法，其進一步包括使用該第一接合結構在該至少一裝置之至少一電接觸件與該射頻電路之至少一電接觸件之間形成一電連接。
  19. 如請求項15至17中任一項之方法，其進一步包括形成各與該至少一模組電連通之一收發器及一天線。
  20. 一種將一第一總成接合至一第二總成之方法，該方法包括：提供包含安置於一第一基板上之一第一二元組分層之一第一總成；提供一第二總成，該第二總成包含：第一合金組分之一第一層，其安置於一基板上；一第二合金組分之一第一層，其安置於該第一合金組分上，該第二合金組分具有低於該第一合金組分之一熔化溫度；該第一合金組分之一第二層，其安置於該第二合金組分之該第一層上；及該第二合金組分之一第二層，其安置於該第一合金組分之該第二層上；抵靠該第一總成對準該第二總成；將該第一總成及該第二總成加熱至大於該第二二元組分之一熔點但小於該第一二元組分之該熔點之一溫度；及維持該溫度達足以使該第一二元組分之該等層與該第二二元組分之該等層相互擴散以由該第一二元組分及該第二二元組分形成一合金之一時間。
  21. 一種在一基板上形成一接合結構之方法，該方法包括：在該基板上形成一第一二元組分層；在該第一二元組分層上形成一第一障壁層；在該第一障壁層上形成一第二二元組分層；該第一障壁層包含抑制該第二二元組分擴散至該第一二元組分層中之一材料；在該第二二元組分層上形成一第二障壁層；在該第二障壁層上形成另一第一二元組分層；在該另一第一二元組分層上形成一第三障壁層；在該第三障壁層上形成另一第二二元組分層；在該另一第二二元組分層上形成一第四障壁層，該第四障壁層包含抑制來自大氣之氧擴散至該另一第二二元組分層中之一材料。
  22. 如請求項21之方法，其中形成該第二二元組分層包括將具有低於該第一二元組分之一熔化溫度之材料沈積於該第一障壁層上。
  23. 如請求項21之方法，其中形成該第二二元組分層包括沈積在將該接合結構加熱至高於該第二二元組分之該熔化溫度之後旋即將與該第一二元組分相互擴散以形成一合金之材料。
  24. 如請求項21之方法，其中該第一二元組分層及該另一第一二元組分層中之該第一二元組分之一量以及該第二二元組分層及該另一第二二元組分層中之該第二二元組分之一量經選定使得該合金具有介於該第一二元組分之該熔化溫度與該第二二元組分之該熔化溫度之間的一熔化溫度。
  25. 如請求項21之方法，其進一步包括在該第四障壁層上形成一進一步第一二元組分層。
  26. 如請求項21之方法，其中沈積該第一二元組分層包括在該基板上沈積一金層。
  27. 如請求項21之方法，其中沈積該第二二元組分層包括在該第一障壁層上沈積一銦層。
  28. 如請求項21之方法，其中形成該第一障壁層、該第二障壁層及該第三障壁層之至少一者包括沈積鈦、鉑、鎳、氧化銦及錫之一或多者之一層。
  29. 一種在一半導體晶粒上形成一導電特徵之方法，該方法包括：使用一塗佈材料結構在該晶粒上沈積一導電材料層，該塗佈材料結構包含：第一合金組分之一第一層；一第二合金組分之一第一層，其安置於該第一合金組分上，該第二合金組分具有低於該第一合金組分之一熔化溫度；該第一合金組分之一第二層，其安置於該第二合金組分之該第一層上；及該第二合金組分之一第二層，其安置於該第一合金組分之該第二層上；及圖案化該導電材料層。
  30. 一種形成包含具有一電路之一基板之一電子組件模組之方法，該方法包括：使用一接合結構將至少一裝置接合至該電路之一部分，該接合結構包含：第一合金組分之一第一層，其直接安置於該基板上；一第二合金組分之一第一層，其安置於該第一合金組分上，該第二合金組分具有低於該第一合金組分之一熔化溫度；該第一合金組分之一第二層，其安置於該第二合金組分之該第一層上；及該第二合金組分之一第二層，其安置於該第一合金組分之該第二層上。
TW104124974A 2014-07-31 2015-07-31 多層暫態液相接合 TWI661494B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462031824P 2014-07-31 2014-07-31
US62/031,824 2014-07-31

Publications (2)

Publication Number Publication Date
TW201612994A TW201612994A (en) 2016-04-01
TWI661494B true TWI661494B (zh) 2019-06-01

Family

ID=55181610

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104124974A TWI661494B (zh) 2014-07-31 2015-07-31 多層暫態液相接合

Country Status (4)

Country Link
US (2) US10568213B2 (zh)
CN (1) CN105448869A (zh)
HK (1) HK1217570A1 (zh)
TW (1) TWI661494B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI661494B (zh) 2014-07-31 2019-06-01 美商西凱渥資訊處理科技公司 多層暫態液相接合
US10541152B2 (en) 2014-07-31 2020-01-21 Skyworks Solutions, Inc. Transient liquid phase material bonding and sealing structures and methods of forming same
KR20170044791A (ko) * 2015-10-15 2017-04-26 희성전자 주식회사 양자점, 고분자 수지, 양자점 시트 및 이를 포함하는 백라이트 유닛
US10629468B2 (en) 2016-02-11 2020-04-21 Skyworks Solutions, Inc. Device packaging using a recyclable carrier substrate
US10453763B2 (en) 2016-08-10 2019-10-22 Skyworks Solutions, Inc. Packaging structures with improved adhesion and strength
US10763820B2 (en) 2016-12-02 2020-09-01 Skyworks Solutions, Inc. Methods of manufacturing electronic devices formed in a cavity and including a via
US10483248B2 (en) 2017-03-23 2019-11-19 Skyworks Solutions, Inc. Wafer level chip scale filter packaging using semiconductor wafers with through wafer vias
US11791237B2 (en) * 2018-06-27 2023-10-17 Intel Corporation Microelectronic assemblies including a thermal interface material
US12166004B2 (en) 2019-05-08 2024-12-10 Intel Corporation Solder thermal interface material (STIM) with dopant
US11682605B2 (en) 2019-05-28 2023-06-20 Intel Corporation Integrated circuit packages with asymmetric adhesion material regions
US12272614B2 (en) 2019-05-28 2025-04-08 Intel Corporation Integrated circuit packages with solder thermal interface materials with embedded particles
CN111525314B (zh) * 2020-05-05 2023-06-20 富士康(昆山)电脑接插件有限公司 导电端子
US11894241B2 (en) * 2021-01-28 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Heterogeneous bonding structure and method forming same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090203163A1 (en) * 2005-05-03 2009-08-13 Odd Harald Steen Eriksen Method for making a transducer
US20110220704A1 (en) * 2010-03-09 2011-09-15 Weiping Liu Composite solder alloy preform
JP2012074612A (ja) * 2010-09-29 2012-04-12 Mitsubishi Materials Corp パワーモジュール用基板の製造装置および製造方法
US20120112201A1 (en) * 2010-11-09 2012-05-10 Board of Trustees of the Univ. of Arkansas, acting for&on behalf of the Univ. of Arkansas,Fayetevill High melting point soldering layer and fabrication method for the same, and semiconductor device
US20130001782A1 (en) * 2011-06-30 2013-01-03 Rohm Co., Ltd. Laminated high melting point soldering layer and fabrication method for the same, and semiconductor device
DE102012110542A1 (de) * 2012-11-05 2014-06-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Selbstaktivierender Dünnschichtgetter in reaktiven Mehrschichtsystemen

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3439231A (en) * 1967-02-13 1969-04-15 Mallory & Co Inc P R Hermetically encapsulated electronic device
DE68920537T2 (de) 1988-10-11 1995-06-14 Sony Corp Vorrichtungen zur Umwandlung von optischen Wellenlängen.
US5448014A (en) 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
JPH1050638A (ja) 1996-07-29 1998-02-20 Mitsubishi Electric Corp 半導体装置の製造方法
US6521477B1 (en) 2000-02-02 2003-02-18 Raytheon Company Vacuum package fabrication of integrated circuit components
US6578754B1 (en) 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
JP2002289768A (ja) 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
US6884313B2 (en) 2001-01-08 2005-04-26 Fujitsu Limited Method and system for joining and an ultra-high density interconnect
KR100396551B1 (ko) 2001-02-03 2003-09-03 삼성전자주식회사 웨이퍼 레벨 허메틱 실링 방법
TW560018B (en) 2001-10-30 2003-11-01 Asia Pacific Microsystems Inc A wafer level packaged structure and method for manufacturing the same
US6793829B2 (en) * 2002-02-27 2004-09-21 Honeywell International Inc. Bonding for a micro-electro-mechanical system (MEMS) and MEMS based devices
US7832177B2 (en) 2002-03-22 2010-11-16 Electronics Packaging Solutions, Inc. Insulated glazing units
JP2004095849A (ja) 2002-08-30 2004-03-25 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
JP3892370B2 (ja) 2002-09-04 2007-03-14 富士通メディアデバイス株式会社 弾性表面波素子、フィルタ装置及びその製造方法
JP4766831B2 (ja) 2002-11-26 2011-09-07 株式会社村田製作所 電子部品の製造方法
US7089635B2 (en) 2003-02-25 2006-08-15 Palo Alto Research Center, Incorporated Methods to make piezoelectric ceramic thick film arrays and elements
US7183622B2 (en) 2004-06-30 2007-02-27 Intel Corporation Module integrating MEMS and passive components
JP4513513B2 (ja) 2004-11-09 2010-07-28 株式会社村田製作所 電子部品の製造方法
JP2006197554A (ja) 2004-12-17 2006-07-27 Seiko Epson Corp 弾性表面波デバイス及びその製造方法、ｉｃカード、携帯用電子機器
JP4692024B2 (ja) 2005-03-04 2011-06-01 パナソニック株式会社 弾性表面波デバイス
US7628309B1 (en) 2005-05-03 2009-12-08 Rosemount Aerospace Inc. Transient liquid phase eutectic bonding
US7400042B2 (en) 2005-05-03 2008-07-15 Rosemount Aerospace Inc. Substrate with adhesive bonding metallization with diffusion barrier
JP2006345170A (ja) 2005-06-08 2006-12-21 Toshiba Corp 薄膜圧電共振器
JP2007019132A (ja) 2005-07-06 2007-01-25 Seiko Epson Corp 圧電振動装置の製造方法
JP4517992B2 (ja) 2005-09-14 2010-08-04 セイコーエプソン株式会社 導通孔形成方法、並びに圧電デバイスの製造方法、及び圧電デバイス
JP4717573B2 (ja) 2005-09-26 2011-07-06 ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー Ｍｒｉ装置
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US7892972B2 (en) 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
JP2007266294A (ja) 2006-03-28 2007-10-11 Kyocera Corp 半導体素子集積デバイス、半導体装置およびその製造方法
JP2008252351A (ja) 2007-03-29 2008-10-16 Murata Mfg Co Ltd 弾性表面波素子及びその製造方法
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
US20090004500A1 (en) 2007-06-26 2009-01-01 Daewoong Suh Multilayer preform for fast transient liquid phase bonding
KR20100115735A (ko) * 2007-11-30 2010-10-28 스카이워크스 솔루션즈, 인코포레이티드 플립 칩 실장을 이용하는 웨이퍼 레벨 패키징
JP5262136B2 (ja) 2008-01-28 2013-08-14 株式会社村田製作所 電子部品の製造方法
CN101946401B (zh) 2008-02-18 2014-09-03 精工电子水晶科技股份有限公司 压电振动器的制造方法、压电振动器、振荡器、电子设备及电波钟
JP2009200093A (ja) 2008-02-19 2009-09-03 Murata Mfg Co Ltd 中空型の電子部品
DE102008025202B4 (de) 2008-05-27 2014-11-06 Epcos Ag Hermetisch geschlossenes Gehäuse für elektronische Bauelemente und Herstellungsverfahren
JP5610177B2 (ja) 2008-07-09 2014-10-22 国立大学法人東北大学 機能デバイス及びその製造方法
JPWO2010021267A1 (ja) 2008-08-21 2012-01-26 株式会社村田製作所 電子部品装置およびその製造方法
EP2461480B1 (en) 2009-07-30 2017-04-05 NGK Insulators, Ltd. Composite substrate and manufacturing method for the same
JP2011223234A (ja) 2010-04-08 2011-11-04 Seiko Epson Corp 圧電振動子、圧電デバイス、貫通電極構造、半導体装置、半導体パッケージ
DE102011016554B4 (de) 2011-04-08 2018-11-22 Snaptrack, Inc. Waferlevel-Package und Verfahren zur Herstellung
EP2541593B1 (en) * 2011-06-30 2019-04-17 Rohm Co., Ltd. Laminated high melting point soldering layer
JP5510613B2 (ja) 2011-07-08 2014-06-04 株式会社村田製作所 回路モジュール
JP2013055632A (ja) 2011-08-11 2013-03-21 Nippon Dempa Kogyo Co Ltd 気密封止パッケージ及びこの気密封止パッケージの製造方法
JP5588419B2 (ja) 2011-10-26 2014-09-10 株式会社東芝 パッケージ
US9773750B2 (en) 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
JP5837845B2 (ja) 2012-02-23 2015-12-24 京セラ株式会社 電子部品の製造方法及び電子部品
US9044822B2 (en) 2012-04-17 2015-06-02 Toyota Motor Engineering & Manufacturing North America, Inc. Transient liquid phase bonding process for double sided power modules
US10058951B2 (en) 2012-04-17 2018-08-28 Toyota Motor Engineering & Manufacturing North America, Inc. Alloy formation control of transient liquid phase bonding
KR102061695B1 (ko) 2012-10-17 2020-01-02 삼성전자주식회사 웨이퍼 가공 방법
US8796849B2 (en) * 2012-10-22 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Metal bump joint structure
DE102012112058B4 (de) 2012-12-11 2020-02-27 Snaptrack, Inc. MEMS-Bauelement und Verfahren zur Verkapselung von MEMS-Bauelementen
TW201427113A (zh) 2012-12-21 2014-07-01 財團法人工業技術研究院 發光二極體封裝的固晶方法和固晶結構
US9406577B2 (en) 2013-03-13 2016-08-02 Globalfoundries Singapore Pte. Ltd. Wafer stack protection seal
JP6061248B2 (ja) 2013-03-29 2017-01-18 国立研究開発法人産業技術総合研究所 接合方法及び半導体モジュールの製造方法
JP6385648B2 (ja) 2013-05-14 2018-09-05 太陽誘電株式会社 弾性波デバイス、及び弾性波デバイスの製造方法
JP6374240B2 (ja) 2013-07-05 2018-08-15 トヨタ モーター エンジニアリング アンド マニュファクチャリング ノース アメリカ，インコーポレイティド 両面パワーモジュールのための液相拡散接合プロセス
JP6158676B2 (ja) 2013-10-15 2017-07-05 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6335476B2 (ja) 2013-11-06 2018-05-30 太陽誘電株式会社 モジュール
US9634641B2 (en) 2013-11-06 2017-04-25 Taiyo Yuden Co., Ltd. Electronic module having an interconnection substrate with a buried electronic device therein
US9793877B2 (en) 2013-12-17 2017-10-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Encapsulated bulk acoustic wave (BAW) resonator device
US9768345B2 (en) 2013-12-20 2017-09-19 Apple Inc. LED with current injection confinement trench
US10541152B2 (en) 2014-07-31 2020-01-21 Skyworks Solutions, Inc. Transient liquid phase material bonding and sealing structures and methods of forming same
TWI661494B (zh) 2014-07-31 2019-06-01 美商西凱渥資訊處理科技公司 多層暫態液相接合
DE112015003845T5 (de) 2014-08-22 2017-05-18 Kabushiki Kaisha Toyota Jidoshokki Bondaufbau, Bondmaterieal und Bondverfahren
US9893116B2 (en) 2014-09-16 2018-02-13 Toshiba Memory Corporation Manufacturing method of electronic device and manufacturing method of semiconductor device
US10196745B2 (en) 2014-10-31 2019-02-05 General Electric Company Lid and method for sealing a non-magnetic package
JP2016096265A (ja) 2014-11-14 2016-05-26 株式会社東芝 デバイスの製造方法
US9847310B2 (en) 2015-07-18 2017-12-19 Semiconductor Components Industries, Llc Flip chip bonding alloys
US10374574B2 (en) 2015-12-08 2019-08-06 Skyworks Solutions, Inc. Method of providing protective cavity and integrated passive components in wafer level chip scale package using a carrier wafer
US10321572B2 (en) 2016-04-01 2019-06-11 Skyworks Filter Solutions Japan Co., Ltd. Electronic package including cavity defined by resin and method of forming same
US10763820B2 (en) 2016-12-02 2020-09-01 Skyworks Solutions, Inc. Methods of manufacturing electronic devices formed in a cavity and including a via
KR102064380B1 (ko) 2018-06-22 2020-01-10 (주)와이솔 표면 탄성파 소자 패키지 및 그 제조 방법
US11251769B2 (en) 2018-10-18 2022-02-15 Skyworks Solutions, Inc. Bulk acoustic wave components

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090203163A1 (en) * 2005-05-03 2009-08-13 Odd Harald Steen Eriksen Method for making a transducer
US20110220704A1 (en) * 2010-03-09 2011-09-15 Weiping Liu Composite solder alloy preform
JP2012074612A (ja) * 2010-09-29 2012-04-12 Mitsubishi Materials Corp パワーモジュール用基板の製造装置および製造方法
US20120112201A1 (en) * 2010-11-09 2012-05-10 Board of Trustees of the Univ. of Arkansas, acting for&on behalf of the Univ. of Arkansas,Fayetevill High melting point soldering layer and fabrication method for the same, and semiconductor device
US20130001782A1 (en) * 2011-06-30 2013-01-03 Rohm Co., Ltd. Laminated high melting point soldering layer and fabrication method for the same, and semiconductor device
DE102012110542A1 (de) * 2012-11-05 2014-06-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Selbstaktivierender Dünnschichtgetter in reaktiven Mehrschichtsystemen

Also Published As

Publication number Publication date
US10568213B2 (en) 2020-02-18
US20200146155A1 (en) 2020-05-07
TW201612994A (en) 2016-04-01
HK1217570A1 (zh) 2017-01-13
CN105448869A (zh) 2016-03-30
US11546998B2 (en) 2023-01-03
US20160037649A1 (en) 2016-02-04

Similar Documents

Publication Publication Date Title
TWI661494B (zh) 多層暫態液相接合
US10840108B2 (en) Transient liquid phase material bonding and sealing structures and methods of forming same
TW201737362A (zh) 暫態液相材料接合及密封結構及形成其之方法
US10849240B2 (en) Contact structures with porous networks for solder connections, and methods of fabricating same
US7135770B2 (en) Semiconductor element with conductive columnar projection and a semiconductor device with conductive columnar projection
US9685420B2 (en) Localized sealing of interconnect structures in small gaps
JP6116488B2 (ja) 塊状端子を備える半導体パッケージ
KR101583609B1 (ko) 저-용융점 소재 층을 덮는 비-저-용융점 소재 층을 각각 포함하는 두 개의 본딩 구성요소들을 본딩시킴으로써 형성되는 고-용융점 합금을 포함하는 마이크로전자 조립체
TWI609473B (zh) 半導體裝置及用於製造半導體裝置之方法
CN102290357A (zh) 键合封装及其方法
WO2006035548A1 (ja) 配線基板および半導体装置
TWI508203B (zh) 封裝體及其形成方法
US20130277828A1 (en) Methods and Apparatus for bump-on-trace Chip Packaging
CN113809030A (zh) 半导体器件和半导体器件的制备方法
TW201225209A (en) Semiconductor device and method of confining conductive bump material with solder mask patch
CN101051614B (zh) 在衬底上形成加强互连的方法
KR20060070677A (ko) 공융 접착제와 이를 이용한 전자소자 패키지 및 그 접착방법