TWI654721B - 用於嵌入半導體晶粒的焊料柱 - Google Patents

Abstract

本發明揭示一種半導體裝置及半導體裝置之製造之方法。該半導體裝置包含安裝於一基板之一表面上之一半導體晶粒，諸如一控制器晶粒。例如具有焊料之柱亦可在該基板上形成於該半導體晶粒的周圍。該等柱在該基板之上形成至一高度，該高度大於包含任何焊線接合件之該基板安裝半導體晶粒在該基板之上之高度。諸如快閃記憶體晶粒之一第二群組之一或多個半導體晶粒可在該等焊料柱之頂部上貼附至該基板而不接觸該基板安裝半導體晶粒。

Description

用於嵌入半導體晶粒的焊料柱

對可攜式消費型電子產品之需求之強烈增長驅動對高容量儲存裝置之需求。諸如快閃記憶體儲存卡之非揮發性半導體記憶體裝置變得廣泛用以滿足數位資訊儲存及交換之日益增加需求。此等記憶體裝置之可攜性、多面性及堅固設計，以及其等之高可靠度及大容量已使其等理想地用於廣泛多種電子裝置，包含(例如)數位相機、數位音樂播放器、視訊遊戲機、PDA及蜂巢式電話。

儘管已知許多變化封裝組態，然而一般而言可將快閃記憶體儲存卡製造為系統封裝(SiP)或多晶片模組(MCM)，其中複數個晶粒安裝並互連於一小佔據空間基板上。基板通常可包含一剛性、介電基底，該基底具有蝕刻在一或兩側上之一導電層。電連接件形成於晶粒與(若干)導電層之間，且(若干)導電層將一電引線結構提供給晶粒至一主機裝置之連接件。一旦製成晶粒與基板之間之電連接件，接著通常即將總成圍封在提供一保護封裝之一模製化合物中。

圖1及圖2中展示一習知半導體封裝20之一橫截面側視圖及一俯視圖(圖2中無模製化合物)。典型封裝包含貼附至一基板26之複數個半導體晶粒，諸如快閃記憶體晶粒22及一控制器晶粒24。複數個晶粒接合襯墊28可在晶粒製造程序期間形成於半導體晶粒22、24上。類似地，複數個接觸件襯墊30可形成於基板26上。晶粒22可貼附至基板26且接著晶粒24可安裝於晶粒22上。接著所有晶粒可藉由在各自晶粒接 合襯墊28與接觸件襯墊30對之間貼附焊線接合件32而電耦合至基板。一旦製成所有電連接件，晶粒及焊線接合件即可囊封在一模製化合物34中以密封該封裝並保護晶粒及焊線接合件。

為最有效地使用封裝佔據空間，已知將半導體晶粒彼此完全重疊地或以如圖1及圖2中所示之一偏移堆疊在彼此之頂部上。在一偏移組態中，一晶粒堆疊在另一晶粒之頂部上，使得下部晶粒之接合襯墊被暴露。一偏移組態提供方便存取堆疊中之半導體晶粒之各者上的接合襯墊之一優點。儘管圖1中之堆疊中展示兩個記憶體晶粒，然而已知可將更多記憶體晶粒(諸如(例如)四個或八個記憶體晶粒)提供在堆疊中。

為增大半導體封裝中之記憶體容量同時維持或減小封裝之整體大小，記憶體晶粒之大小已相較於封裝之整體大小變大。因此，記憶體晶粒之佔據空間幾乎與基板之佔據空間一樣大係常見的。

控制器晶粒24通常小於記憶體晶粒22。因此，將控制器晶粒24習知地放置在記憶體晶粒堆疊之頂部處。此組態具有某些缺點。例如，難以形成從控制器晶粒上之晶粒接合襯墊向下至基板之大的數目之焊線接合件。已知將一中介層或重佈層提供在控制器晶粒下方，使得可製成從控制器晶粒至中介層且接著從中介層向下至基板之焊線接合件。然而，此增加成本及複雜度至半導體裝置製造。此外，控制器晶粒至基板之焊線接合件之相對較長長度減慢半導體裝置之操作。

10-10‧‧‧線

20‧‧‧半導體封裝

22‧‧‧快閃記憶體晶粒/半導體晶粒

24‧‧‧控制器晶粒/半導體晶粒

26‧‧‧基板

28‧‧‧晶粒接合襯墊

30‧‧‧接觸件襯墊

32‧‧‧焊線接合件

34‧‧‧模製化合物

100‧‧‧半導體裝置

102‧‧‧基板

104‧‧‧通孔

106‧‧‧電跡線

108‧‧‧接觸件襯墊

110‧‧‧虛擬電路圖案

112‧‧‧被動組件

114‧‧‧半導體晶粒

115‧‧‧區域

116‧‧‧晶粒接合襯墊

118‧‧‧焊線接合件

120‧‧‧焊料柱

140‧‧‧半導體晶粒

142‧‧‧積體電路

144‧‧‧晶粒附著膜(DAF)

146‧‧‧焊線接合件/積體電路

148‧‧‧中心區域

150‧‧‧模製化合物

160‧‧‧取放機器人

200‧‧‧步驟

204‧‧‧步驟

208‧‧‧步驟

210‧‧‧步驟

214‧‧‧步驟

216‧‧‧步驟

220‧‧‧步驟

224‧‧‧步驟

226‧‧‧步驟

228‧‧‧步驟

250‧‧‧步驟

252‧‧‧步驟

254‧‧‧步驟

256‧‧‧步驟

258‧‧‧步驟

260‧‧‧步驟

262‧‧‧步驟

266‧‧‧步驟

300‧‧‧半導體晶圓

305‧‧‧第二主表面

310‧‧‧平坦部

312‧‧‧分割點

314‧‧‧分割點

圖1係包含以一偏移關係堆疊之一對半導體晶粒之一習知半導體裝置之一先前技術邊視圖。

圖2係包含以一重疊關係堆疊且藉由焊料柱分離之一對半導體晶粒之一習知半導體裝置之一先前技術邊視圖。

圖3係根據本發明之實施例之用於形成一半導體晶粒之一流程 圖。

圖4係根據本發明技術之一實施例的一半導體裝置之製造中之一階段的一透視圖。

圖5係根據本發明技術之一實施例的一半導體裝置之製造中之一進一步階段的一透視圖。

圖6係根據本發明技術之一實施例的一半導體裝置之製造中之一進一步階段的一透視圖。

圖7係根據本發明技術之一實施例的一半導體裝置之製造中之另一階段的一透視圖。

圖8係根據本發明技術之一實施例的一半導體裝置之製造中之一進一步階段的一透視圖。

圖9及圖10係根據本發明技術之一實施例的一半導體裝置之製造中之進一步階段的透視圖及邊視圖。

圖11及圖12係根據本發明技術之一實施例的一半導體裝置之製造中之進一步階段的透視圖及邊視圖。

圖13係根據本發明技術之一替代實施例之焊料柱之一局部邊視圖。

圖14至圖16係根據本發明技術之替代實施例的一基板上之焊料柱之透視圖。

圖17係根據本發明技術之一替代實施例的用於在一半導體晶圓上形成焊料柱之流程圖。

圖18係根據圖17之流程圖的包含焊料柱之一半導體晶圓之一透視圖。

圖19係來自圖17之晶圓之一單個半導體晶粒。

圖20及圖21係根據圖17至圖19之替代實施例製成的一半導體裝置之製造中之階段之邊視圖。

現將參考圖3至圖21描述本發明技術，在實施例中圖3至圖11係關於包含安裝於一基板之一表面上的一第一半導體晶粒(諸如一控制器)之一半導體裝置。柱(例如具有焊料)亦可在基板上形成於半導體晶粒的周圍。柱在基板之上形成至一高度，該高度大於包含任何焊線接合件之基板安裝半導體晶粒在基板之上之高度。一第二群組之一或多個半導體晶粒(諸如快閃記憶體晶粒)可在焊料柱之頂部上貼附至基板而不接觸基板安裝半導體晶粒。

在一替代實施例中，代替形成於基板上以此後接收第二群組之一或多個半導體晶粒，柱可代替地形成於自其形成第二群組之最底部晶粒之半導體晶圓上。在半導體晶圓被切割時，一取放機器人可安裝最底部晶粒，使得柱抵於基板定位，因此將最底部晶粒間隔在基板安裝半導體晶粒之上。

應瞭解，本發明可體現為許多不同形式，且不應被解譯為受限於本文中所闡述之實施例。實情係，提供此等實施例使得本揭示內容將係透徹且完整的，且將本發明完整地傳達給熟習此項技術者。實際上，本發明旨在涵蓋此等實施例之替代物、修改及等效物，其等可包含於如藉由隨附申請專利範圍定義之本發明之精神及範疇內。此外，在以下本發明之詳細描述中，闡述數種具體細節以便提供對本發明之一透徹理解。然而，熟習此項技術者應清楚可無需此等具體細節而實踐本發明。

如本文中所使用之術語「頂部」及「底部」、「上部」及「下部」及「垂直」及「水平」係藉由實例且僅係為闡釋性目的，且由於參考項可在位置及定向上交換而不意欲限制本發明之描述。再者，如本文中所使用，術語「大致」及/或「大約」意謂具體尺寸或參數可在一給定應用之一可接受製造公差內變化。在一實施例中，可接受製 造公差為±.25%。

現將參考圖3及圖17之流程圖及圖4至圖16及圖18至圖21之視圖解釋本發明之一實施例。儘管該等圖式展示一個別半導體裝置100或其之一部分，然而應瞭解，裝置100可與一基板面板上之複數個其他裝置100一起批次處理以實現規模效益。基板面板上之半導體裝置100之列及行之數目可變化。

基板面板可以複數個基板102開始(再者，例如，圖4至圖16中展示一此基板)。基板102可係多種不同晶片載體媒體，包含一印刷電路板(PCB)、一引線框或一捲帶式自動接合(TAB)捲帶。

參考圖4，基板可包含複數個通孔104、電極線106及接觸件襯墊108。基板102可包含比所示更多或更少之通孔104、跡線106及/或接觸件襯墊108(圖式中僅編號其等之一些)。接觸件襯墊108在圖式中展示為陰影長方形及圓形(而通孔展示為無陰影之圓形)。在進一步實施例中，通孔104、跡線106及接觸件襯墊108可在不同於圖式中所示之位置之位置中。圖4進一步圖解說明用於防止橫跨基板102之表面之熱失配之一虛擬電路圖案110。

參考圖3之流程圖，在一步驟200中，可將被動組件112貼附至基板102。儘管考量其他組件，然而一或多個被動組件可包含(例如)一或多個電容器、電阻器及/或電感器。僅藉由實例展示被動組件112(圖式中僅編號其等之一者)，且在進一步實施例中其等之數目、類型及位置可變化。

在步驟204中，可於基板102之表面上形成焊料柱120(編號其中一些)，如圖5中所示。焊料柱120之數目及位置僅藉由實例展示，且在本發明技術之進一步實施例中如下文解釋可變化。然而，在一實例中，可將焊料柱作為預成形焊料球或隨後固化之焊料膏施加至許多接觸件襯墊108。在一實例中，儘管考量諸如金、鋁或銅之其他材料， 然而焊料柱可由錫形成。在實施例中，焊料柱可由一介電材料形成，或具有介電添加物以使焊料柱不導電。

在將焊料球用於焊料柱120之情況下，焊料球可具有已知結構並在一焊料球放置程序中施加。在一實例中，焊料球可在基板102之表面之上延伸30μm至200μm之間，且在一進一步實施例中，在基板之表面之上延伸120μm。然而，應瞭解，此等數字僅藉由實例，且在進一步實施例中焊料球在表面之上之高度可小於或大於此。可藉由以在245℃與255℃之間之一峰值溫度將焊料球加熱至大於焊料球之熔點(在一實例中，221℃)之一溫度達30秒至60秒之一時段而將焊料球固化至接觸件襯墊108上。此等時間及溫度僅藉由實例且在進一步實施例中可變化。

在將焊料膏用於焊料柱120之情況下，可在一已知網版印刷程序中將焊料膏施加至接觸件襯墊108。已知此一焊料印刷程序可包含將包含懸浮在一液體助焊劑材料中之微型焊料球(具有例如大約10μm至50μm之一直徑)之膏施加至接觸件襯墊108。此後可在以在245℃與255℃之間之一峰值溫度將焊料膏加熱至大於熔點(在一實例中，221℃)之一溫度達30秒至60秒之一時段之一加熱程序中(諸如(例如)一IR迴焊程序)將焊料膏固化成凝固焊料柱。此等時間及溫度僅藉由實例且在進一步實施例中可變化。一旦凝固，焊料膏柱可各在基板102之表面之上延伸30μm至200μm之間，且在一進一步實施例中，在基板之表面之上延伸120μm。應瞭解，此等數字僅藉由實例，且在進一步實施例中焊料膏柱在表面之上之高度可小於或大於此。

進一步考量可將其他結構剛性材料代替焊料膏或焊料球用作為柱120。此等結構剛性材料在施加至基板100時可係結構剛性的或可在一加熱或固化程序之後變得結構剛性的，且可以相同於由焊料球或焊料膏形成之焊料柱之方式運作，如下文解釋。

如圖5之透視圖中可見，在一實施例中，焊料柱120可經提供在位置處以使其等相對均勻地分佈在基板102之一表面上之接觸件襯墊108上。在圖5中圖解說明之實施例，存在15個焊料柱120。應瞭解進一步實施例中可存在數百個焊料柱120、三個或四個焊料柱，或兩者之間之任何數目，如此後關於圖14至圖16更詳細解釋。在替代實施例中，焊料柱可以多種其他圖案配置在基板102上。

焊料柱120可經施加以使接觸件襯墊108起作用，意謂此等接觸件襯墊108用作一些電功能，諸如(例如)用作為電力、接地及/或信號管道。或者或此外，焊料柱120可經施加以使接觸件襯墊108不起作用，焊料柱120以其他方式將不攜載信號、電力或一路徑至接地。

在步驟208中，可將一半導體晶粒114安裝在基板102之一表面上，如圖6中所指示。可將表面安裝半導體晶粒114定位在無焊料柱120之一區域115內之基板102上，諸如(例如)在基板102之一中心。半導體晶粒114可係一控制器ASIC。然而，晶粒114可係其他類型之半導體晶粒，諸如DRAM或NAND。

圖7展示安裝在基板102上之半導體晶粒114。半導體晶粒114包含晶粒接合襯墊116，(例如)圖7中標示其等之一者。所示之晶粒接合襯墊116之數目僅為清楚起見，且應瞭解在進一步實施例中可存在更多接觸件襯墊108及晶粒接合襯墊116。此外，儘管圖7中展示半導體晶粒114在四側上具有晶粒接合襯墊116，然而應瞭解在進一步實施例中半導體晶粒114可在半導體晶粒114之一側、兩側或三側上具有晶粒接合襯墊116。

在實施例中，半導體晶粒114可具有46μm之一厚度，並附著至具有一晶粒附著膜(其具有10μm之一厚度)之基板，儘管此等厚度可變化。焊料柱120可各具有大於基板102之表面之一高度以與遠離半導體晶粒114之任何焊線接合件一起遠離基板表面高於半導體晶粒114及 晶粒附著膜之厚度。如上提及，在一實例中，焊料柱120可係120μm高。

在步驟210中，可將半導體晶粒114上之晶粒接合襯墊116經由焊線接合件118電耦合至基板102上之接觸件襯墊108，圖7中編號焊線接合件108之一者。可藉由形成焊線接合件118之一焊線接合毛細管(未顯示)執行焊線接合。應瞭解，可使用除焊線接合之外之技術將半導體晶粒114電耦合至基板102。例如，半導體晶粒114可係焊接至基板102之接觸件襯墊上之一覆晶。作為一進一步實例，可藉由已知印刷程序將導電引線印刷在晶粒接合襯墊與接觸件襯墊之間以將半導體晶粒114電耦合至基板102。

應瞭解，在進一步實施例中，可以不同順序執行形成焊料柱(步驟204)、安裝半導體晶粒114(步驟208)及焊線接合半導體114(步驟210)之步驟之順序。例如，可安裝並焊線接合半導體晶粒114且此後於基板上形成焊料柱120。作為一進一步實例，可安裝半導體晶粒114，形成焊料柱，且此後可焊線接合半導體晶粒114。

在步驟214中，可將一或多個半導體晶粒140堆疊在焊料柱120之頂部上，如圖8至圖10中所指示。可以階狀組態堆疊半導體晶粒140。 儘管展示兩個此半導體晶粒140，然而在進一步實施例中晶粒堆疊中可存在一單個半導體晶粒140或兩個以上之半導體晶粒。半導體晶粒140可包含運作為(例如)記憶體晶粒且更佳NAND快閃記憶體晶粒(但考量其他類型之半導體晶粒)之積體電路142。

例如，如圖10至圖13中可見，最底部半導體晶粒140可由於支撐在焊料柱120之上部表面(上部表面為焊料柱與接觸基板102之表面相對之表面)上之一結果而貼附至基板。如上文論述，焊料柱120在基板102上延伸大於半導體晶粒114及焊線接合件之一距離，使得半導體晶粒140可安裝在柱120上而不接觸半導體晶粒114或焊線接合件。此 外，焊料柱120在基板102上之分佈將大體平面支撐提供給半導體晶粒140。

在實施例中，焊料柱(焊料球或焊料膏)經製造使得各焊料柱120在基板102之表面上延伸相同高度。此將一大體平面支撐提供給安裝在焊料柱上之半導體晶粒140。

然而，應瞭解，柱120無需在基板之表面上各延伸相同高度，(例如)在焊料柱之製造公差內變化。焊料柱120嵌入在最底部晶粒140之底部表面上之一層晶粒附著膜內，如下文解釋。焊料柱120嵌入在晶粒附著膜層中容許焊料柱高度之差異。特定言之，不同高度焊料柱可以不同程度嵌入在晶粒附著膜中，藉此將平面支撐作為一整體提供給安裝在其上之半導體晶粒140。

在實施例中，可將一層晶粒附著膜(DAF)144施加至半導體晶粒140之底部表面。DAF 144用以使晶粒堆疊中之半導體晶粒140彼此附著。此外，在將最底部晶粒140定位在基板上之後，即將焊料柱120之上部表面嵌入在最底部半導體晶粒140上之DAF 144內。圖10係沿圖9之線10-10之一邊視圖。圖10圖解說明嵌入在最底部半導體晶粒140之DAF層144內之焊料柱120之上部表面。此用以將最底部晶粒140及安裝在其上之該等晶粒貼附在基板102之位置中，及在囊封程序期間抵抗施加在晶粒140上之剪切力，下文將更詳細解釋。

在實施例中，DAF 144可購自日本日東電工公司(Nitto Denko Corp.)，且可具有在20μm與25μm之間之一厚度，儘管在進一步實施例中其可比該厚度更薄或更厚。一較厚DAF層可增加高度至半導體裝置100，但亦可容許焊料柱120與DAF 144之間之更佳黏著，及囊封期間之剪切力之更佳消散。

嵌入在DAF層144內之柱120之表面可係平坦或經修圓。亦可想象焊料柱120之此等表面之形狀可係鋸齒狀、鑲邊的及/或以其他方式 不規則的以改良焊料柱120與DAF 144之間之接合。圖11展示嵌入在最底部半導體晶粒140之DAF 144內之根據此實施例之焊料柱120之一放大局部視圖。

在步驟216中，可使用(例如)圖10中所示之一焊線接合毛細管(未顯示)在一已知焊線接合程序中經由焊線接合件146將半導體晶粒140焊線接合至基板102上之接觸件襯墊108。

在形成晶粒堆疊並將其焊線接合至基板102上之接觸件襯墊108上之後，可在步驟220中將半導體裝置100圍封在模製化合物150內，如圖12及圖13中所示。如圖12中指示，一旦將半導體裝置100定位在上部及下部模製板(未顯示)之間，即可將液體模製化合物150注入在半導體裝置100周圍及半導體裝置100內。特定言之，可將模製化合物150注入在基板102與最底部半導體晶粒140之間藉由焊料柱120界定之空間內。

一旦模製化合物150硬化，模製化合物即將圍封並保護基板102上之半導體晶粒114。其亦將半導體晶粒140之位置固定在半導體裝置100中，該半導體晶粒140由於焊料柱120嵌入在最底部半導體晶粒140之DAF 144內而在該點固持在位置中。

模製化合物150可係可諸如(例如)購自兩者在日本皆具有總部之住友公司(Sumitomo Corp.)及日東電工公司之一已知環氧樹脂。在步驟220之後，可在步驟224中自基板面板單粒化經囊封封裝以形成圖13中所示之完成半導體裝置100。此後，在步驟226中，裝置100可經受電測試及老化。在一些實施例中，可視需要在步驟228中將完成半導體裝置100圍封在一蓋(未顯示)中。

如上文提及，可提供各種數目之焊料柱120並將焊料柱120提供在基板102上之各種位置處。圖14展示包含位於基板102上以通常與最底部半導體晶粒140之四個隅角接觸之四個焊料柱120的一實施例。圖15圖解說明包含三個焊料柱120之一進一步實施例。三個焊料柱120足以界定用於將半導體晶粒140支撐在基板102之表面及半導體晶粒114之上的一平面。

在上文描述之實施例中，將焊料柱120焊接至接觸件襯墊108上。考慮到柱120不執行電功能，在進一步實施例中可將柱在除接觸件襯墊108之外之位置貼附至基板102上。圖16中展示此之一實例。一層焊料遮罩(未顯示)可形成於基板102之表面上以覆蓋除接觸件襯墊108之外之基板之區域。在此實施例中，柱120可貼附至焊料遮罩之頂部上之各種位置。如上文提及，在進一步實施例中，柱120可由除焊料之外之材料形成。

在上文描述之實施例中，在基板102上形成焊料柱120，且此後將半導體晶粒140安裝在焊料柱120上。在一進一步替代實施例中，可在自其切削半導體晶粒140之一晶圓之處理期間在半導體晶粒140之一表面上形成焊料柱120。現參考圖17之流程圖及圖18至圖21之圖解說明描述此一實例。

參考圖18，最底部半導體晶粒140可由半導體晶圓300形成。半導體晶圓300可開始於晶圓材料之一鑄錠，鑄錠可在步驟250中形成。在一實例中，鑄錠可係根據一丘克拉斯基(CZ)或浮區(FZ)程序生長之單晶矽。在進一步實施例中，鑄錠可係多晶矽。

在步驟252中，可自一鑄錠切削半導體晶圓300並拋光其兩個主表面以提供平滑表面。晶圓300可具有其中形成積體電路142之一第一主表面，及一相對第二主表面305(圖18)。在步驟254中，可將一研磨輪施加至第二主表面305以將晶圓300(例如)自780μm背面研磨至280μm，儘管此等厚度僅藉由實例且可在不同實施例中變化。由於在實施例中可略過此步驟，故以虛線展示此步驟。在步驟256中，可將一層DAF(諸如上文描述之DAF 144)施加至晶圓300之表面305。

在步驟260中，在主表面305上形成柱120。在形成柱120之前，在步驟258中可將待形成之柱之位置對準於晶圓。例如，已知自晶圓300切削半導體晶粒之完成位置。柱120之位置可經設定以對準在待自晶圓切割之半導體晶粒之各者上之相同位置中。可藉由許多不同方法進行此對準。在一實例中，可將參考位置界定在晶圓300上，且可相對於此等參考點界定半導體晶粒及柱120之所有位置。

例如，晶圓300通常包含用於識別及定向用於處理之晶圓之結晶結構之一平坦部310(圖18)。平坦部310在稱為分割點312、314之點處結束，其中晶圓300之圓形部分面向平坦部310。可相對於分割點312、314之一者或兩者界定切割之半導體晶粒140之位置。此後，可藉由將柱120及半導體晶粒140沿x軸及y軸定位在相對於分割點312及/或314之已知距離處而將用於半導體晶粒140之各者之柱120之位置對準於半導體晶粒之位置。因此，在自晶圓300切割晶粒時，可將各柱120精確定位在各半導體晶粒內，例如餘下各晶粒140內之一中心區域148(圖19)敞開之位置。

在步驟260中，在晶圓300上之所要位置處形成柱120。可將柱貼附在主表面305上之DAF層中。在實施例中，可將柱嵌入在DAF層內。在進一步實施例中，可(例如)藉由已知凸塊接合技術將柱120透過DAF層安裝至主表面305。儘管其他材料係可能的，然而柱120可由錫或金形成。柱120可具有上文所描述之尺寸。

在形成柱120之後，在步驟262中可將晶圓300切割成個別半導體晶粒140。可在一已知切割程序中使用一鋸條切割晶圓300。

在切割步驟中，可將晶圓300固持在一晶圓夾盤(未顯示)上，其中抵於晶圓夾盤固持包含柱120之主表面305。晶圓夾盤可具有不管柱之存在而容許緊緊固持晶圓300之一設計，例如在晶圓與晶圓之一外邊緣周圍之夾盤之間形成一真空密封。此後，在步驟266中，具有一 真空尖端之一取放機器人160(圖20)可接觸包含積體電路146之主表面並自真空夾盤移除半導體晶粒140。

取放機器人160可將一半導體晶粒140放置在基板102上，如圖20中所示。可已如上文解釋般安裝一半導體晶粒114並將其焊線接合至基板102。例如在一超聲波焊接或其他加熱程序中，晶粒140上之柱120可經定位而抵靠於基板102之一表面，例如抵靠於接觸件襯墊108對準並貼附至接觸件襯墊108。

接著可將一或多個額外半導體晶粒140安裝至圖21中所示之最底部半導體晶粒140以形成晶粒堆疊。此等額外半導體晶粒140可來自不同於圖19中所示之晶圓300之一晶圓，且將不包含柱120。此後可將晶粒堆疊中之半導體晶粒140焊線接合至基板，且可如上文描述般使用模製化合物150囊封半導體裝置100。此後可單粒化經囊封封裝以形成圖21中所示且上文亦描述之完成半導體裝置100。

半導體裝置100可用作為一LGA(平台柵格陣列)封裝以用作為一主機裝置內之可移除式記憶體。在此等實施例中，可於基板102之一下部表面上形成接觸指(未顯示)以在半導體裝置100插入主機裝置中之後即與一主機裝置中之銷配合。或者，半導體裝置100可用作為一BGA(球柵格陣列)封裝以永久貼附至一主機裝置內之一印刷電路板。在此等實施例中，可於焊接至一主機裝置之一印刷電路板之基板102之一下部表面上之接觸件襯墊上形成焊料球(未顯示)。

焊料柱120容許半導體晶粒114(例如，一控制器)安裝在基板102之表面上，同時提供用於額外半導體晶粒(例如，記憶體晶粒)之安裝的一大的平坦支撐平面。焊料柱120亦係良好熱導體以傳導熱量遠離半導體晶粒114及/或140。

總而言之，本發明技術之一實例係關於一種半導體裝置，其包括：一基板；一第一半導體晶粒，其安裝至基板之一表面且電連接至 基板，半導體晶粒與電連接件一起在基板之表面之上延伸一第一高度；複數個柱，其等貼附在第一半導體晶粒周圍，該複數個柱在基板之表面之上延伸一第二高度，第二高度大於第一高度；一群組之一或多個第二半導體晶粒，其等貼附在複數個柱上，該等柱將該群組之一或多個第二半導體晶粒支撐在第一半導體晶粒及第一半導體晶粒至基板之電連接件之上。

在另一實例中，本發明技術係關於半導體裝置，其包括：一基板，其包含接觸件襯墊；一第一半導體晶粒，其安裝至基板之一表面且電連接至基板；複數個焊料柱，其等焊接至第一半導體晶粒周圍之接觸件襯墊；一群組之一或多個第二半導體晶粒，其等貼附在複數個柱上，該等柱支撐該群組之一或多個第二半導體晶粒以將該群組之一或多個第二半導體晶粒與第一半導體晶粒及第一半導體晶粒至基板之電連接件間隔開。

在一進一步實例中，本發明技術係關於一種半導體裝置，其包括：一基板；一第一半導體晶粒，其安裝至基板之一表面且電連接至基板；複數個柱，其等具有在第一半導體晶粒周圍貼附至基板之一第一表面及與基板間隔開之一第二表面；一群組之一或多個第二半導體晶粒，該群組之一或多個第二半導體晶粒之一半導體晶粒包含半導體晶粒之一表面上之一層晶粒附著膜，該群組之一或多個第二半導體晶粒藉由嵌入在該群組之一或多個第二半導體晶粒之半導體晶粒之表面上之晶粒附著膜中的複數個柱之第二表面貼附至基板，該等柱支撐該群組之一或多個第二半導體晶粒，其中該群組之一或多個第二半導體晶粒與包含第一半導體晶粒至基板之電連接件之第一半導體晶粒之間具有一間隔。

已為了圖解說明及描述而呈現本發明之前述詳細描述。非意欲具窮舉性或使本發明受限於所揭示之精確形式。可鑒於上述教示而進 行諸多修改及變動。所描述之實施例經選擇以最佳地解釋本發明之原理及其實際應用，以藉此使熟習此項技術者能夠在各種實施例中最佳地利用本發明及適合於特定預期用途之各種修改。本發明之範疇意欲由本發明之隨附申請專利範圍來界定。

Claims (29)

1. 一種半導體裝置，其包括：一基板；複數個柱，其等貼附至該基板；一群組之一或多個半導體晶粒，其完全地被支撐於該複數個柱之上；一晶粒附著膜，其在該群組之一或多個半導體晶粒之該半導體晶粒之一者之一表面上，該複數個柱嵌入在該晶粒附著膜內以將該群組之一或多個半導體晶粒貼附在該基板之上。
2. 如請求項1之半導體裝置，該群組之一或多個半導體晶粒包括一群組之一或多個第二半導體晶粒，該裝置進一步包括安裝至該基板之一表面並電連接至該基板之一第一半導體晶粒，該第一半導體晶粒與電連接件一起配裝在該群組之一或多個第二半導體晶粒下方。
3. 如請求項1之半導體裝置，其中嵌入在該晶粒附著膜層內之該複數個柱之一表面具有一平坦、經修圓、鋸齒狀、鑲邊的或不規則表面形狀。
4. 如請求項1之半導體裝置，其進一步包括模製化合物，該模製化合物相對於該基板緊固該群組之一或多個第二半導體晶粒。
5. 如請求項1之半導體裝置，其中該複數個柱由焊料製成。
6. 如請求項1之半導體裝置，其中該複數個柱由焊料球製成。
7. 如請求項1之半導體裝置，其中該複數個柱由焊料膏製成。
8. 如請求項1之半導體裝置，其中該複數個柱橫跨該基板之該表面分佈。
9. 如請求項1之半導體裝置，其中該複數個柱係四個柱。
10. 如請求項1之半導體裝置，其中該複數個柱係三個柱。
11. 如請求項1之半導體裝置，其進一步包括該基板上之接觸件襯墊，該複數個柱安裝至該等接觸件襯墊。
12. 如請求項11之半導體裝置，其中該複數個柱經安裝以使該等接觸件襯墊起作用。
13. 如請求項11之半導體裝置，其中該複數個柱經安裝以使該等接觸件襯墊不起作用。
14. 如請求項2之半導體裝置，其中該第一半導體晶粒係一控制器。
15. 如請求項14之半導體裝置，其中該群組之一或多個第二半導體晶粒係快閃記憶體晶粒。
16. 一種半導體裝置，其包括：一基板，其包含接觸件襯墊；一第一半導體晶粒，其安裝至該基板之一表面且電連接至該基板；複數個焊料柱，其等橫跨該基板之該表面分佈且在該第一半導體晶粒周圍焊接至該等接觸件襯墊；一群組之一或多個第二半導體晶粒，其貼附在該複數個焊料柱上，該複數個焊料柱支撐該群組之一或多個第二半導體晶粒以便將該群組之一或多個第二半導體晶粒與該第一半導體晶粒及該第一半導體晶粒至該基板之電連接間隔開。
17. 如請求項16之半導體裝置，其中該複數個焊料柱由焊料球製成。
18. 如請求項16之半導體裝置，其中該複數個焊料柱由焊料膏製成。
19. 如請求項16之半導體裝置，其中該複數個焊料柱經安裝以使該等接觸件襯墊起作用。
20. 如請求項16之半導體裝置，其中該複數個焊料柱經安裝以使該等接觸件襯墊不起作用。
21. 如請求項16之半導體裝置，其中該第一半導體晶粒係一控制器。
22. 如請求項21之半導體裝置，其中該群組之一或多個第二半導體晶粒係快閃記憶體晶粒。
23. 一種半導體裝置，其包括：一基板；一第一半導體晶粒，其安裝至該基板之一表面且電連接至該基板；複數個柱，其等具有在該第一半導體晶粒周圍貼附至該基板之一第一表面及與該基板間隔開之一第二表面；一群組之一或多個第二半導體晶粒，該群組之一或多個第二半導體晶粒之一半導體晶粒包含該半導體晶粒之一表面上之一層晶粒附著膜，該群組之一或多個第二半導體晶粒完全地被支撐於該複數個柱之上且藉由嵌入在該群組之一或多個半導體晶粒之該半導體晶粒之該表面上之該晶粒附著膜中的該複數個柱之該等第二表面貼附至該基板，該等柱支撐該群組之一或多個第二半導體晶粒，且在該群組之一或多個第二半導體晶粒與包含該第一半導體晶粒至該基板之電連接件之該第一半導體晶粒之間具有一間隔。
24. 如請求項23之半導體裝置，其中該複數個柱之該第二表面具有一平坦、經修圓、鋸齒狀、鑲邊的或不規則表面形狀。
25. 如請求項23之半導體裝置，其進一步包括模製化合物，該模製化合物相對於該基板緊固該群組之一或多個第二半導體晶粒。
26. 如請求項23之半導體裝置，其中該複數個柱由焊料製成。
27. 如請求項23之半導體裝置，其進一步包括該基板上之接觸件襯墊，該複數個柱安裝至該等接觸件襯墊。
28. 如請求項23之半導體裝置，其中該第一半導體晶粒為一控制器。
29. 如請求項28之半導體裝置，其中該群組之一或多個第二半導體晶粒為快閃記憶體晶粒。