TWI574354B - 用於嵌入半導體晶粒之間隔層 - Google Patents

Description

用於嵌入半導體晶粒之間隔層

對可攜式消費型電子器件之強勁增長需求推動對高容量儲存裝置之需求。非揮發性半導體記憶體裝置(諸如快閃記憶體儲存卡)正廣泛用於滿足對數位資訊儲存及交換之日益增長需求。非揮發性半導體記憶體裝置之可攜性、多功能性及堅固設計以及其高可靠性及大容量使此等記憶體裝置理想地用於包含(例如)數位相機、數位音樂播放器、視訊遊戲機、PAD及蜂巢式電話之各種電子裝置中。

儘管吾人已知諸多各種封裝組態，但快閃記憶體儲存卡一般可製造為系統級封裝(SiP)或多晶片模組(MCM)，其中複數個晶粒安裝及互連於一小覆蓋區基板上。該基板一般可包含具有蝕刻於一側或兩側上之一導電層之一剛性介電基座。電連接形成於該晶粒與該(等)導電層之間，且該(等)導電層對該晶粒至一主機裝置之連接提供一電引線結構。一旦形成該晶粒與基板之間之電連接，則總成通常被圍封於提供一保護封裝之一模製化合物中。

圖1及圖2(圖2中無模製化合物)展示一習知半導體封裝20之一橫截面側視圖及一俯視圖。典型封裝包含附裝至一基板26之複數個半導體晶粒，諸如快閃記憶體晶粒22及一控制器晶粒24。複數個晶粒接合墊28可在晶粒製程期間形成於半導體晶粒22、24上。類似地，複數個接觸墊30可形成於基板26上。晶粒22可附裝至基板26，且接著晶粒24可安裝於晶粒22上。接著，所有晶粒可藉由將導線接合件32附裝於各 自晶粒接合墊28與接觸墊30對之間而電耦合至該基板。一旦形成所有電連接，則晶粒及導線接合件可囊封於一模製化合物34中以密封封裝且保護晶粒及導線接合件。

為最有效率地使用封裝覆蓋區，吾人已知將半導體晶粒堆疊於彼此之頂部上，彼此完全堆疊，或如圖1及圖2中所展示般具有一偏移。在一偏移組態中，一晶粒堆疊於另一晶粒之頂部上使得暴露出底部晶粒之接合墊。一偏移組態提供使堆疊中之半導體晶粒之各者上之接合墊便於接達之一優點。儘管圖1中之堆疊中展示兩個記憶體晶粒，但吾人已知在該堆疊中提供更多記憶體晶粒，諸如(例如)四個或八個記憶體晶粒。

當維持或減少封裝之整體尺寸時，為了增加半導體封裝中之記憶體容量，記憶體晶粒之尺寸已變得比該封裝之整體尺寸還大。因而，該記憶體晶粒之覆蓋區幾乎與該基板之覆蓋區一樣大係常見的。

控制器晶粒24一般比記憶體晶粒22小。據此，控制器晶粒24習知地放置於該記憶體晶粒堆疊之頂部。此組態具有某些缺點。例如，難以從該基板下之控制晶粒上之晶粒接合墊中形成大量導線接合件。吾人已知在控制器晶粒下提供一插入器或重佈層，使得導線接合件經製成從該控制器晶粒至該插入器，且接著從該插入器向下至該基板。然而，此將增加半導體裝置製造之額外花費及複雜性。再者，從該控制器晶粒至該基板之導線接合件之相對較長長度將該半導體裝置之操作拖慢。

20‧‧‧半導體封裝

22‧‧‧記憶體晶粒

24‧‧‧控制器晶粒

26‧‧‧基板

28‧‧‧晶粒接合墊

30‧‧‧接觸墊

32‧‧‧導線接合件

34‧‧‧模製化合物

50‧‧‧矩形間隔層

100‧‧‧半導體裝置

102‧‧‧基板

104‧‧‧通孔

106‧‧‧電跡線

108‧‧‧接觸墊

112‧‧‧被動組件

114‧‧‧半導體晶粒

116‧‧‧晶粒接合墊

118‧‧‧導線接合件

120‧‧‧間隔層

122‧‧‧孔

124a‧‧‧頂面主表面

124b‧‧‧底面主表面

126‧‧‧液體化合物

130‧‧‧半導體晶粒

132‧‧‧再生半導體晶粒

134‧‧‧積體電路

136‧‧‧晶粒接合墊

140‧‧‧半導體晶粒

144‧‧‧導線接合件

150‧‧‧模製化合物

180‧‧‧間隔層

182‧‧‧缺口

184‧‧‧臂部分

186‧‧‧基底部分

300‧‧‧半導體晶圓

304‧‧‧第一主表面

305‧‧‧第二主表面

306‧‧‧雷射

310‧‧‧平面

312‧‧‧分裂點

314‧‧‧分裂點

320‧‧‧真空端

322‧‧‧真空梢

324‧‧‧開口

L‧‧‧距離

圖1係包含堆疊於一偏移關係中之一對半導體晶粒之一習知半導體裝置之一先前技術邊視圖。

圖2係包含堆疊於一重疊關係中且由一間隔層分離之一對半導體晶粒之一習知半導體裝置之一先前技術邊視圖。

圖3係根據本發明之實施例之用於形成一半導體晶粒之一流程圖。

圖4係根據本發明之一實施例之一半導體裝置之製程中之一階段之一透視圖。

圖5係根據本發明之一實施例之一半導體裝置之製程中之一進一步階段之一透視圖。

圖6係根據本發明之一替代實施例之一半導體裝置之製程中之一階段之一透視圖。

圖7係根據本發明之實施例之用於從一半導體晶圓中形成間隔層之一流程圖。

圖8、圖9及圖10係根據本發明之一實施例之包含孔之一部分處理之晶圓之俯視圖、後視圖及透視圖。

圖11係根據本發明之一實施例之用於揀取間隔層之一工具之一真空端之一仰視圖。

圖12-圖13係根據本發明之一實施例之一間隔層之一俯視圖及透視圖。

圖14係根據本發明之一實施例之一半導體裝置之製造中之一進一步階段之一透視圖。

圖15係根據本發明之一實施例之一半導體裝置之製造中之一進一步階段之一透視圖。

圖16係根據本發明之一實施例之一半導體裝置之製造中之一進一步階段之一透視圖。

圖17係根據本發明之一實施例之一半導體裝置之製造中之一進一步階段之一透視圖。

圖18係根據本發明之一實施例之一半導體裝置之製造中之一進一步階段之一透視圖。

圖19-圖20繪示根據本發明之實施例之包含具有缺陷積體電路之再生半導體晶粒之一晶圓之部分圖式。

圖21-圖22繪示根據本發明之實施例之間隔層之一替代實施例之圖式。

圖23-圖26係包含設置於用於一安裝基板之半導體晶粒之基板上之一習知間隔層之一半導體裝置之先前技術圖式。

圖27係根據本發明之一進一步實施例之一基板及安裝基板之半導體晶粒以及一間隔層之一透視圖。

圖28及圖29係包含圖27之支撐基板上之一半導體晶粒之替代間隔層之一半導體裝置之透視圖。

圖30係展示包含安裝於圖27之替代間隔層上之一晶粒堆疊之一最終半導體裝置之一橫截面邊視圖。

圖31係根據圖27之實施例之包含缺口之一半導體晶圓之一俯視圖。

圖32係圖31中展示之晶圓之一部分之一放大圖。

圖33係根據圖27之實施例之包含缺口之一半導體晶圓之一俯視圖。

圖34係圖33中展示之晶圓之一部分之一放大圖。

現將參考圖3至圖34來描述本發明，實施例係關於包含一半導體晶粒之一半導體裝置，諸如安裝於一基板之一表面上之一控制器。一間隔層亦安裝至該基板。在一實施例中，安裝基板之半導體晶粒可適配於經形成通過該間隔層之第一及第二相對表面之一孔或一缺口。在一進一步實施例中，安裝基板之半導體晶粒適配於經形成通過該間隔層之一邊緣之一部分之一缺口。任一實施例之間隔層可從本發明之實施例中之一半導體晶圓中經形成及切割。一旦一間隔層附裝至基板， 一個或多個額外半導體晶粒可安裝於該間隔層之頂部上。

應瞭解，本發明可體現為諸多不同形式且不應被解釋為受限於本文闡述之實施例。確切而言，此等實施例經提供使得本發明可透徹完整且會將本發明完全傳達給熟習技術者。其實，本發明意欲涵蓋包含於由隨附技術方案界定之本發明之範疇及精神內之此等實施例之替代例、修改方案及等效物。此外，在本發明之以下詳細描述中，諸多特定細節經闡述以提供對本發明之一透徹理解。然而，一般技術者應清楚，可在無此等特定細節之情況下實踐本發明。

如本文所使用，術語「頂部」及「底部」、「上」及「下」及「垂直」及「水平」僅供例示及繪示，且不意謂限制本發明之描述，此係因為所提及之項目可在位置及定向上交換。此外，如本文所使用，術語「實質上」及/或「大約」意謂：對於一給定應用，指定尺寸或參數可在一可接受之製造容限內變動。在一實施例中，該可接受之製造容限係±0.25%。

現將參考圖3及圖7之流程圖，及圖4-圖6及圖8-圖22之圖式來解釋本發明之一實施例。儘管該等圖式展示一個別半導體裝置100，或其之一部分，但應瞭解，裝置100可與在一基板面板上之複數個其他裝置100一起被批量處理以達成經濟規模。基板面板上之半導體裝置100的列數及行數可變動。

基板面板開始於複數個基板102(例如，圖4-圖5中亦僅展示一個此類基板)。基板102可為各種不同晶片載體介質，其包含一印刷電路板(PCB)、一引線框或一捲帶式自動接合(TAB)捲帶。該基板可包含複數個通孔104、電跡線106及接觸墊108。基板102可包含更多通孔104、電跡線106及接觸墊108(圖式中僅標示其等之部分)，且其等可位於除圖中所展示之位置以外的更多不同位置處。

參考圖3之流程圖，可在一步驟200中將被動組件112附裝至基板 102。一個或多個被動組件可包含(例如)一個或多個電容器、電阻器及/或電感器，但可考量其他組件。所展示之被動組件112(圖中僅標示一者)僅供例示，且在進一步實施例中，數目、類型及位置可變動。被動組件112可沿基板102之表面的上方延伸。因而，其等可安裝於下文所解釋之間隔層之覆蓋區的外部。替代地，該等被動組件可係放置於基板102上，以適配於安裝於該基板上之間隔層的孔，如下文中亦解釋者。

在步驟204中，一半導體晶粒114可經安裝於基板102之一表面上。當間隔層係安裝於基板上時，半導體晶粒114亦可係放置於基板102上以適配於該間隔層之孔中。半導體晶粒114可係一控制器ASIC。然而，半導體晶粒114可係其他類型之半導體晶粒，諸如一DRAM或NAND。

圖5展示安裝於基板102上之半導體晶粒114。半導體晶粒114包含晶粒接合墊116，其等之一者標示於(例如)圖5中。所展示之晶粒接合墊116之數目僅為清楚起見，且應瞭解，在進一步實施例中存在更多接觸墊108及晶粒接合墊116。再者，儘管在圖5中展示之半導體晶粒114在其之兩側具有晶粒接合墊116，但應瞭解，在進一步實施例中，半導體晶粒114可在其之所有四側上具有晶粒接合墊116，(例如)如圖6中所展示。在進一步實例中，半導體晶粒114可替代地在一側或三側上具有晶粒接合墊116。

根據本發明，接下來在步驟208中，一間隔層120可安裝至基板102。間隔層120經形成具有延伸穿過該間隔層之一孔122，該孔122位於間隔層120之相對頂面及底面主表面124a、124b之間。間隔層120可安裝於基板102上使得半導體晶粒114(及基板102之表面上之可能之其他結構)位於孔122內。

間隔層120可係由一半導體晶圓形成之一半導體晶粒係本發明之 一特徵。此特徵之一優勢係該間隔層可由相同於安裝於該間隔層之頂部上之其他半導體晶粒之材料製成(如下文所解釋)，藉此避免熱失配。一進一步優勢係製作半導體裝置100之製造設施通常具有用於操作半導體晶圓之工具及製程。因此，從一半導體晶圓形成間隔層120涉及用於該製造設施之最小額外花費及處理步驟。

現將參考圖7-圖10，間隔層120可由半導體晶圓300形成。一半導體晶圓300可開始為可在步驟250中形成之晶圓材料之一晶錠。在一實例中，該晶錠可為多晶錠。然而，在進一步實施例中，可預期形成晶圓300之晶錠可為根據一直拉(CZ)法或浮區(FZ)法生長之單晶矽。

除了矽，應瞭解，晶圓300可由包含但不限制於IV族元素半導體、IV族化合物半導體、VI族元素半導體、Ⅲ-V半導體、Ⅱ-Ⅵ半導體、I-Ⅶ半導體、Ⅳ-Ⅵ半導體、V-Ⅵ半導體、Ⅱ-V半導體之任何其他半導體元素或化合物形成。此外，由於晶圓300用於形成一機械間隔層120，所以間隔層120可為半導體元素或化合物之外之各種材料。

在步驟252中，半導體晶圓300可從一晶錠中經切割且可在兩個主表面上拋光以提供光滑表面。晶圓300可具有一第一主表面304(圖8)及一相對第二主表面305(圖9)。在步驟254中，一研磨輪可施加至第二主表面305以將晶圓300從(例如)780微米背面研磨至280微米，儘管此等厚度僅供例示且在不同實施例中各不相同。此步驟以虛線展示此係由於此步驟可在實施例中略過。可想到的是在該製程之後階段執行背面研磨步驟254，例如在切割及移除孔122之後，如下文所解釋。

在步驟256中，晶粒附著膜(DAF)之一層可施加至晶圓300之一表面。一旦間隔層120從晶圓300中切方(如下文所解釋)，該DAF層將用於將間隔層120附著至基板102。

在步驟258中，待形成之孔122之位置(在圖8-圖10中標示其等之 部分)與該晶圓對準。例如，孔122之位置可經設置以與待從晶圓中切方之半導體晶粒之已知最終位置對準。可由數個不同方法完成該對準。在一實例中，參考位置可被界定為在晶圓300上及半導體晶粒之所有位置上，且孔122可被界定為與此等參考點有關。

例如，晶圓300通常包含用於識別及定向用於處理之晶圓之結晶結構之一平面310(圖8-圖10)。平面310以點結束，簡稱為分裂點，其中晶圓300之經修圓部分符合平面310之規格。第一及第二主表面304、305具有分裂點312及314(在圖8及圖9中其等相對於彼此而經展示反轉，此係由於晶圓300在相對於圖8之圖9中係顛倒的)。

相對於分裂點312、314之一者或兩者可界定經切方之半導體晶粒之位置。其後，可藉由將孔322放置於相對於分裂點312及/或314之沿X-及Y-軸之已知距離處而將孔322之位置對準半導體晶粒之位置。因此，孔322可精確地放置於各半導體晶粒內，例如當從晶圓300中切方晶粒時放置於各晶粒之中心位置。

在步驟260中，孔122經形成穿過晶圓300，其中第一或第二主表面304、305面朝上。孔122之尺寸可根據待位於該等孔內之半導體晶粒114(及可能之其他組件)之尺寸而變化。在包含具有自半導體晶粒114之所有四側延伸之導線接合件之一半導體晶粒114之一實例中(如下文所解釋)，孔122可經設定尺寸使得孔122之側壁與從半導體晶粒114接收導線接合件之基板102上之接觸墊108之間存在至少一250微米之空間。此等尺寸僅供例示且可改變。再者，其中當存在從少於半導體晶粒114之所有四側延伸之導線接合件時，孔122之尺寸可變得更小。

在實施例中，該等孔可彼此間隔開，使得一旦切方晶圓300時(如下文所解釋)，各孔122放置於所得間隔層120中之相同位置中。如上文所提及，在一實施例中，孔122可位於各間隔層之中心位置。替代 地，在進一步實施例中，孔122反之可沿間隔層120之長度及/或寬度更靠近一邊緣而非其相對邊緣。在圖19及圖20中展示此之兩個實例。

可由各種不同技術形成孔122。在一實例中，孔122可經形成具有一雷射306(圖10)。雷射306可(例如)係使用重複短頻脈衝來連續切割更深穿過晶圓300及DAF層之一高功率CO₂雷射。在一實施例中，該雷射波長可在335奈米與395奈米之間，且該等脈衝可以8萬赫茲至13萬赫茲之一頻率逐一地循環。應瞭解，此波長範圍及頻率範圍僅供例示，且在進一步實施例中此等範圍可在其等之上下變動。當雷射保持固定以形成具有預期尺寸之孔122時，晶圓300可堆疊於控制地沿X及Y方向平移之一工作台內之一卡盤上。一單雷射可用於形成晶圓300中之孔122之各者，或不止一個雷射可同時用於改良輸送量。

在一進一步實施例中，孔122可從晶圓300外蝕刻。可依各種不同程序蝕刻該等孔，包含(例如)使用一液體蝕刻劑、一乾電漿蝕刻劑或一氣體蝕刻劑。在一實例中，一光阻劑(圖中未顯示)施加遍佈整個第一主表面304(然而在進一步實例中可能係第二主表面305)。對準第一主表面304上之光阻劑上之一孔遮罩(圖中未顯示)之後，該光阻劑及孔遮罩可暴露至一紫外光中。接著顯影該光阻劑，此導致該孔遮罩之光學圖案經轉移作為光阻劑中之開放視窗(圖中未顯示)。接著，晶圓300之整個第一主表面304暴露至切割該等孔穿過晶圓300而不影響該光阻劑之一可選擇蝕刻。在一剝除製程中移除光阻劑以通過晶圓300產生孔122。

在一實施例中，蝕刻孔122之製程可係一可導致孔122具有矩形或近似矩形側壁之各向異性蝕刻。在進一步實施例中，該製程可係一可導致孔122具有更多經修圓之側壁(在平行於主表面304、305之一平面內經修圓，及/或在晶圓300之一橫截面圖中經修圓)之各向同性蝕刻。

形成孔122之後，在步驟262中，晶圓300可切方成個別半導體晶粒以用作為間隔層120。可在一已知切方製程中使用一鋸切刀片來切割晶圓300。

在切方步驟中，晶圓300可固持於一晶圓卡盤中，其中第二主表面305包含保持抵住該晶圓使得切方過後各自半導體晶粒保持在原來位置之DAF層。其後，在步驟264中，具有一第一真空端之一取置機器人可將晶圓部分從孔122(如上文所解釋之切割)之內部移除。在進一步實施例中，自該等孔之內部之材料可在切方晶圓300之前被移除。

在步驟266中，具有一第二真空端之一取置機器人可從該真空卡盤移除現在包括最終間隔層之半導體晶粒且將其等放置於基板上，如下文所解釋。從圖11中之一仰視圖展示用於從該真空卡盤移除間隔層120之一真空端320之一實例。真空端320包含連接至一負壓源之真空梢322。真空端320亦包含一開口324，當真空端320從真空卡盤取出間隔層120時，該開口324上覆孔122。可預期真空端320之其他組態。

圖12及圖13展示包含孔122之一最終間隔層120之俯視圖及透視圖。再次參考圖3之流程圖及圖14之透視圖，在步驟208中，一間隔層120可藉由固化DAF層而堆疊至基板102。該間隔層放置於基板102上，使得半導體晶粒114放置於該孔內。

在實施例中，半導體晶粒114可具有46微米之一厚度。附著半導體晶粒114之晶粒附裝膜可具有10微米之一厚度。間隔層120可具有一厚度，使得半導體晶粒114及自半導體晶粒114之任何導線接合件完全容納於孔122內(即，不沿間隔層120之頂表面124a之一平面之上延伸)。在實施例中，間隔層120可具有一102微米之厚度，且將間隔層120附裝至基板102之DAF層可具有一20微米之厚度。此等尺寸之各者在進一步實施例中可變化，且規定半導體晶粒114及自半導體晶粒114 之任何導線接合件容納於孔122內。

在步驟210中，半導體晶粒114上之晶粒接合墊116可經由導線接合件118而電耦合至基板102上之接觸墊108，圖14中標示出此等之一者。可藉由當延伸穿過孔122時形成導線接合件118之一導線接合毛細管(圖中未顯示)而執行導線接合。接觸墊108與孔122之側壁之間之空間可足夠大(如上文所解釋)以允許該毛細管形成導線接合件而不接觸孔122之側壁。

應瞭解，半導體晶粒114可使用除了導線接合之外之技術電耦合至基板102。例如，半導體晶粒114可為經焊接至基板102之接觸墊上之一覆晶。如一進一步實例，可藉由已知列印製程列印晶粒接合墊與接觸墊之間之導電導線以將半導體晶粒114電耦合至基板102。

應瞭解，在進一步實施例中可按不同順序執行安裝半導體晶粒114(步驟204)，安裝間隔層120(步驟208)及導線接合半導體晶粒114(步驟210)之步驟之順序。例如，可首先安裝間隔層，接著安裝及導線接合半導體晶粒114。如一進一步實例，可安裝及導線接合半導體晶粒114，且其後安裝間隔層120。

在步驟212中，孔122可填充有如圖15所展示之一液體化合物126。液體化合物126可應用為一A階化合物，且其後經固化至一B階或C階。在一實例中，液體化合物126可係以深圳Dover科技有限公司之Dover DE109H產品名銷售之一環氧樹脂，該公司之營業地在中國深圳。可使用其他環氧樹脂及化合物。在一實施例中，液體化合物126可具有近似於間隔層120之熱膨脹係數之一熱膨脹係數。此可防止液體化合物126與間隔層120之間的分離，或當(例如)由半導體晶粒114加熱此等組件時該間隔層的裂解。在進一步實施例中，液體化合物126與間隔層120之熱膨脹係數可不同。

液體化合物126可保護半導體晶粒114，且防止安裝於間隔層120 上之記憶體晶粒堆疊的分層，如下文所解釋。特定言之，若孔122保持打開狀態，一旦加熱半導體晶粒114，孔內之空氣可加熱及膨脹，從而可能分層該記憶體晶粒堆疊。然而，在進一步實施例中，可預期當略去液體化合物126時，孔122保持打開的狀態。

在步驟214中，一或多個半導體晶粒140可經堆疊於間隔層120及液體化合物126之頂部，如圖16及圖17所展示。半導體晶粒140可經堆疊於階梯式組態中。儘管已展示兩個此等半導體晶粒140，但在進一步實施例中之晶粒堆疊中，可存在一單一半導體晶粒140或兩個以上半導體晶粒。半導體晶粒140可包含積體電路142，用作(例如)記憶體晶粒及更佳地NAND快閃記憶體晶粒，但可預期其他類型之半導體晶粒。

在步驟216，於一已知導線接合製程中，半導體晶粒140可經由導線接合件144而使用(例如)一導線來接合毛細管(圖中未顯示，)以導線接合至基板102上之接觸墊108。

形成該晶粒堆疊且將其導線接合至基板102上之接觸墊108之後，半導體裝置100在步驟220中可被圍封於模製化合物150內，且在步驟224中從該面板中經分割以形成一最終半導體裝置100，如圖18中所見。模製化合物150可係諸如(例如)取自Sumitomo Corp.及Nitto Denko Corp.之一已知環氧樹脂，兩者在日本皆有總部。其後，在步驟226中，裝置100可經歷電試驗及預燒。在一些實施例，於步驟228中，最終半導體裝置100可視情況圍封於一蓋內(圖中未顯示)。

半導體裝置100可用作為一LGA(平台柵格陣列)封裝以用作為一主機裝置內之一可移除記憶體。在此等實施例中，接觸指(圖中未顯示)可形成於基板102之一下表面上以用於當將半導體裝置100插入一主機裝置時配合該主機裝置中之接腳。或者，半導體裝置100可用作為一BGA(球柵陣列)封裝以永久地附裝至一主機裝置內之一印刷電路 板。在此等實施例中，焊料球(圖中未顯示)可形成於基板102之一下表面上之接觸墊上以用於經焊接至一主機裝置之一印刷電路板上。

當提供用於安裝額外半導體晶粒(例如記憶體晶粒)之一較大平面時，包含孔122之間隔層120允許半導體晶粒114(例如一控制器)安裝於基板102之表面上。

再者，從一半導體晶圓形成間隔層提供進一步優點。例如，如上文所提及，半導體裝置製造設施通常具有用於操作及處理半導體晶圓之資源。用於當晶圓300經處理時固持其之真空卡盤、用於將晶粒附著膜施加至晶圓300之表面之設備、用於將晶圓300切割成各自間隔層120之晶圓切割設備、及用於將經切割之間隔層傳遞至基板102上之取置機器人皆共同存在於一半導體裝置製造設施中以用於操作其他半導體晶圓。此允許間隔層120容易製造且該設備具有較少額外花費。

此外，藉由從一半導體晶圓形成間隔層120，間隔層120可由相同於半導體晶粒140之材料製成。例如，半導體晶粒114操作時可產生熱，且此熱可引起間隔層120及半導體晶粒140膨脹。由於間隔層120及半導體晶粒140可具有相同材料，所以其等可具有相同熱膨脹係數。因此，當半導體晶粒114加熱間隔層及該間隔層上之半導體晶粒時，其等將膨脹相同程度。應瞭解，間隔層120可由除了半導體材料之材料形成。此等材料之部分可具有相同於或類似於半導體材料之熱膨脹之一係數以防止熱失配。

在以上描述中，間隔層120不經處理而包含積體電路。然而，在進一步實施例中，間隔層120可係具有積體電路之一半導體晶粒，但係不用作一電組件之一半導體晶粒。例如，由於各種理由，在形成積體電路後，或在處理該積體電路之任何階段處可發生一半導體晶圓經判定為係有缺陷的情況。一些缺陷對該晶圓上之半導體晶粒之電子功能有不利影響，然而其他缺陷係致命的，使得該晶圓上之半導體晶粒 不能用於其等之電子功能。

例如，記憶體晶粒可根據電子功能之程度分類成集。已知良好之晶粒(頻格1)具有完整電子功能，然而其他記憶體晶粒(例如，集AA或ZZ)由於一些缺陷只具有部分功能，雖然其等具有減少之儲存容量但仍可用作為記憶體晶粒。具有電子功能(完整或部分)之半導體晶粒在本文中被稱為「功能半導體晶粒」，其相對於完全缺陷半導體晶粒。現今，具有完全缺陷之半導體晶粒之半導體晶圓之產量大致為5%。在數百萬之晶圓經製造之情況下，此導致大量半導體晶圓及晶粒無法使用其等電子功能。

根據本發明之實施例，不是丟棄具有完全有缺陷之半導體晶粒之晶圓，此等晶圓之半導體晶粒可被再生且用作為間隔層120。此等半導體晶粒在本文中被稱為再生半導體晶粒。圖19繪示一完整有缺陷之半導體晶粒130，且圖20繪示用作為一再生半導體晶粒132之相同晶粒。圖19及圖20繪示晶圓300中之一單一半導體晶粒，但是晶圓300上之留存半導體晶粒之部分或全部亦可完全有缺陷且用作為再生半導體晶粒132。所繪示之再生半導體晶粒132包含積體電路134及晶粒接合墊136，但是由於一些致命缺陷，再生半導體晶粒132無法用作為一電子組件。

其中當一晶圓中之半導體晶粒經判定為完全有缺陷時，其等可被再生且用作為無需經導線接合至基板102之間隔層120。圖20繪示包含具有一孔122之一再生半導體晶粒132之一晶圓300。孔122可經形成穿過晶圓300之各自再生半導體晶粒132(如上文所解釋)，且該晶圓切割成間隔層120。當用作為間隔層120時，再生半導體晶粒132可包含未使用之積體電路134。在一進一步實施例中，形成孔122之前或之後，可自一缺陷晶圓磨除積體電路134，且接著，該晶圓切割成間隔層120且如上文所解釋之使用。儘管圖19及圖20展示經形成之積體電 路134，但應瞭解，在積體電路134之製造之任何階段處，一晶圓可經判定為具完全缺陷，且其後經再生作為間隔層120。

在實施例中，晶圓作為一整體可經判定為完全有缺陷，且該晶圓中之所有半導體晶粒可經再生作為間隔層120。然而，在進一步實施例中，完成晶圓300上之積體電路134之製造後，可判定半導體晶粒之部分係完全有缺陷的，然而其他半導體晶粒係功能半導體晶粒。在此一實施例中，該功能半導體晶粒可根據其等合適之電子功能而用作為電子組件。另一方面，晶圓300中之經判定具有失敗之積體電路之此等半導體晶粒可被再生且用作為間隔層120。

在此實施例中，一晶圓地圖可經顯影成具有功能半導體晶粒及具完全缺陷之半導體晶粒之位置之一地圖。孔122使用該晶圓地圖可形成於該完全有缺陷之半導體晶粒中，而孔122不形成於功能半導體晶粒中。如上文所提及，已知晶圓上之所有晶粒之位置，且該等孔(例如對於接收孔之此等晶粒)之位置已對準該半導體晶粒。據此，藉由從該晶圓地圖中使用完全有缺陷之晶粒之已知位置，且使用此等半導體晶粒內之孔122之已知對準，孔122可使用上文所描述之技術而形成於具完全缺陷之半導體晶粒中。功能半導體晶粒可無孔。在一些實施例中，當孔形成於具完全缺陷之半導體晶粒中時，功能半導體晶粒可經遮蔽具有一保護層，形成該等孔之後移除該保護層。

孔122形成於具完全缺陷之晶粒中後，該晶圓可經切方(如上文所解釋)。當切方該晶圓時，一取置機器人可移除用作為電子組件之功能半導體晶粒，且一取置機器人可移除用作為間隔層120之再生半導體晶粒。在一進一步替代實施例中，該功能半導體晶粒可在孔形成於具完全缺陷之晶粒中之前從該晶圓中移除。在此實施例中，該晶圓可經切方，且接著，一取置機器人可使用功能半導體晶粒之已知位置移除功能半導體晶粒。其後，該等孔可形成於留存之完全有缺陷之半導 體晶粒中，如上文所解釋。接著，一取置機器人可移除用作為間隔層120之此等晶粒。藉由使用上述實施例之再生半導體晶粒132，間隔層120可在無額外材料花費及最小額外處理花費之情況下形成。

在上文所描述之實施例中，諸如一控制器之一單一半導體晶粒114可安裝至基板102，且接著圍封於間隔層120之孔122內。然而，應瞭解，在進一步實施例中，不同半導體晶粒(包含(例如)DRAM、NAND或其他較小記憶體晶粒)及/或其他電子組件可安裝至該基板且放置於孔122內。如所提及，在進一步實施例中，其他半導體晶粒及/或其他組件除了可安裝於半導體晶粒114外，尚可安裝於孔122內。

圖23-圖34係關於本發明之一替代實施例。圖23-圖26展示本技術之一習知狀態。特定言之，通常一習知矩形間隔層50可安裝於基板26上。如上文所提及，基板26亦可包含諸如一控制器之一安裝基板之半導體晶粒24。如(例如)先前技術圖24中所見，習知間隔層50之寬度係由半導體晶粒24及其至該基板之導線接合件所限制。

此習知間隔層50之設計係有問題的，此係由於當諸如記憶體晶粒之半導體晶粒22安裝於間隔層50之頂部上時，最底部之半導體晶粒22伸出間隔層50之邊緣一距離L，如先前技術圖26中所展示。由於載入在諸如(例如)密封期間向下施加於該晶粒堆疊上，所以最底部之半導體晶粒之伸出對該最底部之半導體晶粒產生一懸臂效應。其中當最底部半導體晶粒伸出間隔層50時，此懸臂效應在線處之最底部半導體晶粒中產生壓力，此壓力可損壞或裂解該最底部半導體晶粒。

圖27繪示包含通孔104、跡線106、接觸墊108及被動組件112之一基板102，如上文所描述。基板102進一步包含安裝至基板102之一半導體晶粒114表面，如上文所描述。圖27進一步展示根據本發明之一進一步實施例之一間隔層180。間隔層180包含形成於間隔層180之一邊緣中之一缺口182，該缺口182界定從一基底部分186延伸之臂部分 184。

除了具有一缺口182而非一孔122，間隔層180在所有其他態樣中可類似於上文所描述之間隔層120之實施例之任何者。如上文所描述，根據本發明之態樣，間隔層180可由諸如(例如)從上文所描述之晶圓300中之半導體材料形成。

如圖28及圖29中所展示，一或多個半導體晶粒140可堆疊於間隔層180之頂部上。但在圖28及圖29中展示一單一半導體晶粒在進一步實施例中可為不止一個。圖30展示包含八個半導體晶粒140之實施例。半導體晶粒140可堆疊於階梯式組態中。根據上文，半導體晶粒140可包含用作為(例如)記憶體晶粒及較佳之NAND快閃記憶體晶粒之積體電路，但應預期其他類型之半導體晶粒。

如圖29所展示，間隔層180之覆蓋區(即，不包含缺口182之間隔層180之長度及寬度)可相同於最底部半導體晶粒140之覆蓋區。因此，由間隔層180減輕懸臂效應及先前技術設計中之壓力。

圖30繪示使用一間隔層180製造之一最終半導體封裝100。增加於間隔層180之頂部上之半導體晶粒140經展示導線接合至基板102且半導體裝置100圍封於一模製化合物150中，所有一切如上文所描述。

圖31繪示包含缺口182之一晶圓300，該缺口182可根據上文所描述之實施例之任何者之相對於切割孔122之方式而被切割。圖32繪示展示具有在半導體晶粒之一邊緣處經切割之缺口182之兩個半導體晶粒之晶圓300之一放大部分。

在缺口182形成於各自半導體晶粒之邊緣中之情況下，兩個缺口182可在一單一切割製程中經切割，其中在一第一半導體晶粒中之該缺口係處於該晶粒之底部，且一鄰近下方之半導體晶粒中之該缺口處於該晶粒之頂部。圖33及圖34之圖式展示此一實施例。圖33繪示其中切割可在兩個鄰近晶粒中同時形成缺口之一晶圓300。圖34繪示300展 示在晶粒之一底部具有一缺口182之一第一半導體晶粒及在晶粒之一頂部具有一缺口182之一第二半導體晶粒之方法之一放大部分。此製程允許缺口穿過晶圓300之更有效率之切割。

總而言之，本發明之一實例係關於用於一半導體裝置之間隔層，該間隔層包括：一第一主表面、相對於該第一主表面之一第二主表面、及經形成穿過該第一及第二主表面之間之該間隔層之一孔及一缺口之一者；其中形成該間隔層之一材料來自於由一單晶體半導體元件或化合物及一多晶體半導體元件或化合物組成之群中。

在另一實例中，本發明係關於半導體裝置，其包括：一基板、安裝至該基板之一表面之一第一半導體晶粒、及形成安裝至該基板之該表面之一間隔層之一第二半導體晶粒，該間隔層包含穿過第一及第二主相對表面之一孔，該第一半導體晶粒適配於該間隔層之孔內。

在一進一步實例中，本發明係關於一半導體裝置，其包括：一基板、直接安裝至該基板之一表面之一第一半導體晶粒、包括一積體電路之至少一部分之一第二再生半導體晶粒，該再生半導體晶粒具有直接安裝至該基板之該表面之一第一主表面，且該再生半導體晶粒包含穿過該第一主表面及相對於該第一主表面之一第二主表面之一孔，該第一半導體晶粒適配於該再生半導體晶粒中之該孔內；且一組一或多個第三半導體晶粒安裝於該再生半導體晶粒上。

在另一實例中，本發明係關於一半導體裝置，其包括：一基板、安裝至該基板之一表面之一第一半導體晶粒、及形成安裝至該基板之該表面之一間隔層之一第二半導體晶粒，該間隔層包含形成於該第二半導體晶粒之一邊緣中之一缺口，其穿過第一及第二主相對表面，該第一半導體晶粒至少部分適配於該間隔層之缺口內。

本發明之上述詳細描述經呈現用於繪示及描述之目的。其不意欲具窮舉性或將本發明限制於所揭示之精確形式。根據以上教示可能 有許多改良及變更。選擇所描述之實施例係為了最佳地解釋本發明之原則及其實際應用以藉此使熟習技術者在各種實施例中充分使用本發明且應預期適合特定使用之各種修改。意欲由本發明之隨附申請專利範圍界定本發明之範疇。

100‧‧‧半導體裝置

102‧‧‧基板

114‧‧‧半導體晶粒

120‧‧‧間隔層

126‧‧‧液體化合物

140‧‧‧半導體晶粒

Claims (22)

1. 一種用於一半導體裝置之間隔層，該間隔層係切割自一包含複數個間隔層之半導體晶圓，該複數個間隔層之邊界係在該晶圓內界定，該間隔層包括：一第一主表面；一第二主表面，其相對於該第一主表面；及一孔及一缺口(notch)之一者，其經形成穿過該第一及第二主表面之間之該間隔層，該孔或該缺口之一位置映射於該晶圓上在相對於該間隔層之該等邊界之一預定位置中；其中形成該間隔層之一材料係來自由一單晶體半導體元件或化合物及一多晶體半導體元件或化合物組成之群。
2. 如請求項1之間隔層，其中形成該間隔層之該材料係來自由IV族元素半導體、IV族化合物半導體、VI族元素半導體、Ⅲ-V半導體、Ⅱ-Ⅵ半導體、I-Ⅶ半導體、Ⅳ-Ⅵ半導體、V-Ⅵ半導體及Ⅱ-V半導體組成之群之一材料。
3. 如請求項1之間隔層，其中該間隔層係來自一半導體晶圓之一半導體晶粒。
4. 如請求項1之間隔層，進一步包括相對於彼此且各在該第一與第二主表面之間延伸之第一及第二邊緣，該孔經放置於該第一及第二邊緣之間。
5. 如請求項1之間隔層，進一步包括相對於彼此且各在該第一與第二主表面之間延伸之第一及第二邊緣，該孔具有經放置於鄰近該第一及第二邊緣之一者之一側。
6. 一種半導體裝置，其包括：一基板； 一第一半導體晶粒，其經安裝至該基板之一表面；及一第二半導體晶粒，其形成經安裝至該基板之該表面之一間隔層，該間隔層包含穿過第一及第二主相對表面之一孔，該第一半導體晶粒適配於該間隔層之該孔內。
7. 如請求項6之半導體裝置，其中該第一半導體晶粒係一控制器。
8. 如請求項6之半導體裝置，進一步包括經安裝至該間隔層頂上且經電連接至該基板之一組一或多個第三半導體晶粒。
9. 如請求項8之半導體裝置，其中該一或多個第三半導體晶粒係快閃記憶體晶粒。
10. 如請求項8之半導體裝置，其中該間隔層及一或多個第三半導體晶粒係由相同材料製成。
11. 如請求項6之半導體裝置，其中該間隔層係由一單晶體半導體元件或化合物及一多晶體半導體元件或化合物組成之群中之一材料形成。
12. 如請求項6之半導體裝置，其中該間隔層係由IV族元素半導體、IV族化合物半導體、VI族元素半導體、Ⅲ-V半導體、Ⅱ-Ⅵ半導體、I-Ⅶ半導體、Ⅳ-Ⅵ半導體、V-Ⅵ半導體及Ⅱ-V半導體組成之群中之一材料形成。
13. 如請求項6之半導體裝置，進一步包括將該第一半導體晶粒導線接合至該基板之導線接合件，該等導線接合件適配於該孔內且不接觸界定該孔之該間隔層之壁。
14. 如請求項13之半導體裝置，其中該等導線接合件自該半導體晶粒之一單一側、兩側、三側或所有四側之一者延伸出。
15. 如請求項6之半導體裝置，進一步包括填入該孔且圍封該第一半導體晶粒之一化合物，該化合物具有與該第二主表面共面之一表面。
16. 如請求項15之半導體裝置，其中該化合物係一固化環氧樹脂。
17. 如請求項15之半導體裝置，其中該化合物係一C階環氧樹脂。
18. 一種半導體裝置，其包括：一基板；一第一半導體晶粒，其係直接安裝至該基板之一表面；一第二再生半導體晶粒，其包括一積體電路之至少一部分，該再生半導體晶粒具有經直接安裝至該基板之該表面之一第一主表面，且該再生半導體晶粒包含穿過該第一主表面及相對於該第一主表面之一第二主表面之一孔，該第一半導體晶粒適配於該再生半導體晶粒中之該孔內；且一組一或多個第三半導體晶粒經安裝於該再生半導體晶粒上。
19. 如請求項18之半導體裝置，其中該再生半導體晶粒來自所有再生半導體晶粒之一晶圓。
20. 如請求項18之半導體裝置，其中該再生半導體晶粒來自包含再生半導體晶粒及已知良好晶粒之一晶圓。
21. 如請求項18之半導體裝置，其中形成該間隔層之材料係來自由一單晶體半導體元件或化合物組成之群之一材料。
22. 如請求項18之半導體裝置，其中形成該間隔層之材料係來自由IV族元素半導體、IV族化合物半導體、VI族元素半導體、Ⅲ-V半導體、Ⅱ-Ⅵ半導體、I-Ⅶ半導體、Ⅳ-Ⅵ半導體、V-Ⅵ半導體及Ⅱ-V半導體組成之群之一材料。