TWI653671B - 電阻式記憶體及其製造方法與化學機械研磨製程 - Google Patents
電阻式記憶體及其製造方法與化學機械研磨製程 Download PDFInfo
- Publication number
- TWI653671B TWI653671B TW106137015A TW106137015A TWI653671B TW I653671 B TWI653671 B TW I653671B TW 106137015 A TW106137015 A TW 106137015A TW 106137015 A TW106137015 A TW 106137015A TW I653671 B TWI653671 B TW I653671B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- titanium
- titanium oxide
- chemical mechanical
- mechanical polishing
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一種電阻式記憶體及其製造方法與化學機械研磨製程。所述電阻式記憶體包括第一電極、可變電阻層以及第二電極。所述第一電極配置於基底上。所述可變電阻層配置於所述第一電極上。所述第二電極配置於所述可變電阻層上。所述第一電極包括依序配置於所述基底上的第一鈦層、氧化鈦層以及導電層。
Description
本發明是有關於一種記憶體及其製造方法與半導體製程,且特別是有關於一種電阻式記憶體及其製造方法與化學機械研磨製程。
近年來電阻式記憶體(諸如電阻式隨機存取記憶體(resistive random access memory,RRAM))的發展極為快速,是目前最受矚目的未來記憶體的結構。現行的電阻式記憶體通常包括相對配置的上電極與下電極以及位於上電極與下電極之間的可變電阻層,即具有一般所熟知的金屬-絕緣層-金屬(MIM)結構。在製造電阻式記憶體時,通常是在沉積腔室中直接於基底上依序形成下電極層、可變電阻層與上電極層。
然而,當基底的平坦度不佳時,會影響到基底上所形成的下電極層、可變電阻層與上電極層的平坦度。此外,當下電極層、可變電阻層與上電極層無法具有良好的平坦度時,所形成的電阻式記憶體則無法具有良好的電性表現。
本發明提供一種化學機械研磨製程,其適於對基底上的鈦層進行研磨。
本發明提供一種電阻式記憶體的製造方法,其使用上述的化學機械研磨製程。
本發明提供一種電阻式記憶體,其藉由上述的電阻式記憶體的製造方法來製造。
本發明的電阻式記憶體包括第一電極、可變電阻層以及第二電極。所述第一電極配置於基底上。所述可變電阻層配置於所述第一電極上。所述第二電極配置於所述可變電阻層上。所述第一電極包括依序配置於所述基底上的第一鈦層、氧化鈦層以及導電層。
在本發明的電阻式記憶體的一實施例中,所述導電層包括依序配置於所述氧化鈦層上的第二鈦層與氮化鈦層。
本發明的化學機械研磨製程適於平坦化鈦層。所述化學機械研磨製程包括以下步驟。使所述鈦層與研磨墊接觸來進行研磨,以移除部分所述鈦層,並形成氧化鈦層於所述鈦層上。利用中性溶液清洗所述氧化鈦層。利用酸性溶液清洗所述氧化鈦層。在所述酸性溶液中,使所述氧化鈦層與所述研磨墊分離。移除所述氧化鈦層上的所述酸性溶液。
在本發明的化學機械研磨製程的一實施例中,進行所述研磨時例如使用酸性研漿與過氧化氫溶液。
在本發明的化學機械研磨製程的一實施例中,所述酸性研漿的pH值例如小於5,且所述過氧化氫溶液的濃度例如小於5%。
在本發明的化學機械研磨製程的一實施例中,所述中性溶液例如為去離子水。
在本發明的化學機械研磨製程的一實施例中,所述酸性溶液包括有機化合物及介面活性劑。
在本發明的化學機械研磨製程的一實施例中,移除所述酸性溶液的方法例如使用異丙醇(isopropyl alcohol,IPA)溶液。
本發明的電阻式記憶體的製造方法包括以下步驟。於基底上形成第一鈦層。藉由上述的化學機械研磨製程來研磨所述第一鈦層,並形成所述氧化鈦層於所述第一鈦層上。於所述氧化鈦層上形成導電層。於所述導電層上形成可變電阻層。於所述可變電阻層上形成電極層。
在本發明的電阻式記憶體的製造方法的一實施例中,形成所述導電層包括以下步驟。於所述氧化鈦層上形成第二鈦層。於所述第二鈦層上形成氮化鈦層。
基於上述,本發明的化學機械研磨製程可以有效地對鈦層進行研磨同時避免過多的顆粒殘留,因此經研磨後的鈦層可以具有更為平坦的表面。如此一來,後續形成於所述鈦層上的膜層亦可具有良好的平坦度,且經由這些膜層所形成的電阻式記憶體可具有良好的電性表現。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1為依照本發明實施例所繪示的化學機械研磨製程的流程示意圖。請參照圖1,首先,在步驟100中,將上方已形成有鈦層的基底固持於研磨承載器上,接著使鈦層與研磨墊接觸,以對鈦層進行化學機械研磨來移除部分鈦層(減少鈦層的厚度)。在研磨的過程中,使用酸性研漿與過氧化氫溶液來進行研磨。酸性研漿的pH值例如小於5,且過氧化氫溶液的濃度小於5%,但本發明不限於此。酸性研漿用以研磨鈦層,而過氧化氫溶液用以提高研磨穩定性。在研磨鈦層的過程中,由於與外界環境接觸的鈦層會被氧化,因而在鈦層的表面上形成一層氧化鈦層。
然後,在步驟102中,提供中性清洗液(例如去離子水)至研磨墊,以對氧化鈦層進行第一次清洗。在此步驟中,可清除酸性研漿以及研漿中的顆粒,且可避免這些顆粒聚集於基底表面(氧化鈦層)上。
接著,在步驟104中,提供酸性清洗液至研磨墊,以對氧化鈦層進行第二次清洗。酸性清洗液可包括有機化合物與介面活性劑。在此步驟中,可進一步移除殘留於基底表面(氧化鈦層)上的顆粒。上述酸性清洗液的pH值例如小於5,但本發明不限於此。
然後,在步驟106中,在維持有上述酸性溶液的情況下,將基底自研磨墊移開,使氧化鈦層與研磨墊分離。在氧化鈦層與研磨墊分離的過程中,由於維持有上述酸性溶液,因此可以避免前述殘留的顆粒與雜質附著於氧化鈦層上。
之後,在步驟108,進行第三次清洗,移除氧化鈦層上殘留的酸性溶液。第三次清洗所使用的清洗液例如為異丙醇溶液。在此步驟中,由於使用異丙醇溶液來進行清洗,因此除了可以將殘留的酸性溶液與顆粒移除之外,還可以同時對基底進行乾燥。
根據上述的化學機械研磨製程,可以有效地對基底上的鈦層進行研磨,同時避免過多的顆粒殘留。因此,經研磨後的鈦層可以具有更為平坦的表面,以利於後續的製程。
本發明的化學機械研磨製程可適於電阻式記憶體的下電極的製造,以形成具有平坦表面的下電極。以下對此作詳細說明。
圖2A至圖2D為依照本發明實施例所繪示的電阻式記憶體的製造流程剖面示意圖。首先,請參照圖2A,於基底200上形成鈦層204。基底200例如為介電基底,且其中已形成有導電插塞202。鈦層204形成於基底200的表面上,並與導電插塞202接觸。鈦層204的形成方法例如是進行化學氣相沉積製程。
然後,請參照圖2B,藉由如圖1所述的化學機械研磨製程,移除部分鈦層204,以減少鈦層204的厚度,同時將鈦層204平坦化。如前所述,藉由如圖1所述的化學機械研磨製程來研磨鈦層204,可使得鈦層204可具有平坦的表面,且可避免過多的顆粒殘留。此外,在進行上述化學機械研磨製程之後,鈦層204上形成有氧化鈦層206。
接著,請參照圖2C,於氧化鈦層206上形成導電層。所形成的導電層、氧化鈦層206以及鈦層204可用以在後續步驟中構成電阻式記憶體的下電極。在本實施例中,導電層由依序形成於氧化鈦層206上的鈦層208與氮化鈦層210所構成,但本發明不限於此。然後,於導電層上形成可變電阻層212,以及於可變電阻層212上形成電極層。在本實施例中,電極層由依序形成於可變電阻層212上的鈦層214與氮化鈦層216所構成,但本發明不限於此。鈦層208、氮化鈦層210、可變電阻層212、鈦層214與氮化鈦層216的形成方法例如為化學氣相沉積製程。
之後,請參照圖2D,對鈦層204、氧化鈦層206、鈦層208、氮化鈦層210、可變電阻層212、鈦層214與氮化鈦層216進行圖案化製程,以定義出本發明的電阻式記憶體,其中圖案化的鈦層204a、圖案化的氧化鈦層206a、圖案化的鈦層208a、圖案化的氮化鈦層210a構成電阻式記憶體的下電極,圖案化的鈦層214a與圖案化的氮化鈦層216a構成電阻式記憶體的上電極,且圖案化的可變電阻層212a位於上電極與下電極之間。
在本實施例中,由於藉由如圖1所述的化學機械研磨製程來研磨的鈦層204具有良好的平坦度,因此後續形成於其上的膜層亦可具有良好的平坦度。如此一來,所形成的電阻式記憶體可具有良好的電性表現。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、102、104、106、108‧‧‧步驟
200‧‧‧基底
202‧‧‧導電插塞
204、208、214‧‧‧鈦層
204a、208a、214a‧‧‧圖案化的鈦層
206‧‧‧氧化鈦層
206a‧‧‧圖案化的氧化鈦層
210、216‧‧‧氮化鈦層
210a、216a‧‧‧圖案化的氮化鈦層
212‧‧‧可變電阻層
212a‧‧‧圖案化的可變電阻層
圖1為依照本發明實施例所繪示的化學機械研磨製程的流程示意圖。 圖2A至圖2D為依照本發明實施例所繪示的電阻式記憶體的製造流程剖面示意圖。
Claims (10)
- 一種電阻式記憶體,包括:第一電極,配置於基底上;可變電阻層,配置於所述第一電極上;以及第二電極,配置於所述可變電阻層上,其中所述第一電極包括依序配置於所述基底上的第一鈦層、氧化鈦層以及導電層,其中所述第一鈦層具有經化學機械研磨製程而形成的平坦表面。
- 如申請專利範圍第1項所述的電阻式記憶體,其中所述導電層包括依序配置於所述氧化鈦層上的第二鈦層與氮化鈦層。
- 一種化學機械研磨製程,適於平坦化鈦層,所述化學機械研磨製程包括:使所述鈦層與研磨墊接觸來進行研磨,以移除部分所述鈦層,並形成氧化鈦層於所述鈦層上;利用中性溶液清洗所述氧化鈦層;利用酸性溶液清洗所述氧化鈦層;在所述酸性溶液中,使所述氧化鈦層與所述研磨墊分離;以及移除所述氧化鈦層上的所述酸性溶液。
- 如申請專利範圍第3項所述的化學機械研磨製程,其中進行所述研磨時使用酸性研漿與過氧化氫溶液。
- 如申請專利範圍第4項所述的化學機械研磨製程,其中 所述酸性研漿的pH值小於5,且所述過氧化氫溶液的濃度小於5%。
- 如申請專利範圍第3項所述的化學機械研磨製程,其中所述中性溶液包括去離子水。
- 如申請專利範圍第3項所述的化學機械研磨製程,其中所述酸性溶液包括有機化合物與介面活性劑。
- 如申請專利範圍第3項所述的化學機械研磨製程,其中移除所述酸性溶液的方法包括使用異丙醇溶液。
- 一種電阻式記憶體的製造方法,包括:於基底上形成第一鈦層;藉由如申請專利範圍第3項至第8項中任一項所述的化學機械研磨製程來研磨所述第一鈦層,並形成所述氧化鈦層於所述第一鈦層上;於所述氧化鈦層上形成導電層;於所述導電層上形成可變電阻層;以及於所述可變電阻層上形成電極層。
- 如申請專利範圍第9項所述的電阻式記憶體的製造方法,其中形成所述導電層包括:於所述氧化鈦層上形成第二鈦層;以及於所述第二鈦層上形成氮化鈦層。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106137015A TWI653671B (zh) | 2017-10-27 | 2017-10-27 | 電阻式記憶體及其製造方法與化學機械研磨製程 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106137015A TWI653671B (zh) | 2017-10-27 | 2017-10-27 | 電阻式記憶體及其製造方法與化學機械研磨製程 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI653671B true TWI653671B (zh) | 2019-03-11 |
| TW201917778A TW201917778A (zh) | 2019-05-01 |
Family
ID=66590638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106137015A TWI653671B (zh) | 2017-10-27 | 2017-10-27 | 電阻式記憶體及其製造方法與化學機械研磨製程 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI653671B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023039618A (ja) * | 2021-09-09 | 2023-03-22 | キオクシア株式会社 | メモリデバイス |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201519298A (zh) | 2013-11-13 | 2015-05-16 | Winbond Electronics Corp | 電阻式記憶體及其製造方法 |
| TW201613153A (en) | 2014-09-24 | 2016-04-01 | Winbond Electronics Corp | Resistive random access memory device and method for fabricating the same |
-
2017
- 2017-10-27 TW TW106137015A patent/TWI653671B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201519298A (zh) | 2013-11-13 | 2015-05-16 | Winbond Electronics Corp | 電阻式記憶體及其製造方法 |
| TW201613153A (en) | 2014-09-24 | 2016-04-01 | Winbond Electronics Corp | Resistive random access memory device and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201917778A (zh) | 2019-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070181150A1 (en) | Cleaning Solution and Cleaning Method of a Semiconductor Device | |
| KR100505675B1 (ko) | 전극 표면에 대한 다단계 습식 처리 과정을 도입한커패시터 제조 방법 | |
| TW200539330A (en) | Ozone vapor clean method | |
| TWI231568B (en) | Method for forming ruthenium storage node of semiconductor device | |
| TWI653671B (zh) | 電阻式記憶體及其製造方法與化學機械研磨製程 | |
| CN109728158B (zh) | 电阻式存储器及其制造方法与化学机械研磨制程 | |
| JP3660511B2 (ja) | 研磨方法及び半導体装置の製造方法 | |
| US20080102595A1 (en) | Etching method for manufacturing semiconductor device | |
| JP4203706B2 (ja) | 半導体素子のプラグ形成方法 | |
| CN113517399A (zh) | 电容器结构及其制造方法 | |
| JP2008541449A (ja) | 酸化物のエッチング、荒れの削減、およびコンデンサ構造の作製の方法 | |
| US20050026452A1 (en) | Etching method for manufacturing semiconductor device | |
| US20050064674A1 (en) | Etching method for manufacturing semiconductor device | |
| US20050287758A1 (en) | Method of fabricating capacitor in semiconductor device and semiconductor device using the same | |
| KR100345065B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| CN105448652B (zh) | 接触槽的清洁工艺和接触层的形成方法 | |
| JP2003332465A (ja) | 半導体メモリデバイスの製造方法 | |
| KR101185989B1 (ko) | 반도체소자의 스토리지노드 형성방법 | |
| KR100333644B1 (ko) | 선택적 반구형 실리콘 그레인을 사용한 반도체 소자의 전하저장 전극 형성방법 | |
| TW202510698A (zh) | 半導體結構的製造方法 | |
| KR20020048647A (ko) | 반도체소자의 세정 방법 | |
| CN115996569A (zh) | 半导体结构的制造方法 | |
| KR100244924B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| JP2022534675A (ja) | 接触抵抗を低減したmemsデバイス | |
| KR101045375B1 (ko) | 반도체 소자의 세정방법 |