TWI644371B - 半導體封裝與其製造方法 - Google Patents

Abstract

一種半導體封裝包含封裝基板、第一半導體晶片、第二半導體晶片與上中介層。第一半導體晶片與第二半導體晶片置於封裝基板上。上中介層電性連接至第一半導體晶片與第二半導體晶片。第一半導體晶片與第二半導體晶片置於封裝基板與上中介層之間。

Description

半導體封裝與其製造方法

本揭露是有關於一種半導體封裝。

積體電路(integrated circuit,IC)製造技術整合了多數不同功能，例如中央處理單元邏輯、圖形功能、快取記憶體與其他系統功能，以製作積體系統上晶片(system-on-chip,SOC)或系統中晶片(system-in-chip,SIC)的設計。SOC/SIC設計可降低製產品設計的複雜度與降低每一產品的元件數量。積體電路為微型裝置，其具有微小的接觸墊以連接其他的積體電路或非積體電路元件。把連接到其他元件的連接件製作在基板，例如印刷電路板(printed circuit board,PCB)，上。然而，產品可能需要一個具有不同功能且分別封裝的系統板，其可能會增加系統板的面積，造成功率損失，以及整合成本的增加。

本揭露之一態樣提供一種半導體封裝，包含封裝基板、第一半導體晶片、第二半導體晶片與上中介層。第一半 導體晶片與第二半導體晶片置於封裝基板上。上中介層電性連接至第一半導體晶片與第二半導體晶片。第一半導體晶片與第二半導體晶片置於封裝基板與上中介層之間。

在一或多個實施方式中，半導體封裝更包含至少一連接元件，置於第一半導體晶片與封裝基板之間以連接第一半導體晶片與封裝基板。

在一或多個實施方式中，第一半導體晶片與第二半導體晶片之間具有一間隙，該間隙至少部分置於上中介層與封裝基板之間。

在一或多個實施方式中，上中介層包含核心與第一走線層。核心具有相對的一表面與第二表面。第一表面面向封裝基板。第一走線層置於第一表面上。第一走線層連接第一半導體晶片與第二半導體晶片。

在一或多個實施方式中，上中介層更包含第二走線層，置於第二表面上。

在一或多個實施方式中，第二走線層電性連接第一半導體晶片。

在一或多個實施方式中，半導體封裝更包含第三半導體晶片，置於上中介層上。

在一或多個實施方式中，第三半導體晶片電性連接至上中介層。

在一或多個實施方式中，半導體封裝更包含第四半導體晶片，置於第三半導體晶片與上中介層之間。第四半導 體晶片包含貫穿結構於其中以連接第三半導體晶片與上中介層。

在一或多個實施方式中，上中介層包含貫穿結構於其中以連接第一半導體晶片與第三半導體晶片。

在一或多個實施方式中，半導體封裝更包含第四半導體晶片，電性連接第三半導體晶片。第三半導體晶片置於第四半導體晶片與上中介層之間。

在一或多個實施方式中，半導體封裝更包含第三半導體晶片，置於第一半導體晶片與封裝基板之間。

在一或多個實施方式中，半導體封裝更包含下中介層，置於第一半導體晶片與封裝基板之間。

在一或多個實施方式中，下中介層電性連接至第一半導體晶片與第二半導體晶片之間。

在一或多個實施方式中，下中介層包含貫穿結構於其中以連接第一半導體晶片與封裝基板。

本發明之另一態樣提供一種半導體封裝的製造方法，包含放置第一半導體晶片與第二半導體晶片於封裝基板上。黏合第一半導體晶片與第二半導體晶片。放置上中介層於第一半導體晶片與第二半導體晶片上以連接第一半導體晶片與第二半導體晶片。第一半導體晶片與第二半導體晶片置於上中介層與封裝基板之間。

在一或多個實施方式中，製造方法更包含放置下中介層於封裝基板上。第一半導體晶片與第二半導體晶片置於下中介層上且置於上中介層與下中介層之間。

在一或多個實施方式中，製造方法更包含放置第三半導體晶片於上中介層上。

本揭露之再一態樣提供一種半導體封裝的製造方法，包含放置第一半導體晶片與第二半導體晶片於上中介層上。黏合第一半導體晶片與第二半導體晶片。放置封裝基板於第一半導體晶片與第二半導體晶片。第一半導體晶片與第二半導體晶片置於封裝基板與上中介層之間。

在一或多個實施方式中，製造方法更包含放置下中介層於第一半導體晶片與第二半導體晶片上。第一半導體晶片與第二半導體晶片置於下中介層與上中介層之間。

在上述實施方式中，上中介層連接半導體晶片，使得一半導體晶片可透過上中介層而電性連接至另一半導體晶片。亦即，上中介層於半導體晶片與之間提供一晶片至晶片(chip-to-chip)的連接。

110‧‧‧封裝基板

120a、120b、120c、120d、120e、120f‧‧‧半導體晶片

122‧‧‧半導體基板

124‧‧‧第一電路層

126‧‧‧第二電路層

130‧‧‧上中介層

132、192‧‧‧核心

132a‧‧‧第一表面

132b‧‧‧第二表面

134、194‧‧‧第一走線層

136‧‧‧第二走線層

138、180、195‧‧‧貫穿結構

140、145、160、165‧‧‧連接元件

150‧‧‧連接件

190‧‧‧下中介層

210‧‧‧點膠

G‧‧‧間隙

S11、S12、S13、S14、S16、S18、S22、S24、S25、S26、S27、S28‧‧‧步驟

第1圖為本揭露一些實施方式之半導體封裝的立體圖。

第2圖為第1圖的半導體封裝的側視圖。

第3圖為依據本揭露一些實施方式的半導體封裝的側視圖。

第4圖為依據本揭露一些實施方式的半導體封裝的側視圖。

第5圖為依據本揭露一些實施方式的半導體封裝的側視圖。

第6圖為依據本揭露一些實施方式的半導體封裝的側視圖。

第7圖為依據本揭露一些實施方式的半導體封裝的側視圖。

第8圖為依據本揭露一些實施方式的半導體封裝的側視圖。

第9圖為依據本揭露一些實施方式的半導體封裝的側視圖。

第10A圖至第10D圖為根據本揭露一些實施方式的半導體封裝的製造方法於不同階段的立體圖。

第11圖為根據本揭露一些實施方式的半導體封裝的製造方法的流程圖。

第12圖為根據本揭露一些實施方式的半導體封裝的製造方法的流程圖。

第13A圖至第13D圖為根據本揭露一些實施方式的半導體封裝的製造方法於不同階段的立體圖。

第14圖為根據本揭露一些實施方式的半導體封裝的製造方法的流程圖。

第15圖為根據本揭露一些實施方式的半導體封裝的製造方法的流程圖。

以下將以圖式揭露本發明的複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。

第1圖為本揭露一些實施方式之半導體封裝的立體圖，而第2圖為第1圖的半導體封裝的側視圖。半導體封裝包含封裝基板110、複數個半導體晶片與上中介層130。舉例而言，在第1圖中，半導體封裝包含二個半導體晶片120a與120b，然而本揭露不以此為限。半導體晶片120a與120b置於封裝基板110上。上中介層130電性連接至半導體晶片120a與120b，且半導體晶片120a與120b置於封裝基板110與上中介層130之間。

在本實施方式中，上中介層130連接半導體晶片120a與120b，使得半導體晶片120a可透過上中介層130而電性連接至半導體晶片120b。亦即，上中介層130於半導體晶片120a與120b之間提供一晶片至晶片(chip-to-chip)的連接。在本實施方式中，半導體晶片120a與120b之間形成一間隙G，且間隙G至少部分置於上中介層130與封裝基板110之間。

至少一之半導體晶片120a與120b包含半導體基板122與第一電路層124，第一電路層124形成於半導體基板110中或上。半導體晶片120a與120b可藉由多種合適的架構包含，如繪示之覆晶架構，或其他架構如打線接合方式以接至封 裝基板110。在覆晶架構中，半導體晶片120a與120b的第一電路層124利用連接元件140，例如凸塊或其他合適的連接元件以接至封裝基板110。亦即，連接元件140置於一之半導體晶片120a與120b與封裝基板110之間，以連接至少一半導體晶片120a或120b與封裝基板110。在第1圖與第2圖中，一些連接元件140置於半導體晶片120a與封裝基板110之間，且另一些連接元件140置於半導體晶片120b與封裝基板110之間。在一些其他的實施方式中，半導體晶片120a連接至封裝基板110，但半導體晶片120b與封裝基板110電性絕緣。

半導體基板122的材質可為半導體材料，包含，但不限於塊矽、半導體晶圓、絕緣層上矽基板或矽化鍺基板。其他半導體材料包含第三族、第四族與第五族的元素可被利用。第一電路層124可包含複數個微電子元件。微電子元件例如包含電晶體(例如金屬氧化半導體場效電晶體(metal oxide semiconductor field effect transistors,MOSFET)、互補金屬氧化半導體(complementary metal oxide semiconductor,CMOS)電晶體、雙極性電晶體(bipolar junction transistors,BJT)、高壓電晶體、高頻電晶體、P型通道與/或N型通道場效電晶體(PFET/NFET)等等)、電阻、二極體、電容、電感、保險絲與/或其他合適的元件。可執行不同的製程以形成不同的微電子元件，例如沉積、蝕刻、佈植、光微影、退火與/或其他合適的製程。微電子元件可互相連接以形成積體電路，例如邏輯裝置、記憶體裝置(例如靜態隨機存儲器(SRAM))、無線電頻率(RF)裝置、輸入/輸出(input/output,I/O)裝置、晶片上 系統(system-on-chip,SoC)裝置、晶片中系統(system-in-chip,SIC)裝置、其組合與/或其他合適種類的裝置。

至少一之半導體晶片120a與120b更包含第二電路層126，置於封裝基板110內或上且相對於第一電路層124。亦即，半導體基板122置於第一電路層124與第二電路層126之間。第二電路層126可包含複數個上述之微電子元件或者為一重分佈層。在一些實施方式中，第二電路層126可經由貫穿結構或外部線路結構(未繪示)以連接至第一電路層124。

上中介層130具有核心132與第一走線層134。第一走線層134可包含複數個走線。核心132具有相對的第一表面132a與第二表面132b。第一表面132a面向封裝基板110。第一走線層134置於核心132的第一表面132a。第一走線層134連接半導體晶片120a與120b。在一些實施方式中，第一走線層134為重分佈層或邏輯元件，本揭露不以此為限。在一些實施方式中，上中介層130的核心132的材質可為陶瓷、有機材料、玻璃與/或半導體材料或結構(例如為矽或絕緣層上矽)。

半導體封裝更包含複數個連接元件160，置於上中介層130與半導體晶片120a與120b之間以連接上中介層130與半導體晶片120a與120b。在一些實施方式中，連接元件160可為凸塊，其相較於連接打線之接合墊具有較小的接合面積，使得第一走線層134的佈線可較密集，因此上中介層130的尺寸可縮小。不過在其他一些實施方式中，連接元件160可為打線或其他合適的結構。

在第1圖與第2圖中，封裝基板110可為印刷電路板、陶瓷、有機材、玻璃與/或半導體材料或結構，其提供背板電源、接地、控制與監控等等。封裝基板110可包含電路繞線特徵，以將電子訊號從半導體晶片120a與/或120b提取或送至半導體晶片120a與/或120b。在一些實施方式中，封裝基板110可包含如墊或走線層(未繪示)的電路繞線特徵，以接收連接元件140與從半導體晶片120a與/或120b提取或送至半導體晶片120a與/或120b的電子訊號。複數個連接件150例如焊球可耦合至封裝基板110的表面以進一步將電子訊號連至其他電子裝置(例如主機板或其他晶片組)。

雖然第1圖繪示二個半導體晶片120a與120b以及一個上中介層130，在其他的實施方式中，可包含更多以其他可能方式(包含三維結構)連接的半導體晶片與上中介層130。

第3圖為依據本揭露一些實施方式的半導體封裝的側視圖。第3圖與第2圖的半導體封裝的不同處在於連接元件165。在第3圖中，上中介層130更包含第二走線層136，相對於第一走線層134。亦即，第二走線層136置於核心132的第二表面132b上，且核心132置於第一走線層134與第二走線層136之間。第二走線層136可包含複數個走線。在一些實施方式中，第二走線層136為重分佈層或邏輯元件，本揭露不以此為限。第二走線層136可電性連接至半導體晶片120a與/或120b。舉例而言，半導體封裝可更包含至少一連接元件165(例如為打線)連接第二走線層136與半導體晶片120a或120b。藉由複數個連接元件165，半導體晶片120a與120b可更藉由第二 走線層136而連接彼此。因半導體晶片120a與120b可藉由第一走線層134與第二走線層136連接彼此，第一走線層134與第二走線層136的佈線面積可減少。至於第3圖的半導體封裝的其他結構細節與第2圖的半導體封裝相似，因此便不再贅述。

第4圖為依據本揭露一些實施方式的半導體封裝的側視圖。第4圖與第3圖的半導體封裝的不同處在於半導體晶片120c。在第4圖中，半導體晶片120c置於上中介層130上。半導體晶片120c可為覆晶架構，而半導體晶片120c的第一電路層124則接觸上中介層130的第二走線層136。因此，半導體晶片120c可藉由第二走線層136而電性連接至半導體晶片120a與/或半導體晶片120b。在一些實施方式中，連接元件145可置於半導體晶片120c與上中介層130之間以連接半導體晶片120c與上中介層130。連接元件145可為凸塊或其他合適的結構。至於第4圖的半導體封裝的其他結構細節與第3圖的半導體封裝相似，因此便不再贅述。

第5圖為依據本揭露一些實施方式的半導體封裝的側視圖。第5圖與第4圖的半導體封裝的不同處在於上中介層130的架構。在第5圖中，上中介層130更包含貫穿結構138，連接第一走線層134與第二走線層136。貫穿結構138可為晶片穿孔貫穿結構(through-die via,TDV)，而如果上中介層130的核心132的材質為矽，則貫穿結構138則為矽穿孔貫穿結構(through-silicon via,TSV)。如此一來，半導體晶片120c可電性連接至半導體晶片120a與/或半導體晶片120b。在一些實施方式中，第4圖的連接元件165可省略。至於第5圖的半導體 封裝的其他結構細節與第4圖的半導體封裝相似，因此便不再贅述。

第6圖為依據本揭露一些實施方式的半導體封裝的側視圖。第6圖與第4圖的半導體封裝的不同處在於半導體晶片120d的存在。在第6圖中，半導體封裝更包含半導體晶片120d，置於半導體晶片120c與上中介層130之間。半導體晶片120c與120d形成一半導體晶片堆疊。半導體晶片120d電性連接至上中介層130。在一些實施方式中，半導體晶片120c電性連接至半導體晶片120d。在一些其他的實施方式中，半導體晶片120c藉由置於半導體晶片120d中的貫穿結構180(例如TDV與/或TSV)或者打線(未繪示)而電性連接半導體晶片120c與上中介層130。在一些其他的實施方式中，形成於上中介層130上的半導體晶片堆疊可包含多於兩個半導體晶片。在一些其他的實施方式中，多於一個半導體晶片堆疊可置於上中介層130上並藉由上中介層130而連接彼此。藉由如此的架構，半導體晶片之間的互連路徑因上中介層130的存在而減少，且半導體晶片中的貫穿結構180的數量亦可減少，其縮小半導體晶片的排除區域(keep-out zones,KOZs)。至於第6圖的半導體封裝的其他結構細節與第4圖的半導體封裝相似，因此便不再贅述。

第7圖為依據本揭露一些實施方式的半導體封裝的側視圖。第7圖與第2圖的半導體封裝的不同處在於半導體晶片120e與120f的存在。在第7圖中，半導體晶片120e置於半導體晶片120a與封裝基板110之間，因此半導體晶片120a與 120e形成一半導體晶片堆疊。半導體晶片120f置於半導體晶片120b與封裝基板110之間，因此半導體晶片120b與120f形成另一半導體晶片堆疊。半導體晶片120e與120f可具有與半導體晶片120a與120b相似的架構。半導體晶片堆疊置於上中介層130與封裝基板110之間。在一些實施方式中，上中介層130可連接二之半導體晶片堆疊的半導體晶片。舉例而言，上中介層130可藉由分別形成於半導體晶片120a與120b的貫穿結構180而連接半導體晶片120e與120f。在一些其他的實施方式中，半導體晶片120a可藉由上中介層130與置於半導體晶片120b中的貫穿結構180而連接半導體晶片120f，然而本揭露不以此為限。在一些實施方式中，半導體晶片120c或第6圖的半導體晶片堆疊可置於上中介層130上，且依照實際需求而電性連接至其他半導體晶片。至於第7圖的半導體封裝的其他結構細節與第2圖的半導體封裝相似，因此便不再贅述。

第8圖為依據本揭露一些實施方式的半導體封裝的側視圖。第8圖與第7圖的半導體封裝的不同處在於下中介層190的存在。在第8圖中，半導體封裝更包含下中介層190，置於半導體晶片120a與封裝基板110之間以及半導體晶片120b與封裝基板110之間。下中介層190具有核心192與面向半導體晶片120a、120b、120e與120f的第一走線層194。第一走線層194可包含複數個走線。第一走線層194連接至少二之半導體晶片120a、120b、120e與120f。舉例而言，半導體晶片120a可藉由在半導體晶片120e與120f的貫穿結構(未繪示)與下中介層190而電性連接至半導體晶片120b。在一些實施方式中， 第一走線層194可為重分佈層或邏輯裝置，而本揭露不以此為限。在一些實施方式中，下中介層190的核心192的材質可為陶瓷、有機材料、玻璃與/或半導體材料或結構(例如為矽或絕緣層上矽)。至於第8圖的半導體封裝的其他結構細節與第7圖的半導體封裝相似，因此便不再贅述。

第9圖為依據本揭露一些實施方式的半導體封裝的側視圖。第9圖與第8圖的半導體封裝的不同處在於貫穿結構195的存在。在第9圖中，下中介層190更包含至少一貫穿結構195，且貫穿結構195連接至少一半導體晶片120a、120b、120e與120f以及封裝基板110。至於第9圖的半導體封裝的其他結構細節與第8圖的半導體封裝相似，因此便不再贅述。

以下提供根據一些實施方式的一種半導體封裝的製造方法。第10A圖至第10D圖為根據本揭露一些實施方式的半導體封裝的製造方法於不同階段的立體圖，而第11圖為根據本揭露一些實施方式的半導體封裝的製造方法的流程圖。在以下的實施方式中，之前提及的結構與材料細節將不再重覆，僅提供額外的資訊以說明第10A圖至第10D圖的半導體封裝。請先參照第10A圖與第11圖。提供封裝基板110。封裝基板110可為印刷電路板、陶瓷、有機材、玻璃與/或半導體材料或結構，其提供背板電源、接地、控制與監控等等。

在步驟S12中，複數個半導體晶片置於(或接觸至或固定至或接合至)封裝基板110。舉例而言，二個半導體晶片120a與120b置於封裝基板110上。至少一之半導體晶片120a與120b包含半導體基板122、第一電路層124與第二電路層 126。半導體基板122置於第一電路層124與第二電路層126之間。半導體晶片120a與120b的第一電路層124可藉由連接元件140而接合至封裝基板110。在一些實施方式中，連接元件140可為凸塊。在一些實施方式中，至少一之半導體晶片120a與120b更包含至少一貫穿結構(TDV或TSV)以連接第一電路層124與第二電路層126。

接著請參照第10B圖與第11圖。在步驟S14中，黏合半導體晶片120a與120b。在一些實施方式中，可利用點膠(underfill dispenser)210黏合半導體晶片120a與120b，以於半導體晶片120a、120b與封裝基板110之間形成機械鍵結。在一些實施方式中，點膠210的材質可為樹脂或其他合適的材料。

接著請參照第10C圖與第11圖。一上中介層130置於(或接觸至或固定至或接合至)半導體晶片120a與120b上，使得上中介層130連接半導體晶片120a與120b如步驟S16所示。上中介層130包含核心132與形成於核心132上的第一走線層134。第一走線層134面向半導體晶片120a與120b。複數個連接元件160可形成於上中介層130的第一走線層134，而上中介層130再藉由連接元件160固定於半導體晶片120a與120b上。或者，連接元件160可形成於半導體晶片120a與120b上，而上中介層130再藉由連接元件160固定於半導體晶片120a與120b上。如此一來，半導體封裝即完成。

在一些實施方式中，若至少一半導體晶片120c置於(或接觸至或固定至或接合至)上中介層130上，則上中介層 130更包含第二走線層136，相對第一走線層134設置。第二走線層136可具有佈線架構，以連接半導體晶片120c與其他元件(例如半導體晶片120a與/或120b)。請參照第10D圖與第11圖。在步驟S18中，半導體晶片120c藉由，例如，至少一連接元件145，而固定於上中介層130上。半導體晶片120c包含半導體基板122與置於半導體基板122上的第一電路層124，且第一電路層124面向上中介層130。

第12圖為根據本揭露一些實施方式的半導體封裝的製造方法的流程圖。在一些實施方式中，如步驟S11所示，一下中介層置於(或接觸至或固定至或接合至)封裝基板上。接著，如步驟S13所示，半導體晶片被固定於下中介層上。下中介層可連接半導體晶片。接著為步驟S14與S16，因其內容已於上述段落描述過，因此便不再贅述。

第13A圖至第13D圖為根據本揭露一些實施方式的半導體封裝的製造方法於不同階段的立體圖，而第14圖為根據本揭露一些實施方式的半導體封裝的製造方法的流程圖。在以下的實施方式中，之前提及的結構與材料細節將不再重覆，僅提供額外的資訊以說明第13A圖至第13D圖的半導體封裝。請先參照第13A圖與第14圖。提供一上中介層130。上中介層130包含核心132與置於核心132上的第一走線層134。

在步驟S22中，複數個半導體晶片置於(或接觸至或固定至或接合至)上中介層130。舉例而言，二個半導體晶片120a與120b置於上中介層130上，因此上中介層130連接半導體晶片120a與120b。半導體晶片120a與120b的第二電路層 126可藉由連接元件160而接合至上中介層130的第一走線層134上。在一些實施方式中，連接元件160可為凸塊。

請參照第13B圖與第14圖。在步驟S24中，黏合半導體晶片120a與120b。在一些實施方式中，可利用點膠(underfill dispenser)210黏合半導體晶片120a與120b，以於半導體晶片120a、120b與上中介層130之間形成機械鍵結。在一些實施方式中，點膠210的材質可為樹脂或其他合適的材料。

接著請參照第13C圖與第14圖。一封裝基板110置於(或接觸至或固定至或接合至)半導體晶片120a與120b上，使得半導體晶片120a與120b置於封裝基板110與上中介層130之間，如步驟S26所示。舉例而言，第13B圖的結構可翻轉並固定於封裝基板110上。複數個連接元件140可形成於封裝基板110，而封裝基板110再藉由連接元件140固定於半導體晶片120a與120b上。或者，連接元件140可形成於半導體晶片120a與120b上，而封裝基板110再藉由連接元件140固定於半導體晶片120a與120b上。如此一來，半導體封裝即完成。

在一些實施方式中，若至少一半導體晶片120c置於(或接觸至或固定至或接合至)上中介層130上，則上中介層130更包含第二走線層136，相對第一走線層134設置。第二走線層136可具有佈線架構，以連接半導體晶片120c與其他元件(例如半導體晶片120a與/或120b)。請參照第13D圖與第14圖。在步驟S28中，半導體晶片120c藉由，例如，至少一連接元件145，而固定於上中介層130上。半導體晶片120c包含半 導體基板122與置於半導體基板122上的第一電路層124，且第一電路層124面向上中介層130。

第15圖為根據本揭露一些實施方式的半導體封裝的製造方法的流程圖。在一些實施方式中，在步驟S24後，一下中介層置於半導體晶片上，如步驟S25所示，使得半導體晶片置於上中介層與下中介層之間。下中介層可連接半導體晶片。接著，如步驟S27所示，封裝基板固定於下中介層上。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (17)

1. 一種半導體封裝，包含：一封裝基板；一第一半導體晶片與一第二半導體晶片，置於該封裝基板上；一點膠，配置以在該第一半導體晶片與該第二半導體晶片之間形成機械鍵結；一上中介層，其中該第一半導體晶片與該第二半導體晶片置於該封裝基板與該上中介層之間，該上中介層包含：一核心，具有相對的一第一表面與一第二表面，其中該第一表面面向該封裝基板；一第一走線層，置於該第一表面上；以及一第二走線層，置於該第二表面上；複數個第一連接元件，連接該第一走線層與該第一半導體晶片以及連接該第一走線層與該第二半導體晶片；以及複數個第二連接元件，連接該第二走線層與該第一半導體晶片以及連接該第二走線層與該第二半導體晶片。
2. 如請求項1的半導體封裝，更包含至少一連接元件，置於該第一半導體晶片與該封裝基板之間以連接該第一半導體晶片與該封裝基板。
3. 如請求項1的半導體封裝，其中該第一半導體晶片與該第二半導體晶片之間具有一間隙，該間隙至少部分置於該上中介層與該封裝基板之間。
4. 如請求項1的半導體封裝，更包含一第三半導體晶片，置於該上中介層上。
5. 如請求項4的半導體封裝，其中該第三半導體晶片電性連接至該上中介層。
6. 如請求項5的半導體封裝，更包含一第四半導體晶片，置於該第三半導體晶片與該上中介層之間，其中該第四半導體晶片包含一貫穿結構於其中以連接該第三半導體晶片與該上中介層。
7. 如請求項4的半導體封裝，其中該上中介層包含一貫穿結構於其中以連接該第一半導體晶片與該第三半導體晶片。
8. 如請求項4的半導體封裝，更包含一第四半導體晶片，電性連接該第三半導體晶片，其中該第三半導體晶片置於該第四半導體晶片與該上中介層之間。
9. 如請求項1的半導體封裝，更包含一第三半導體晶片，置於該第一半導體晶片與該封裝基板之間。
10. 如請求項1的半導體封裝，更包含一下中介層，置於該第一半導體晶片與該封裝基板之間。
11. 如請求項10的半導體封裝，其中該下中介層電性連接至該第一半導體晶片與該第二半導體晶片之間。
12. 如請求項10的半導體封裝，其中該下中介層包含一貫穿結構於其中以連接該第一半導體晶片與該封裝基板。
13. 一種半導體封裝的製造方法，包含：放置一第一半導體晶片與一第二半導體晶片於一封裝基板上；黏合該第一半導體晶片與該第二半導體晶片；提供一上中介層，包含：形成該上中介層的一核心，該核心具有相對的一第一表面與一第二表面，其中該第一表面面向該封裝基板；形成一第一走線層於該第一表面上；以及形成一第二走線層於該第二表面上；放置該上中介層於該第一半導體晶片與該第二半導體晶片上；形成複數個第一連接元件於該上中介層與該第一半導體晶片之間以及於該上中介層與該第二半導體之間以連接該第一走線層與該第一半導體晶片及該第二半導體晶片；以及形成複數個第二連接元件以連接該第二走線層與該第一半導體晶片及該第二半導體晶片，其中該第一半導體晶片與該第二半導體晶片置於該上中介層與該封裝基板之間。
14. 如請求項13的製造方法，更包含放置一下中介層於該封裝基板上，其中該第一半導體晶片與該第二半導體晶片置於該下中介層上且置於該上中介層與該下中介層之間。
15. 如請求項13的製造方法，更包含放置一第三半導體晶片於該上中介層上。
16. 一種半導體封裝的製造方法，包含：提供一上中介層，包含：形成該上中介層的一核心，該核心具有相對的一第一表面與一第二表面，其中該第一表面面向該第一半導體晶片與該第二半導體晶片；形成一第一走線層於該第一表面上；以及形成一第二走線層於該第二表面上；放置一第一半導體晶片與一第二半導體晶片於該上中介層上，包含：形成複數個第一連接元件於該上中介層與該第一半導體晶片之間以及於該上中介層與該第二半導體之間以連接該第一走線層與該第一半導體晶片及該第二半導體晶片；形成複數個第二連接元件以連接該第二走線層與該第一半導體晶片及該第二半導體晶片；黏合該第一半導體晶片與該第二半導體晶片；以及放置一封裝基板於該第一半導體晶片與該第二半導體晶片，其中該第一半導體晶片與該第二半導體晶片置於該封裝基板與該上中介層之間。
17. 如請求項16的製造方法，更包含放置一下中介層於該第一半導體晶片與該第二半導體晶片上，其中該第一半導體晶片與該第二半導體晶片置於該下中介層與該上中介層之間。