[go: up one dir, main page]

TWI538159B - 薄膜帶電體感測器及使用其之顯示裝置 - Google Patents

薄膜帶電體感測器及使用其之顯示裝置 Download PDF

Info

Publication number
TWI538159B
TWI538159B TW100128814A TW100128814A TWI538159B TW I538159 B TWI538159 B TW I538159B TW 100128814 A TW100128814 A TW 100128814A TW 100128814 A TW100128814 A TW 100128814A TW I538159 B TWI538159 B TW I538159B
Authority
TW
Taiwan
Prior art keywords
film
charged body
thin film
layer
body sensor
Prior art date
Application number
TW100128814A
Other languages
English (en)
Other versions
TW201212207A (en
Inventor
金武謙
朴昶模
朴一秀
李榕洙
曹煐美
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201212207A publication Critical patent/TW201212207A/zh
Application granted granted Critical
Publication of TWI538159B publication Critical patent/TWI538159B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs

Landscapes

  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Position Input By Displaying (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Description

薄膜帶電體感測器及使用其之顯示裝置
本實施例係有關於一種用於感測帶電體的接觸或非接觸動作之帶電體感測器，尤其是一種具有複數個薄膜堆疊之結構的薄膜帶電體感測器。
感測觸碰的接觸型輸入方法已廣泛的運用在例如手機的小型顯示裝置上。這些接觸型輸入方法同樣地也被運用在例如電視(TVs)的大型顯示裝置中。
本實施例之特徵係提供一種薄膜帶電體感測器，其在一般平板顯示裝置之薄膜堆疊製程中可被整體地製造。
本實施例之另一特徵係提供一種薄膜帶電體感測器，其可於接觸狀態及非接觸狀態中感測使用者的操作。
本實施例之又一特徵係提供一種薄膜帶電體感測器，其可於用來形成一般平板顯示裝置之薄膜堆疊製程中被製造，且可於接觸狀態及非接觸狀態中感測使用者的操作。
至少一個上述及其他特徵及優點可藉提供一薄膜帶電體感測器而加以實現，該薄膜帶電體感測器包含基 板；位於基板上之第一薄膜電晶體單元，其包含閘極層、自閘極層絕緣之主動層、自閘極層絕緣並連接主動層之源極/汲極層、以及位於基板上之薄膜天線單元，其包含含有與閘極層電性連接之導電材料之第一薄膜，薄膜天線單元適用於對應帶電體之電場而產生輸入電流。
第一薄膜與閘極層可包含相同材料。
第一薄膜可整體地連接至閘極層。
第一薄膜可延伸自閘極層。
第一薄膜與源極/汲極層可包含相同材料。
薄膜帶電體感測器更可包含第二薄膜電晶體單元，其中第一薄膜係電性連接至第二薄膜電晶體單元之閘極層。
薄膜天線單元更可包含第二薄膜，其包含導電材料，且第二薄膜與第一薄膜絕緣。
薄膜帶電體感測器更可包含第二薄膜電晶體單元，其中第二薄膜可電性連接至第二薄膜電晶體單元之閘極層。
薄膜帶電體感測器更可包含第二薄膜電晶體單元，其中第二薄膜可電性連接至第二薄膜電晶體單元之源極/汲極層。
薄膜天線單元更可包含第三薄膜，其包含導電材料，且第三薄膜與第一薄膜絕緣。
第二薄膜與第三薄膜可彼此電性連接。
複數個薄膜天線單元可被提供，且複數個薄膜電晶體單元可分別連接至複數個薄膜天線單元。
複數個薄膜天線單元可在執行感測操作之一面板上以不同方向延伸。
感測器更可包含覆蓋薄膜天線單元之絕緣層。
主動層可包含氧化半導體。
閘極層可位於主動層下。
閘極層可位於主動層上。
至少一個上述或其他特徵及優點可藉提供一種顯示裝置而加以實現，該顯示裝置包含顯示面板及薄膜帶電體感測器，該薄膜帶電體感測器包含基板、位於基板上之第一薄膜電晶體單元、閘極層、自閘極層絕緣之主動層、自閘極層絕緣且與主動層連接之源極/汲極層、以及位於基板上之薄膜天線單元，該薄膜天線單元包含具有與閘極層電性連接之導電材料之第一薄膜，薄膜天線單元適用於對應帶電體之電場而產生輸入電流。
第一薄膜可整體地連接至閘極層。
第一薄膜可延伸自閘極層。
本申請案主張於2010年8月18日在韓國智慧財產局提出申請號為10-2010-0079850號之韓國申請案，且名稱為：「薄膜帶電體感測器」的全部內容納入於此處作 為參考。
例示性實施例現將參照附圖於後文作充份說明，然而，這些實施例可以不同之形式據以實施，且不應理解為設限於此處之實施例。透過這些實施例使本發明之掲露透徹且完全，並得以充分傳達本發明之範疇至本領域技術人士。
在圖式中，層及區域的尺寸可被誇大以使圖式更清楚。可被理解的是當某一元件被稱為“在...上”、“在...之上”、“在...下”或“在...之下”於另一元件，則可分別地直接表示“在...上”、“在...之上”、“在...下”或“在...之下”於另一元件，或存在有中介元件。另外，同樣可被理解的是當某一元件被稱為在兩元件“之間”，其可為介於兩元件之間的單一元件，或存在有一個或多個中介元件。
同樣可被理解的是如第一、第二、第三等術語用於後文中僅於敘述元件的不同，但這些元件並不受術語所限制。這些術語使用的目的只是用來區別一元件和另一元件。因此，在某些實施例中的第一元件在不偏離本發明之教示下，可在其他實施例中被稱作第二元件。此處所解釋與描繪之本發明概念中例示性實施例之態樣，包含其互補對應之態樣。說明書中以參考元件符號表示相對應之元件。
第1A及第1B圖係根據例示性實施例之薄膜帶電體感測器100所分別繪示之橫截面圖及頂部平面圖。詳細地說，第1A圖係為包含複數個堆疊薄膜之薄膜帶電體 感測器100，其例示性構造之橫截面圖。第1B圖係為在執行感測操作之面板10上配置之薄膜帶電體感測器100的平面圖。
請參閱第1A圖及第1B圖，薄膜帶電體感測器100可包含薄膜電晶體單元110及薄膜天線單元120。薄膜天線單元120可對應於鄰近帶電體之電場而產生輸入電流(圖未示)。薄膜電晶體單元110可根據輸入電流而輸出感測訊號。因此，當一帶電體，例如使用者的手指，靠近薄膜天線單元120時，薄膜天線單元120可因帶電體的電場而產生一輸入電流。連接薄膜天線單元120之薄膜電晶體單元110可接著基於輸入電流而輸出感測訊號。換言之，相對應於鄰近帶電體之電場的感測訊號可基於電場而產生。
請參閱第1A圖，薄膜電晶體單元110及薄膜天線單元120可各自包含具有複數個薄膜層堆疊的構造。本實施例中，薄膜電晶體單元110及薄膜天線單元120可於形成顯示裝置之薄膜層時同時形成，而不需要於顯示裝置上分別設置複雜的天線裝置。更詳細地說，在實施例中，薄膜電晶體單元110及薄膜天線單元120的薄膜層可與如平板顯示裝置之薄膜層使用同一製程同時形成。更具體地，由於薄膜電晶體單元110之堆疊構造相似於包含於一般平板顯示裝置之顯示單元中的薄膜電晶體，薄膜天線單元120可整體地由部份薄膜電晶體單元110的薄膜層所形成。因此薄膜電晶體單元110及薄膜天線單元120可於相同薄膜形成製程中同時形成。因 此，若薄膜帶電體感測器100包含於如平板顯示裝置中，薄膜帶電體感測器100可於形成顯示單元時同時形成。必須理解的是，雖然此處所描述之薄膜帶電體感測器，例如薄膜帶電體感測器100，其實施例係為應用於顯示單元，然而實施例可被使用於不同之應用。為此，在以下描述中，薄膜層之例示性堆疊構造將不直接訴諸於平板顯示裝置。
請參閱第1A圖，薄膜電晶體單元110可包含位於基板101上之閘極層(GATE)111、閘極絕緣層(GI)112、主動層(ACT)113、蝕刻終止層(ESL)114、源極/汲極層(S/D)115、以及鈍化層(PVX)116。閘極層111、閘極絕緣層112、主動層113、蝕刻終止層114、源極/汲極層115、以及鈍化層116可依序堆疊於基板101上。閘極層111可與主動層113電性絕緣。源極/汲極層115可與閘極層111電性絕緣。源極/汲極層115可連接主動層113。當施加一預定電壓於閘極層111時可接通薄膜電晶體單元110，如一般薄膜電晶體。施加於閘極層111之電壓可對應於薄膜天線單元120所提供的輸入訊號。亦即，由薄膜天線單元120所供應的輸入訊號可基於如帶電體，如手指，相對於平板10的接觸及/或非接觸動作而產生。因此，流經源極/汲極層115的電流可相對應於將輸出至一預定感測電路的感測訊號(圖未示)。
薄膜天線單元120可包含第一薄膜121，其包含與閘極層111之相同材料。更具體地說，例如第一薄膜121可形成為閘極層111的延伸。亦即，第一薄膜121及閘 極層111可整體的形成一單一層(121+111)，此單一層(121+111)對應於薄膜電晶體單元的一部份可為閘極層111，此單一層(121+111)對應於薄膜天線單元120的一部份可為第一薄膜121。第一薄膜121與閘極層111可包含導電材料。第一薄膜121可對應於周圍電場而產生輸入電流。
第1A圖中的薄膜帶電體感測器100可如下所述而形成。
請參閱第1A圖，薄膜電晶體單元110中的閘極層111與薄膜天線單元120中的第一薄膜121可形成於基板101上，閘極層111與第一薄膜121可包含導電金屬材料，如：鉬(molybdenum)、氧化銦錫(ITO)或其相似物。參閱第1A圖，薄膜天線單元120可具有堆疊構造，且製程可連續地額外形成薄膜電晶體單元110的堆疊層。
請參閱第1A圖，閘極絕緣層112可形成於閘極層111之上。閘極絕緣層112可包含絕緣材料，如矽氧化物(silicon oxide)、氧化鉭(tantalum oxide)及/或氧化鋁(aluminum oxide)或其相似物。主動層113可形成於閘極絕緣層112之上。主動層113可包含如矽半導體及/或氧化物半導體如銦鎵鋅氧化物(GaInZnOx,GIZO)、鉿鎵鋅氧化物(HfInZnOx,HIZO)或其相似物。
經由實驗可確定氧化物半導體比矽半導體具有較佳的靈敏度。第9A圖係根據薄膜帶電體感測器所輸出之感測訊號的測量電流所繪示，其中主動層113包含多晶 矽(p-Si)。第9B圖係根據薄膜帶電體感測器所輸出之感測訊號的測量電流所繪示，其中主動層113包含非晶矽(a-Si)。第9C圖係根據薄膜帶電體感測器所輸出之感測訊號的測量電流所繪示，其中主動層113包含氧化物半導體(GIZO)。請參閱第9A圖至第9C圖，可發現當薄膜帶電體感測器之主動層113係由銦鎵鋅氧化物(GIZO)所構成時，薄膜帶電體感測器輸出至感測電路(圖未示)的感測訊號相較於包含由多晶矽或非晶矽所構成的主動層113的薄膜帶電體感測器具有較大幅度的改變。換言之，在各個案例中，當帶電體靠近並以相同方式於薄膜天線單元120周圍移動時，主動層113包含氧化物半導體之薄膜帶電體感測器所測量之感測訊號輸出相對較高，如第9C圖所示。更具體地，參閱第9A圖至第9C圖，在一實施例中，主動層113包含氧化物半導體如銦鎵鋅氧化物(GIZO)之薄膜帶電體感測器所測量之帶電體的移動相對地具有較高的靈敏度。因此，相較於包含多晶矽及非晶矽的主動層113，包含氧化物半導體的主動層113可提供最高的感測靈敏度。
請參閱第1A圖，蝕刻終止層114可形成於主動層113上。蝕刻終止層可包含如類似於閘極絕緣層112的絕緣材料。源極/汲極層115可形成於蝕刻終止層114上。源極/汲極層115包含導電材料如氧化銦錫(ITO)。鈍化層116可形成於源極/汲極層115上。鈍化層116可包含如類似於閘極絕緣層112的絕緣材料。請參閱第1A圖，基板101、閘極層111、閘極絕緣層112、主動層113、 蝕刻終止層114、源極/汲極層115、以及鈍化層116的結合可提供薄膜帶電體感測器100。
請參閱第1B圖，薄膜帶電體感測器100如上所述形成且可設置於面板10上。當使用者的帶電體如手指，靠近或接觸面板10時，薄膜天線單元120的第一薄膜121可因帶電體的電場產生輸入電壓，且由於此輸入電壓，薄膜電晶體單元110可被接通，而感測訊號(如第9A圖至第9C圖)可被輸出至一預定感測電路(圖未示)。
因此，薄膜帶電體感測器100可依照上述原則感測帶電體的移動，而感測電路(圖未示)可接收並適當地傳遞感測訊號於不同的應用。在實施例中，由於薄膜帶電體感測器100可對應於周圍電場而輸出感測訊號，感測訊號可被產生並根據帶電體直接接觸薄膜天線單元120的狀態及/或帶電體不接觸薄膜天線單元120的狀態而傳遞。因此薄膜帶電體感測器100可適用於更多裝置及/或不同的應用。
本實施例並不設限於上述有關第1圖之特徵。一些例示性的變化將於下文描述。舉例來說，在第1圖之例示性實施例中，閘極層111係設置於主動層113下。然而，本實施例並不設限於此。更具體地，本文所描述之功能可使用於薄膜帶電體感測器，其包含之薄膜電晶體可選擇性地具有閘極層設置於主動層之下(如第1圖)的底部閘極構造，或閘極層設置於主動層之上(如第2圖)的頂部閘極構造。
第2圖係根據另一實施例之薄膜帶電體感測器200之橫截面圖。一般而言，下文僅描述第2圖中之例示性薄膜帶電體感測器200與第1A圖中薄膜帶電體感測器100之差異。第2圖中之例示性薄膜帶電體感測器200可包含位於基板201上之薄膜電晶體單元210及薄膜天線單元220。薄膜電晶體單元210可包含堆疊於基板201上之閘極層(GATE)211、閘極絕緣層(GI)212、主動層(ACT)213、蝕刻終止層(ESL)214、以及源極/汲極層(S/D)215。薄膜天線單元220可包含堆疊於基板201上之第一薄膜。
更具體地，相對於第1圖中薄膜帶電體感測器100，第2圖中之薄膜帶電體感測器200，其閘極層211及閘極絕緣層212係設置於主動層213之上。因此，薄膜帶電體感測器200之閘極層211可被選擇性的配置。請參閱第2圖，薄膜電晶體單元210可藉由依序堆疊主動層213、蝕刻終止層214、源極/汲極層215、閘極絕緣層212及閘極層211於基板201上而形成。薄膜天線單元220中的第一薄膜221可由閘極層211延伸而形成。
請參閱第2圖，當帶電體靠近或接觸薄膜天線單元220時，第一薄膜221可因帶電體之電場而產生輸出電流。當預定電壓因輸入電流而施加於薄膜電晶體單元210之閘極層221時，薄膜電晶體單元210可被接通，因而感測訊號可被輸出。因此，薄膜帶電體感測器200可因電場而感測帶電體的動作如接觸或靠近(非接觸)，且感測電路可接收並適當地傳遞感測訊號於不同的應 用。
第3圖係根據另一實施例之薄膜帶電體感測器300之橫截面圖，一般而言，下文僅描述第3圖中之例示性薄膜帶電體感測器300與第1A圖中薄膜帶電體感測器100之差異。更具體地，第3圖中之薄膜帶電體感測器300包含複數個薄膜電晶體單元310，例如兩個薄膜電晶體單元，耦接至一個薄膜天線單元320。藉由提供複數個薄膜電晶體單元310，每一個薄膜電晶體單元310可因電場而對應帶電體之同一感測動作如接觸及/或非接觸而接通，並可產生個別的感測訊號，這些個別的感測訊號的結合可導致一放大的感測訊號。
更具體地，請參閱第3圖，第3圖中的薄膜帶電體感測器300可包含如位於基板301上之兩個薄膜電晶體單元310及一個薄膜天線單元320。每個薄膜電晶體單元310可包含堆疊於基板301上之閘極層(GATE)311、閘極絕緣層(GI)312、主動層(ACT)313、蝕刻終止層(ESL)314、源極/及極層(S/D)315、以及鈍化層(PVX)316。薄膜天線單元320可包含堆疊於基板301上之第一薄膜321。第一薄膜321可為閘極層311的延伸。第一薄膜321可包含與閘極層311相同之導電材料。第一薄膜321可對應周圍電場產生輸入電流。
當輸入電流由薄膜天線單元320施加至兩個薄膜電晶體單元310中的每一個閘極層311，個別的電流分別流經每一個正對閘極層311的主動層313及源極/汲極層 315。在本實施例中，由於一相同感測訊號可由兩個薄膜電晶體單元310所輸出，因此會產生放大的感測訊號。第3圖中所繪示的複數個薄膜電晶體單元310可個別對應至第1A圖中的例示性薄膜電晶體單元110，但本實施例不以此為限。舉例來說，一個、多個或全部的薄膜電晶體單元310可對應至如第2圖中的薄膜電晶體單元210。
第4圖係根據另一例示性實施例之薄膜帶電體感測器400之橫截面圖。一般而言，下文僅描述第4圖中之例示性薄膜帶電體感測器400與第1A圖及第3圖中薄膜帶電體感測器100、300之差異。更具體地，第4圖之薄膜帶電體感測器400包含複數個薄膜電晶體單元410a及410b，如兩個薄膜電晶體單元耦接至一個薄膜天線單元420。藉提供複數個薄膜電晶體單元410a及410b，感測訊號可被放大。
更具體地，第4圖中的兩個薄膜電晶體單元，如第一及第二薄膜電晶體單元410a及410b，係連結至薄膜天線單元420。第一薄膜電晶體單元410a具有一底部閘極結構，而第二薄膜電晶體單元410b具有一頂部閘極結構。
因此，第一薄膜電晶體單元410a可具有一構造，其係依序堆疊於基板401上之閘極層(GATE)411a、閘極絕緣層(GI)412a、主動層(ACT)413a、蝕刻終止層(ESL)414a、源極/汲極層(S/D)415a、以及鈍化層 (PVX)416a之構造。第二薄膜電晶體單元410b可具有一構造，其係依序堆疊於基板401上之主動層413b、蝕刻終止層414b、源極/汲極層415b、閘極絕緣層412b、以及閘極層411b之構造。
薄膜天線單元420中的第一薄膜421可延伸自第一薄膜電晶體單元410a之閘極層411a所形成。第二薄膜電晶體單元410b之閘極層411b可形成以連接及/或接觸第一薄膜421。
在實施例中，相同及/或大致上相同的感測訊號可由第一及第二薄膜電晶體單元410a及410b所輸出係由於薄膜天線單元420感測動作之電場而產生的輸入電流所導致，複數個薄膜電晶體單元410a及410b可提供放大的感測訊號。
第5圖係根據另一實施例之薄膜帶電體感測器500的橫截面圖。一般而言，下文僅描述第5圖中之例示性實施例與第1圖之例示性實施例之差異。
參閱第5圖，薄膜帶電體感測器500可包含複數個，如兩個薄膜電晶體單元，如第一及第二薄膜電晶體單元510a及510b，以及薄膜天線單元520。第一及第二薄膜電晶體單元510a及510b可連接薄膜天線單元520。薄膜天線單元520可包含複數個薄膜及複數個絕緣層。更具體地，如薄膜天線單元520可包含第一薄膜521、第二薄膜522、第三薄膜523、第一絕緣層524、以及第二絕緣層525。第一、第二及第三薄膜521、522及523可 包含導電材料。分別地，第一絕緣層524可介於第二薄膜522及第一薄膜521之間，而第二絕緣層525可介於第一薄膜521及第三薄膜523之間。
第一及第二薄膜電晶體單元510a及510b的每一個可分別包含依序堆疊於基板501上之閘極層(GATE)511a及511b、閘極絕緣層(GI)512a及512b、主動層(ACT)513a及513b、蝕刻終止層(ESL)514a及514b、源極/汲極層(S/D)515a及515b、以及鈍化層(PVX)516a及516b。當由薄膜天線單元520輸出的電流施加於每一個閘極層511a及511b時，第一及第二薄膜電晶體單元510a及510b可被接通。
請參閱第5圖，第二薄膜522可為閘極層511a的延伸。薄膜天線單元520的第二薄膜522與閘極層511a、511b可包含相同材料，並可於同一製程中同時形成。第一絕緣層524、閘極絕緣層512a及512b可包含相同材料，並可於同一製程中同時形成。第一絕緣層524可形成於第二薄膜522之上。第一薄膜521、源極/汲極層515a及515b可包含相同材料，並可於同一製程中同時形成。第一薄膜521可形成於第一絕緣層524之上。第二絕緣層525、鈍化層516a及516b可包含相同材料，並可於同一製程中同時形成。第二絕緣層525可形成於第一薄膜521之上。第三薄膜523可形成於第二絕緣層525上。
更具體地，參閱第5圖，薄膜天線單元520可包含第一薄膜521、第二薄膜522、以及第三薄膜523。第一 薄膜521可設置於第二薄膜522及第三薄膜523之間，而使每一個第一薄膜521、第二薄膜522以及第三薄膜523可作為雙天線。參閱第5圖，第一薄膜521可連接至其中一個薄膜電晶體單元，如510b，且更具體地，連接至其中一個閘極層511b。第二薄膜522及第三薄膜523可連接至其他的薄膜電晶體單元，如510a，且更具體地，連接至其中一個閘極層511a。在本實施例中，當帶電體靠近或接觸薄膜天線單元520時，第一、第二及第三薄膜521、522及523可被帶電體的電場影響，且分別地產生輸出電流，其係對應至由薄膜電晶體單元510a及510b所輸出的感測訊號。
在本實施例中，由於第一薄膜521、第二薄膜522及第三薄膜523之間的靈敏度差異可根據第一絕緣層524及第二絕緣層525的介電常數而決定，因此本實施例可藉由結合複數個對應於不同靈敏度的感側訊號而提供不同的感測控制。
更具體地，如感測電路可藉由第二薄膜522及第三薄膜523感測帶電體的接觸及第一薄膜感側帶電體的非接觸式靠近而被配置。
請參閱第5圖，第三薄膜523可包含如氧化銦錫(ITO)之材料。當薄膜帶電體感測器500被使用於包含像素電極(圖未示)的平板顯示裝置時，第三薄膜523及平板顯示裝置的像素電極可形成於同一平面上，且可於同一製程同時形成，亦即於平板顯示裝置的像素電極形成時。
應被理解的是，本實施例並不設限於如上所述或參閱圖式說明的例示性實施例。舉例來說，雖然未示於圖中，但至少一個第一及第二薄膜電晶體單元510a及510b可具有頂部閘極構造，如第2圖及第4圖所示。
第6圖係根據另一實施例之薄膜帶電體感測器600的橫截面圖。一般而言，下文僅描述第6圖中之例示性實施例與第5圖之例示性實施例第5圖之差異。薄膜帶電體感測器600可包含複數個薄膜電晶體，例如第一及第二薄膜電晶體單元610a及610b、以及薄膜天線單元620。
請參閱第6圖，相似於第5圖之例示性實施例，第一薄膜電晶體單元610a及第二薄膜電晶體單元610b可連接至雙天線構造之第一薄膜天線單元620。此外，相似於第5圖中之例示性薄膜天線單元520，薄膜天線單元620可包含複數個薄膜，如第一薄膜621、第二薄膜622及第三薄膜623，以及複數個絕緣層，如第一絕緣層624及第二絕緣層625。更具體地，薄膜天線單元620可具有由第二薄膜622、第一絕緣層624、第一薄膜621、第二絕緣層625以及第三薄膜623依序堆疊於基板601上之構造。
每一個第一及第二薄膜電晶體單元610a及610b可分別包含閘極層(GATE)611a及611b、閘極絕緣層(GI)612a及612b、主動層(ACT)613a及613b、蝕刻終止層(ESL)614a及614b、源極/汲極層(S/D)615a及615b、 以及鈍化層(PVX)616a及616b，且依序堆疊於基板601之上。
第二薄膜電晶體單元610b可藉由薄膜天線單元620之第一薄膜621施加於閘極層611b之輸入電流而接通。
請參閱第6圖，第6圖的薄膜電晶體單元610a及610b中，源極/汲極層615a可連接至第二薄膜622及/或第三薄膜623。更具體地，相較於第5圖中之例示性第一薄膜電晶體單元510a，在第6圖之第一薄膜電晶體單元610a中，源極/汲極層615a代替閘極層611a連接至薄膜天線單元620之第二薄膜622及第三薄膜623。因此，第一薄膜電晶體單元610a可藉由薄膜天線單元620感測帶電體。第一薄膜電晶體單元610a可提供電荷至第二薄膜622及第三膜薄623。在本實施例中，分開的閘極線路(圖未示)可連接至閘極層611a。因此，當電壓透過分開的閘極線路施加於閘極層611a時，第一薄膜電晶體單元610a可被接通，且電流可流經源極/汲極層615a。藉此流經源極/汲極層615a之電流，其電荷可施加於第二薄膜622及第三薄膜623，且此電荷可影響第一薄膜621。因此，在本實施例中，第一薄膜621感測額外帶電體之電場的靈敏度可藉由可控制的變異而改變，如：增加/減少提供於第二薄膜622及第三薄膜623的電荷量。本實施例中，薄膜帶電體感測器600的靈敏度藉由改變第一、第二及/或第三薄膜621，622，623的電荷狀態如提供或不提供電壓至閘極而調整，亦即第一薄膜電晶體單元的分開閘極線路。
本實施例並不設限於此，舉例來說，雖然圖未示，至少一個第一薄膜電晶體單元610a及第二薄膜電晶體610b可被形成具有如第2圖及第4圖所示之頂部閘極構造。
在實施例中，複數個薄膜帶電體感測器，如100、200、300、400、500、600可被共同使用如於同一裝置，如顯示面板10a。更具體地，如第7A圖及第7B圖分別為根據例示性實施例之包含複數個薄膜帶電體感測器700設置於顯示面板10a上之頂部平面圖及橫截面圖。更具體地，參閱第7A圖及第7B圖，複數個薄膜帶電體感測器700，如第5圖中之薄膜帶電體感測器500，可設置於執行感測操作的顯示面板10a上。每一個薄膜帶電體感測器700可包含第一薄膜電晶體單元710a、第二薄膜電晶體單元710b、以及連接於第一薄膜電晶體單元710a及第二薄膜電晶體單元710b之薄膜天線單元720。
更具體地，參考第7A圖，複數個薄膜帶電體感測器700的其中一個可被設置以沿著第一方向如水平方向延伸，其他的薄膜帶電體感測器700可被設置以沿著第二方向如十字交錯第一方向之垂直方向延伸。在本實施例中設置了包含沿著複數個不同方向延伸之複數個薄膜帶電體感測器設置，這些薄膜帶電體感測器的結合可增加靈敏度。更具體地，由於排列於不同方向的兩個薄膜天線單元720可於不同位置感測帶電體的動作，帶電體可藉由感測訊號的結合而被高準確的感測。應被理解的是這些實施例並不設限於此。舉例來說，若必要時，第 1至圖第6圖中每一個薄膜帶電體感測器100至600可被設置於如第7A圖及第7B圖所示之不同的方向。
第8A圖及第8B圖係根據另外的例示性實施例之包含複數個薄膜帶電體感測器800設置於其上之顯示面板10b的頂部平面圖及橫截面圖。除了第7圖中複數個薄膜帶電體感測器700，第8A圖及第8B圖中複數個薄膜帶電體感測器800可包含第三絕緣層826及827作為每一個薄膜天線單元820的最外層。更具體地，複數個薄膜帶電體感測器800可設置於如上述第7A及第7B圖中所討論之薄膜帶電體感測器700所延伸之不同方向。參閱第8A圖及第8B圖，每一個薄膜天線單元820之第三絕緣層826及827可分別地形成於第二薄膜822及第三薄膜823之外表面。
請參閱第8A圖及第8B圖，每一個第二薄膜822及第三薄膜823可分別由第三絕緣層826及827所覆蓋。亦即，第一絕緣層824、第二絕緣層825、第一薄膜821、第二薄膜822及第三薄膜823於基板上之堆疊結構可由第三絕緣層826及827所覆蓋。更具體地，本實施例可提供一使全部的第一薄膜821、第二薄膜822及第三薄膜823絕緣的非接觸構造，因此可不需接觸帶電體。可被理解的是此構造可於必要時被改良。
傳統的顯示面板中，基於傳統接觸型輸入方式以感測觸碰的分開型感測器係形成且設置於顯示裝置上，且其構造非常複雜且製造成本相對較高。同時，由於這些 傳統的感測器當使用者直接以手指觸碰操控單元時僅能感測觸碰，因此通常難以感受平穩的操作感，且長期使用操作單元會導致使用者手指關節感覺負擔。
本文所描述實施例之優點在於提供一利用簡單製程製造之感測器。更具體地，本文所描述實施例之優點在於提供一利用一個或多個製程以製造一個或多個感測顯示層之感測器。
本實施例可提供包含相對平穩的操作感之感測器。
綜上所述，根據實施例中之薄膜帶電體感測器可包含感測構造，該感測構造包含可以簡易薄膜層堆疊製程簡單製造之薄膜天線單元及薄膜電晶體單元，且可於接觸狀態及/或非接觸狀態下，藉由感測帶電體的電場以感測帶電物件的動作。實施例中之薄膜帶電體感測器可經由不同的改良以廣泛應用於裝置中。
例示性實施例已於本文中所揭示，雖然使用特定術語，其僅用於詮釋一般性與描述性的意義，且非為限制之目的。因此，其將被本領域之技術人士理解的是任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
100、200、300、400、500、600、700、800‧‧‧薄膜帶電體感測器
110、210、310‧‧‧薄膜電晶體單元
410a、510a、610a、710a、810a‧‧‧第一薄膜電 晶體單元
410b、510b、610b、710b、810b‧‧‧第二薄膜電晶體單元
120、220、320、420、520、620、720、820‧‧‧薄膜天線單元
101、201、301、401、501、601‧‧‧基板
111、211、311、411a、411b、511a、511b、611a、611b‧‧‧閘極層
112、212、312、412a、412b、512a、512b、612a、612b‧‧‧閘極絕緣層
113、213、313、413a、413b、513a、513b、613a、613b‧‧‧主動層
114、214、314、414a、414b、514a、514b、614a、614b‧‧‧蝕刻終止層
115、215、315、415a、415b、515a、515b、615a、615b‧‧‧源極/汲極層
116、316、416a、416b、516a、516b、616a、616b‧‧‧鈍化層
121、221、321、421、521、621、821‧‧‧第一薄膜
522、622、822‧‧‧第二薄膜
523、623、823‧‧‧第三薄膜
524、624、824‧‧‧第一絕緣層
525、625、825‧‧‧第二絕緣層
827、826‧‧‧第三絕緣層
10‧‧‧面板
10a、10b‧‧‧顯示面板
上述及其他特徵與優點將藉由參考以下附圖以詳細描述例示性實施例使本領域之技術人士更容易理解，其中： 第1A圖及第1B圖 係根據本發明之例示性實施例之薄膜帶電體感測器之橫截面圖及頂部平面圖；第2圖 係根據另一例示例示性實施例之薄膜帶電體感測器之橫截面圖；第3圖 係根據另一例示性實施例之薄膜帶電體感測器之橫截面圖；第4圖 係根據另一例示性實施例之薄膜帶電體感測器之橫截面圖；第5圖 係根據另一例示性實施例之薄膜帶電體感測器之橫截面圖；第6圖 係根據另一例示性實施例之薄膜帶電體感測器之橫截面圖；第7A圖及第7B圖 係根據另一例示性實施例之具有複數個薄膜帶電體感測器位於其上的面板之頂部平面圖及橫截面圖；第8A圖及第8B圖 係根據另一例示性實施例之具有複數個薄膜帶電體感測器位於其上的面板之頂部平面圖及橫截面圖；第9A圖 係為主動層包含多晶矽之實施例所繪示之由薄膜帶電體感測器所輸出之感測訊號的電流測量圖；第9B圖 係為主動層包含非晶矽之實施例所繪示之由薄膜帶電體感測器所輸出之感測訊號的電流測量圖；以及第9C圖 係為主動層包含氧化物半導體之實施例所繪示之由薄膜帶電體感測器所輸出之感測訊號的電流測量圖。
100‧‧‧薄膜帶電體感測器
110‧‧‧薄膜電晶體單元
120‧‧‧薄膜天線單元
101‧‧‧基板
111‧‧‧閘極層
112‧‧‧閘極絕緣層
113‧‧‧主動層
114‧‧‧蝕刻終止層
115‧‧‧源極/汲極層
116‧‧‧鈍化層
121‧‧‧第一薄膜

Claims (20)

  1. 一種薄膜帶電體感測器，其包含：一基板；一第一薄膜電晶體單元，其係位於該基板上，該第一薄膜電晶體單元包含一閘極層、與該閘極層絕緣之一主動層、以及與該閘極層絕緣且與該主動層連接之源極/汲極層；以及一薄膜天線單元，其係位於該基板上，該薄膜天線單元包含一第一薄膜，其包含電性連接於該閘極層之一導電材料，該薄膜天線單元係適用於產生對應於一帶電體之一電場的一輸入電流。
  2. 如申請專利範圍第1項所述之薄膜帶電體感測器，其中該第一薄膜及該閘極層包含相同材料。
  3. 如申請專利範圍第2項所述之薄膜帶電體感測器，其中該第一薄膜整體地連接至該閘極層。
  4. 如申請專利範圍第1項所述之薄膜帶電體感測器，其中該第一薄膜係自該閘極層所延伸。
  5. 如申請專利範圍第1項所述之薄膜帶電體感測器，其中該第一薄膜與該源極/汲極層包含相同材料。
  6. 如申請專利範圍第1項所述之薄膜帶電體感測器，更包含一第二薄膜電晶體單元，其中該第一薄膜係電性連接至該第二薄膜電晶體單元之一閘極 層。
  7. 如申請專利範圍第1項所述之薄膜帶電體感測器，其中該薄膜天線單元更包含一第二薄膜，該第二薄膜包含一導電材料，且該第二薄膜係與該第一薄膜絕緣。
  8. 如申請專利範圍第7項所述之薄膜帶電體感測器，更包含一第二薄膜電晶體單元，其中該第二薄膜係電性連接至該第二薄膜電晶體單元之一閘極層。
  9. 如申請專利範圍第7項所述之薄膜帶電體感測器，更包含一第二薄膜電晶體單元，其中該第二薄膜係電性連接至該第二薄膜電晶體單元之源極\汲極層。
  10. 如申請專利範圍第7項所述之薄膜帶電體感測器，其中該薄膜天線單元更包含一第三薄膜，該第三薄膜包含一導電材料，且該第三薄膜係與該第一薄膜絕緣。
  11. 如申請專利範圍第10項所述之薄膜帶電體感測器，其中該第二薄膜與該第三薄膜係彼此電性連接。
  12. 如申請專利範圍第1項所述之薄膜帶電體感測器，其中提供複數個該薄膜天線單元，且複數個該薄膜電晶體單元分別與複數個該薄膜天線單元連接。
  13. 如申請專利範圍第12項所述之薄膜帶電體感測器，其中複數個該薄膜天線單元在執行一感測操作之一面板上以不同方向延伸。
  14. 如申請專利範圍第1項所述之薄膜帶電體感測器，更包含覆蓋於該薄膜天線單元之一絕緣層。
  15. 如申請專利範圍第1項所述之薄膜帶電體感測器，其中該主動層包含一氧化物半導體。
  16. 如申請專利範圍第1項所述之薄膜帶電體感測器，其中該閘極層位於該主動層下。
  17. 如申請專利範圍第1項所述之薄膜帶電體感測器，其中該閘極層位於該主動層上。
  18. 一種顯示裝置，其包含：一顯示面板；以及一薄膜帶電體感測器，其包含：一基板；一第一薄膜電晶體單元，其係位於該基板上；一閘極層；一主動層，其係與該閘極層絕緣；源極/汲極層，其係與該閘極層絕緣並連接至該主動層；及一薄膜天線單元，其係位於該基板上，該薄膜天線單元包含一第一薄膜，其包含電性連接至該閘 極層之一導電材料，該薄膜天線單元係適用於產生對應於一帶電體之一電場的一輸入電流。
  19. 如申請專利範圍第18項所述之顯示裝置，其中該第一薄膜整體地連接至該閘極層。
  20. 如申請專利範圍第18項所述之顯示裝置，其中該第一薄膜係由該閘極層所延伸。
TW100128814A 2010-08-18 2011-08-12 薄膜帶電體感測器及使用其之顯示裝置 TWI538159B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100079850A KR20120017258A (ko) 2010-08-18 2010-08-18 박막 대전 센서

Publications (2)

Publication Number Publication Date
TW201212207A TW201212207A (en) 2012-03-16
TWI538159B true TWI538159B (zh) 2016-06-11

Family

ID=45593347

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100128814A TWI538159B (zh) 2010-08-18 2011-08-12 薄膜帶電體感測器及使用其之顯示裝置

Country Status (5)

Country Link
US (1) US8497505B2 (zh)
JP (1) JP5819652B2 (zh)
KR (1) KR20120017258A (zh)
CN (1) CN102420254B (zh)
TW (1) TWI538159B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8168529B2 (en) * 2009-01-26 2012-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Forming seal ring in an integrated circuit die
CN103353819B (zh) * 2013-07-05 2016-03-09 浙江大学 具有高精度手写笔输入功能的自电容多点触摸屏
CN104485334B (zh) * 2014-12-16 2018-02-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US10581176B2 (en) 2016-05-10 2020-03-03 Rochester Institute Of Technology Thin-film sensor antenna
JP7020644B2 (ja) 2017-12-21 2022-02-16 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 静電センサ装置
JP7683910B2 (ja) * 2021-03-26 2025-05-27 国立大学法人山形大学 静電気センサおよび静電気センサシステム

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889236A (en) * 1992-06-08 1999-03-30 Synaptics Incorporated Pressure sensitive scrollbar feature
JPH06332011A (ja) * 1993-05-18 1994-12-02 Sony Corp 半導体集合基板及び半導体装置
US6028581A (en) 1997-10-21 2000-02-22 Sony Corporation Method and apparatus for a liquid crystal display (LCD) having an input function
SE0002448D0 (sv) 2000-06-28 2000-06-28 Hoeganaes Ab method of producig powder metal components
JP4718677B2 (ja) * 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4511064B2 (ja) * 2001-03-05 2010-07-28 三菱電機株式会社 凹凸検出センサ
US20020142526A1 (en) * 2001-03-30 2002-10-03 International Business Machines Corporation Structures and methods to minimize plasma charging damage in silicon on insulator devices
US6819316B2 (en) 2001-04-17 2004-11-16 3M Innovative Properties Company Flexible capacitive touch sensor
GB0114456D0 (en) * 2001-06-14 2001-08-08 Koninkl Philips Electronics Nv Object sensing
DE10149689A1 (de) 2001-10-09 2003-04-10 Philips Corp Intellectual Pty Elektrisches oder elektronische Bauteil und Verfahren zum Herstellen desselben
JP3858728B2 (ja) * 2002-03-04 2006-12-20 セイコーエプソン株式会社 静電容量検出装置
JP3954532B2 (ja) * 2003-06-13 2007-08-08 沖電気工業株式会社 Ｓｏｉ半導体装置の製造方法及びｓｏｉ半導体装置
US7994617B2 (en) * 2004-02-06 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7839392B2 (en) * 2005-08-05 2010-11-23 Samsung Electronics Co., Ltd. Sensing circuit and display device having the same
KR101160837B1 (ko) * 2005-10-26 2012-06-29 삼성전자주식회사 접촉 감지 기능이 있는 표시 장치
KR20070066069A (ko) 2005-12-21 2007-06-27 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판
JP4799237B2 (ja) * 2006-03-27 2011-10-26 三洋電機株式会社 変位検出センサ、変位検出装置及び端末装置
KR20080062263A (ko) 2006-12-29 2008-07-03 엘지디스플레이 주식회사 마이크로 스트립 안네타를 포함한 액정표시장치
KR100942293B1 (ko) 2007-07-12 2010-02-16 주식회사 토비스 광을 이용한 터치 센싱 방법 및 그에 따른 터치패널 장치와시스템
KR101478045B1 (ko) * 2007-11-26 2014-12-31 삼성디스플레이 주식회사 터치 스크린
JP4894768B2 (ja) * 2008-01-28 2012-03-14 ソニー株式会社 表示装置及び電子機器
JP5121478B2 (ja) * 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP2010056303A (ja) 2008-08-28 2010-03-11 Epson Imaging Devices Corp 光センサ及びこの光センサを使用した液晶表示装置
CN101770121B (zh) * 2008-12-26 2012-11-21 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法

Also Published As

Publication number Publication date
KR20120017258A (ko) 2012-02-28
JP2012043411A (ja) 2012-03-01
US8497505B2 (en) 2013-07-30
CN102420254B (zh) 2016-08-24
TW201212207A (en) 2012-03-16
JP5819652B2 (ja) 2015-11-24
US20120043547A1 (en) 2012-02-23
CN102420254A (zh) 2012-04-18

Similar Documents

Publication Publication Date Title
US11567607B2 (en) Display device including touch sensor
TWI538159B (zh) 薄膜帶電體感測器及使用其之顯示裝置
US11374065B2 (en) Flexible display panel and display apparatus
CN102269901B (zh) 平板显示设备及其制造方法
TWI581169B (zh) 雙模式電容觸控顯示面板
CN105977261A (zh) 阵列基板、液晶显示面板及液晶显示装置
TWI476931B (zh) 薄膜電晶體與具有此薄膜電晶體的畫素結構
CN104730782A (zh) 一种阵列基板、显示面板和显示装置
CN104103647B (zh) 一种阵列基板及制备方法、触控显示装置
WO2018120122A1 (zh) 内嵌式触控面板及其阵列基板
CN102082179A (zh) 薄膜晶体管与具有此薄膜晶体管的像素结构
WO2018036190A1 (zh) 薄膜晶体管和利用其检测压力的方法、以及触控装置
CN106405905A (zh) 用于触摸显示器的包括薄膜晶体管的基板
TWI608599B (zh) 顯示面板
CN107134462B (zh) 阵列基板和触控显示面板
CN107315506A (zh) 一种显示基板、显示面板和显示装置
CN106598321B (zh) 触控显示面板与像素结构
WO2016106861A1 (zh) 触控面板
WO2020232962A1 (zh) 一种彩膜基板及其制备方法
TW201605053A (zh) 薄膜電晶體
CN109755222B (zh) 角度测量器及其制造方法、显示面板和角度测量方法
CN106856199B (zh) 显示面板及其制造方法
TWI565081B (zh) 薄膜電晶體及薄膜電晶體基板
TWI300240B (en) Systems for providing conducting pad and fabrication method thereof
CN114721553A (zh) 触控结构、oled触控显示面板及制作方法