[go: up one dir, main page]

JP2012138574A - 表示装置、及びその作製方法 - Google Patents

表示装置、及びその作製方法 Download PDF

Info

Publication number
JP2012138574A
JP2012138574A JP2011267795A JP2011267795A JP2012138574A JP 2012138574 A JP2012138574 A JP 2012138574A JP 2011267795 A JP2011267795 A JP 2011267795A JP 2011267795 A JP2011267795 A JP 2011267795A JP 2012138574 A JP2012138574 A JP 2012138574A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
electrode
semiconductor layer
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011267795A
Other languages
English (en)
Other versions
JP5968616B2 (ja
JP2012138574A5 (ja
Inventor
Hideaki Kuwabara
秀明 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011267795A priority Critical patent/JP5968616B2/ja
Publication of JP2012138574A publication Critical patent/JP2012138574A/ja
Publication of JP2012138574A5 publication Critical patent/JP2012138574A5/ja
Application granted granted Critical
Publication of JP5968616B2 publication Critical patent/JP5968616B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】作製工程を削減し、低コストで生産性の良い表示装置を提供する。消費電力が少なく、信頼性の高い表示装置を提供する。
【解決手段】トランジスタの、ゲート電極となる導電層、ゲート絶縁層となる絶縁層、半導体層、およびチャネル保護層となる絶縁層を連続して形成する。ゲート電極（同一層で形成される他の電極または配線を含む）と島状半導体層の形成を、一回のフォトリソグラフィ工程で行う。該フォトリソグラフィ工程と、コンタクトホールを形成するフォトリソグラフィ工程と、ソース電極及びドレイン電極（同一層で形成される他の電極または配線を含む）を形成するフォトリソグラフィ工程と、画素電極（同一層で形成される他の電極または配線を含む）を形成するフォトリソグラフィ工程の、４つのフォトリソグラフィ工程で表示装置を作製する。
【選択図】図１

Description

本発明は、半導体装置及びその作製方法、並びに、表示装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、半導体回路、記憶装置、撮像装置、表示装置、電気光学装置及び電子機器などは全て半導体装置である。
近年、ガラス基板等の絶縁性表面を有する基板上に形成された、厚さ数ｎｍ〜数百ｎｍ程度の半導体薄膜により構成されるトランジスタが注目されている。トランジスタは、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）及び電気光学装置を始めとした電子デバイスに広く応用されている。トランジスタは、特に液晶表示装置等に代表される、表示装置のスイッチング素子として開発が急がれている。アクティブマトリクス型液晶表示装置では、選択されたスイッチング素子に接続された画素電極と、該画素電極に対応する対向電極の間に電圧が印加されることにより、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。ここで、アクティブマトリクス型液晶表示装置とは、マトリクス状に配置された画素電極をスイッチング素子により駆動することによって、画面上に表示パターンが形成される方式を採用した液晶表示装置をいう。
上記のようなアクティブマトリクス型液晶表示装置の用途は拡大しており、画面サイズの大面積化、高精細化及び高開口率化の要求が高まっている。また、アクティブマトリクス型液晶表示装置には高い信頼性が求められ、その生産方法には高い生産性及び生産コストの低減が求められる。生産性を高め、生産コストを低減する方法の一つに、工程の簡略化が挙げられる。
アクティブマトリクス型液晶表示装置では、スイッチング素子として主にトランジスタが用いられている。トランジスタの作製において、フォトリソグラフィ工程を削減または簡略化することは、工程全体の簡略化のために重要である。例えばフォトリソグラフィ工程が１つ増加すると、レジスト塗布、プリベーク、露光、現像、ポストベーク等の工程と、その前後の工程において、被膜の形成及びエッチング工程、更にはレジスト剥離、洗浄及び乾燥工程等が必要になる。そのため、作製工程におけるフォトリソグラフィ工程が１つ増加するだけで、工程数が大幅に増加する。そのため、作製工程におけるフォトリソグラフィ工程を削減または簡略化するために、数多くの技術開発がなされている。
トランジスタは、チャネル形成領域がゲート電極より下層に設けられるトップゲート型と、チャネル形成領域がゲート電極より上層に設けられるボトムゲート型に大別される。これらのトランジスタは、少なくとも５枚のフォトマスクにより作製されることが一般的である。
フォトリソグラフィ工程を簡略化させる従来の技術としては、裏面露光（例えば、特許文献１）、レジストリフロー又はリフトオフ法といった複雑な技術を用いるものが多く、特殊な装置を必要とするものが多い。このような複雑な技術を用いることで、これに起因する様々な問題が生じ、歩留まりの低下の一因となっている。また、トランジスタの電気的特性を低下させてしまうことも多い。
特開平０５−２０３９８７号公報
トランジスタの作製に用いるフォトリソグラフィ工程を従来よりも少なくすることを課題の一とする。
トランジスタを有する表示装置の作製に用いるフォトマスクの枚数を従来よりも少なくすることを課題の一とする。
生産性のよいトランジスタを提供することを課題の一とする。
生産性のよい表示装置を提供することを課題の一とする。
消費電力が低減された表示装置を提供することを課題の一とする。
信頼性の高い表示装置を提供することを課題の一とする。
ゲート電極（同一層で形成される他の電極または配線を含む）を形成する工程と、島状半導体層を形成するための工程を、一回のフォトリソグラフィ工程で行うことにより、従来よりも少ないフォトマスク枚数及びフォトリソグラフィ工程で半導体装置を作製することができる。
トランジスタの、ゲート電極となる導電層、ゲート絶縁層となる絶縁層、半導体層及びチャネル保護層となる絶縁層を、大気に曝すことなく連続して形成することで、各層及び各層界面の汚染を防ぎ、半導体装置の特性及び信頼性を高めることができる。
ゲート電極（同一層で形成される他の電極または配線を含む）を形成する工程と、島状半導体層を形成するための工程を、一回のフォトリソグラフィ工程で行い、コンタクトホールを形成する工程、ソース電極及びドレイン電極（同一層で形成される他の電極または配線を含む）を形成する工程、画素電極（同一層で形成される他の電極または配線を含む）を形成する工程の、４つのフォトリソグラフィ工程で半導体装置を作製する。
トランジスタの、ゲート電極となる導電層、ゲート絶縁層となる絶縁層、半導体層及びチャネル保護層となる絶縁層を連続で形成し、多階調マスクである第１のフォトマスクによって露光し現像した、厚さの厚い領域と薄い領域を有するレジストマスクを形成する。
レジストマスクをマスクとして、ゲート電極となる導電層、ゲート絶縁層となる絶縁層、半導体層及びチャネル保護層となる絶縁層をエッチングする。続いて、レジストマスクの厚さの薄い領域を除去し、残存したゲート電極となる導電層、ゲート絶縁層となる絶縁層、半導体層及びチャネル保護層となる絶縁層を露出させる。続いて残存したレジストマスクをマスクとして、ゲート絶縁層となる絶縁層、半導体層及びチャネル保護層となる絶縁層をエッチングし、ゲート電極（同一層で形成される他の電極または配線を含む）、島状のゲート絶縁層、島状の半導体層、島状のチャネル保護層を形成する。その後、レジストマスクを除去する。
このようにして、ゲート電極（同一層で形成される他の電極または配線を含む）と島状の半導体層の形成を、一回のフォトリソグラフィ工程で行うことができる。この時、島状のゲート絶縁層、島状の半導体層、島状のチャネル保護層は、それぞれの側面が概略一致し、上面から見て各層が概略同様の形状となる。
なお、本明細書において、「側面が概略一致する層」とは、各層の上端部と下端部が一致する場合、一の層の側面が、他の層の側面に対し内側にえぐれている場合、及び各層の側面のテーパー形状がそれぞれ異なる場合を含めて、上面から見た各層の側面の輪郭が概略一致することを指す。
また、ゲート電極の端部を、島状のゲート絶縁層、島状の半導体層、島状のチャネル保護層の端部より突出した形状とすることで、段差が緩和され、後に形成される絶縁層または導電層の被覆性を向上させることができる。
本発明の一態様は、ゲート電極と、ゲート絶縁層と、半導体層と、チャネル保護層と、ソース電極と、ドレイン電極と、を有し、ソース電極及びドレイン電極は、チャネル保護層に設けられたコンタクトホールを介して半導体層に電気的に接続され、ドレイン電極は、画素電極と電気的に接続され、ゲート絶縁層、半導体層、及びチャネル保護層の側面が概略一致していることを特徴とする表示装置である。
また、本発明の一態様は、トランジスタと、容量素子と、を有し、トランジスタは、ゲート電極上に形成されたゲート絶縁層と、ゲート絶縁層上に形成された半導体層と、半導体層上に形成された第１のチャネル保護層と、第１のチャネル保護層上に形成された第２のチャネル保護層と、第２のチャネル保護層上に形成され、第１及び第２のチャネル保護層に形成されたコンタクトホールを介して半導体層に電気的に接続するソース電極及びドレイン電極と、を有し、ドレイン電極は画素電極と電気的に接続され、トランジスタが有するゲート絶縁層、半導体層、及び第１のチャネル保護層の側面は概略一致し、容量素子は、容量配線とドレイン電極の間に、第２のチャネル保護層を挟んで形成されることを特徴とする表示装置である。
また、本発明の一態様は、導電層と、第１の絶縁層と、半導体層と、第２の絶縁層を形成し、第１のフォトリソグラフィ工程により、導電層と、第１の絶縁層と、半導体層と、第２の絶縁層を選択的に除去して、ゲート電極と、島状の半導体層を形成し、第２のフォトリソグラフィ工程により、第２の絶縁層の一部を選択的に除去して、島状の半導体層の一部を露出させ、第３のフォトリソグラフィ工程により、ソース電極及びドレイン電極を形成し、第４のフォトリソグラフィ工程により、画素電極を形成することを特徴とする表示装置の作製方法である。
また、本発明の一態様は、導電層と、第１の絶縁層と、半導体層と、第２の絶縁層を形成し、第１のフォトリソグラフィ工程により、導電層と、第１の絶縁層と、半導体層と、第２の絶縁層を選択的に除去して、ゲート電極と、容量配線と、島状の半導体層を形成し、ゲート電極と、容量配線と、島状の半導体層を覆って第３の絶縁層を形成し、第２のフォトリソグラフィ工程により、第２の絶縁層及び第３の絶縁層の一部を選択的に除去して、島状の半導体層の一部を露出させ、第３のフォトリソグラフィ工程により、ソース電極及びドレイン電極を形成し、ドレイン電極の一部は、前記第３の絶縁層及び容量配線と重畳し、第４のフォトリソグラフィ工程により、画素電極を形成することを特徴とする表示装置の作製方法である。
導電層と、第１の絶縁層と、半導体層と、第２の絶縁層と、第３の絶縁層の除去は、ドライエッチング法またはウェットエッチング法、もしくはドライエッチング法とウェットエッチング法を組み合わせて行うことができる。
ゲート電極、ソース電極、ドレイン電極、もしくはこれらの電極に接続する配線を、銅またはアルミニウムを含む材料で形成することにより、配線抵抗を低減し、信号の遅延を防ぐことができる。
半導体層には、単結晶半導体、多結晶半導体、微結晶半導体、非晶質半導体等を用いることができる。半導体材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を挙げることができる。
また、半導体層に酸化物半導体を用いることもできる。酸化物半導体の電子親和力は、シリコンやゲルマニウムと比較して大きく、半導体層と、ソース電極またはドレイン電極の間にオーミックコンタクト層を設けなくとも、半導体層と当該電極のオーミック接続を実現することが可能となる。半導体層に酸化物半導体を用いることで、半導体装置の作製工程を簡略化することが可能となり、半導体装置の生産性を向上させることができる。
電子供与体（ドナー）となる水分または水素などの不純物が低減されて高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ ＯＳ）は、その後、酸化物半導体に酸素を供給して、酸化物半導体内の酸素欠損を低減することによりｉ型（真性）又はｉ型に限りなく近い（実質的にｉ型化した）酸化物半導体とすることができる。そのため、チャネルが形成される半導体層にｉ型または実質的にｉ型化された酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性を有する。具体的に、高純度化された酸化物半導体は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）による水素濃度の測定値が、５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下、さらに好ましくは１×１０１６／ｃｍ３以下とする。また、ホール効果測定により測定できる酸化物半導体層のキャリア密度は、１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満とする。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。半導体層に、水分または水素などの不純物が低減されて高純度化され、さらに酸素欠損が低減された酸化物半導体を用いることにより、トランジスタのオフ電流を下げることができる。
ここで、酸化物半導体中の、水素濃度のＳＩＭＳ分析について触れておく。ＳＩＭＳ分析は、その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中における水素濃度の厚さ方向の分布をＳＩＭＳで分析する場合、対象となる膜が存在する範囲において、値に極端な変動が無く、ほぼ一定の値が得られる領域における平均値を、水素濃度として採用する。また、測定の対象となる膜の厚さが小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一定の値が得られる領域を見いだせない場合がある。この場合、当該膜が存在する領域における、水素濃度の最大値または最小値を、当該膜中の水素濃度として採用する。さらに、当該膜が存在する領域において、最大値を有する山型のピーク、最小値を有する谷型のピークが存在しない場合、変曲点の値を水素濃度として採用する。
本発明の一態様によれば、表示装置の作製工程を削減できるため、低コストで生産性の良いトランジスタを提供することができる。
本発明の一態様によれば、表示装置の作製工程を削減できるため、低コストで生産性の良い表示装置を提供することができる。
本発明の一態様によれば、消費電力が低減された表示装置を提供することができる。
本発明の一態様によれば、信頼性の高い表示装置を提供することができる。
本発明の一態様は、少なくとも上記課題の一つを解決する。
本発明の一態様を説明する上面図及び断面図。 本発明の一態様を説明する上面図及び断面図。 本発明の一態様を説明する上面図及び断面図。 本発明の一態様を説明する回路図。 本発明の一態様を説明する上面図及び断面図。 本発明の一態様を説明する断面図。 本発明の一態様を説明する断面図。 本発明の一態様を説明する断面図。 本発明の一態様を説明する断面図。 本発明の一態様を説明する断面図。 本発明の一態様を説明する図。 電子機器の一例を説明する図。 多階調マスクの一例を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
また、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
また、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を含む。
また、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
（実施の形態１）
本実施の形態では、フォトマスク数及びフォトリソグラフィ工程数を削減した表示装置の画素構成及び作製方法の一例について、図１乃至図９を用いて説明する。
図４（Ａ）に、表示装置に用いる半導体装置１００の構成の一例を説明する。半導体装置１００は、基板１０１上に画素領域１０２と、ｍ個（ｍは１以上の整数）の端子１０５（１０５−１から１０５−ｍ）及び端子１０７を有する端子部１０３と、ｎ個（ｎは１以上の整数）の端子１０６（１０６−１から１０６−ｎ）を有する端子部１０４を有している。また、半導体装置１００は、端子部１０３に電気的に接続するｍ本の配線２１２と、端子部１０４に電気的に接続するｎ本の配線２１６と、配線２０３を有している。また、画素領域１０２は、縦ｍ個（行）×横ｎ個（列）のマトリクス状に配置された複数の画素１１０を有している。ｉ行ｊ列の画素１１０（ｉ、ｊ）（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）は、配線２１２−ｉ、配線２１６−ｊにそれぞれ電気的に接続されている。また、各画素は、容量電極または容量配線として機能する配線２０３と接続され、配線２０３は端子１０７と電気的に接続されている。また、配線２１２−ｉは端子１０５−ｉと電気的に接続され、配線２１６−ｊは端子１０６−ｊと電気的に接続されている。
端子部１０３及び端子部１０４は外部入力端子であり、外部に設けられた制御回路とＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等を用いて接続される。外部に設けられた制御回路から供給される信号は、端子部１０３及び端子部１０４を介して半導体装置１００に入力される。図４（Ａ）では、端子部１０３を画素領域１０２の左右外側に形成し、２カ所から信号を入力する構成を示している。また、端子部１０４を画素領域１０２の上下外側に形成し、２カ所から信号を入力する構成を示している。２カ所から信号を入力することにより、信号の供給能力が高まるため、半導体装置１００の高速動作が容易となる。また、半導体装置１００の大型化や高精細化に伴う配線抵抗の増大による信号遅延の影響を軽減することができる。また、半導体装置１００に冗長性を持たせることが可能となるため、半導体装置１００の信頼性を向上させることができる。なお、図４（Ａ）では端子部１０３及び端子部１０４をそれぞれ２カ所設ける構成としているが、それぞれ１カ所設ける構成としても構わない。
図４（Ｂ）は、画素１１０の回路構成を示している。画素１１０は、トランジスタ１１１と、液晶素子１１２と、容量素子１１３を有している。トランジスタ１１１のゲート電極は配線２１２−ｉに電気的に接続され、トランジスタ１１１のソース電極またはドレイン電極の一方は配線２１６−ｊに電気的に接続されている。また、トランジスタ１１１のソース電極またはドレイン電極の他方は、液晶素子１１２の一方の電極と、容量素子１１３の一方の電極に電気的に接続されている。液晶素子１１２の他方の電極は、電極１１４に電気的に接続されている。電極１１４の電位は、０Ｖや、ＧＮＤや、共通電位などの固定電位としておけばよい。また、容量素子１１３の他方の電極は、配線２０３に電気的に接続されている。
トランジスタ１１１は、液晶素子１１２に配線２１６−ｊから供給される画像信号を入力させるか否かを選択する機能を有する。配線２１２−ｉにトランジスタ１１１をオン状態とする信号が供給されると、トランジスタ１１１を介して配線２１６−ｊの画像信号が液晶素子１１２に供給される。液晶素子１１２は、供給される画像信号（電位）に応じて、光の透過率が制御される。容量素子１１３は、液晶素子１１２に供給された電位を保持するための保持容量（Ｃｓ容量ともいう）としての機能を有する。容量素子１１３は、必ずしも設ける必要はないが、容量素子１１３を設けることにより、トランジスタ１１１がオフ状態の時にソース電極とドレイン電極間に流れる電流（オフ電流）に起因する、液晶素子１１２に与えられた電位の変動を抑制することができる。
トランジスタ１１１のチャネルが形成される半導体層には、単結晶半導体、多結晶半導体、微結晶半導体、非晶質半導体等を用いることができる。半導体材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を挙げることができる。また、トランジスタ１１１のチャネルが形成される半導体層に酸化物半導体を用いることもできる。
また、一般に、シリコンやゲルマニウムなどの電子親和力は、金属の仕事関数よりも小さい。このため、シリコンやゲルマニウムを用いた半導体層と、ソース電極またはドレイン電極のオーミック接触を実現する必要がある場合は、半導体層と、ソース電極またはドレイン電極の間にオーミックコンタクト層を設ける必要がある。
しかしながら、酸化物半導体の電子親和力は、シリコンやゲルマニウムと比較して大きいため、ソース電極またはドレイン電極と酸化物半導体を用いた半導体層の間にオーミックコンタクト層を設けなくとも、オーミック接触を実現することが可能となる。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体の電子親和力は４．３ｅＶ程度であるため、半導体層にＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用いて、該半導体層に接続するソース電極またはドレイン電極に仕事関数が４．１ｅＶ程度であるチタンや、仕事関数が４．０ｅＶ程度である窒化チタン等を用いることで、オーミックコンタクト層を設けることなく、半導体層とソース電極またはドレイン電極のオーミック接触を実現することが可能となる。半導体層に酸化物半導体を用いることで、半導体装置の作製工程を簡略化することが可能となり、半導体装置の生産性を向上させることができる。
次に、図４で示した画素１１０の構成例について、図１乃至図３を用いて説明する。図１（Ａ）は、画素１１０の平面構成を示す上面図であり、図１（Ｂ）は、図１（Ａ）におけるＡ１−Ａ２の鎖線で示す部位の積層構成を示す断面図である。また、図１（Ｃ）は、図１（Ａ）におけるＢ１−Ｂ２の鎖線で示す部位の積層構成を示す断面図である。
本実施の形態に示すトランジスタ１１１は、Ｕ字型（Ｃ字型、コの字型、または馬蹄型）のソース電極２０６ａで、ドレイン電極２０６ｂを囲む形状としている。このような形状とすることで、トランジスタ１１１の占有面積が小さくても、十分なチャネル幅を確保することが可能となり、トランジスタの導通時に流れる電流（オン電流ともいう）の量を増やすことが可能となる。
また、画素電極２１０と電気的に接続するドレイン電極２０６ｂと、ゲート電極２０２の間に生じる寄生容量が大きいと、フィードスルーの影響を受けやすくなるため、液晶素子１１２に供給された電位が正確に保持できず、表示品位が低下する要因となる。本実施の形態に示すように、ソース電極２０６ａをＵ字型として、ドレイン電極２０６ｂを囲む形状とすることで、十分なチャネル幅を確保しつつ、ドレイン電極２０６ｂとゲート電極２０２間に生じる寄生容量を小さくすることができるため、表示装置の表示品位を向上させることができる。
また、ソース電極２０６ａとドレイン電極２０６ｂのどちらか、もしくは両方をトランジスタ１１１のチャネル形成領域を極力覆うように設けることで、遮光層として機能させることもできる。半導体層のチャネル形成領域と重なるように遮光層を設けることで、光照射によるトランジスタ特性の劣化を防ぐことができる。
配線２０３は、容量電極または容量配線として機能する。本実施の形態では、配線２０３と、絶縁層２１５と、ドレイン電極２０６ｂを重畳させて容量素子１１３を形成している。
断面Ａ１−Ａ２は、トランジスタ１１１及び容量素子１１３の積層構造を示している。本実施の形態におけるトランジスタ１１１は、ボトムゲート構造のトランジスタである。断面Ｂ１−Ｂ２は、配線２１６−ｊと、配線２１２−ｉの交差部における積層構造を示している。
図１（Ｂ）に示す断面Ａ１−Ａ２において、基板２００上に絶縁層２０１が形成され、絶縁層２０１上にゲート電極２０２及び配線２０３が形成されている。絶縁層２０１は下地層として機能する。また、ゲート電極２０２上に、ゲート絶縁層として機能する絶縁層２０４、半導体層２０５、チャネル保護層として機能する絶縁層２１４及び絶縁層２１５が形成されている。また、絶縁層２１５は半導体層２０５の側面を覆って形成されており、半導体層２０５の側面からの不純物浸入を防ぐ役割も有する。
また、絶縁層２１５上にソース電極２０６ａ及びドレイン電極２０６ｂが形成され、絶縁層２１４、及び絶縁層２１５に設けられたコンタクトホール２０８を介して、半導体層２０５に電気的に接続されている。また、絶縁層２１５上に画素電極２１０が形成され、ドレイン電極２０６ｂと電気的に接続されている。
配線２０３とドレイン電極２０６ｂが、絶縁層２１５を間に挟んで重畳している部分が容量素子１１３として機能する。絶縁層２１５は容量素子１１３の誘電体層として機能する。
図１（Ｃ）に示す断面Ｂ１−Ｂ２において、基板２００上に絶縁層２０１が形成され、絶縁層２０１上に配線２１２−ｉが形成されている。また、配線２１２−ｉ上に、絶縁層２０４と半導体層２０５が形成されている。また、半導体層２０５上に絶縁層２１４、及び絶縁層２１５が形成され、絶縁層２１５上に配線２１６−ｊが形成されている。
配線２１６−ｊと配線２１２−ｉの間に、上記絶縁層及び半導体層を設けることで、両配線間の膜厚方向の間隔を広げることができるため、配線２１６−ｊと配線２１２−ｉの交差部における寄生容量を低減することができる。交差部における寄生容量を低減することにより、配線２１６−ｊ及び配線２１２−ｉに供給される信号の遅延や波形のなまりが軽減され、表示品位の良い表示装置を実現することができる。
次に、図１で示した画素１１０と置き換え可能で、画素１１０とは異なる構成を有する画素１２０について、図２を用いて説明する。図２（Ａ）は、画素１２０の平面構成を示す上面図である。図２（Ｂ）に示す断面Ｃ１−Ｃ２は、図２（Ａ）におけるＣ１−Ｃ２の鎖線で示す部位の断面に相当する。図２に示す画素１２０は、画素１１０と容量素子の構成が異なる。
画素１２０が有する容量素子１２３は、配線２０３と、絶縁層２１５と、画素電極２１０を重畳させて形成する。容量素子の一方の電極に画素電極を用いることで、画素１２０の開口率を向上させることができ、また、高精細化が容易となるため、表示装置の表示品位を向上させることができる。また、バックライトからの光を効率よく使用することができるため、表示装置の消費電力を低減することができる。
続いて、図１及び図２で示した画素１１０及び画素１２０と置き換え可能で、画素１１０及び画素１２０とは異なる構成を有する画素１３０について、図３を用いて説明する。図３（Ａ）は、画素１３０の平面構成を示す上面図である。図３（Ｂ）に示す断面Ｄ１−Ｄ２は、図３（Ａ）におけるＤ１−Ｄ２の鎖線で示す部位の断面に相当する。図３に示す画素１３０は、画素１１０及び画素１２０と容量素子の構成が異なる。
画素１３０では配線２０３を省略し、容量素子１３３を、画素１３０に隣接する画素が有する配線２１２−ｉ＋１と、絶縁層２１５と、画素電極２１０を重畳させて形成する。配線２０３を省略することで、画素１３０の開口率を向上させることができ、また、高精細化が容易となるため、表示装置の表示品位を向上させることができる。また、バックライトからの光を効率よく使用することができるため、表示装置の消費電力を低減することができる。なお、画素１３０では配線２０３を省略するため、半導体装置１００の端子１０７も省略することができる。
次に、端子１０５（ｍ個の端子１０５の一つ）及び端子１０６（ｎ個の端子１０６の一つ）の構成例について、図５を用いて説明する。なお、端子１０７も、端子１０５または端子１０６と同様の構成とすることができる。図５（Ａ１）、図５（Ａ２）は、端子１０５の上面図及び断面図をそれぞれ図示している。図５（Ａ１）におけるＪ１−Ｊ２の鎖線は、図５（Ａ２）における断面Ｊ１−Ｊ２に相当する。また、図５（Ｂ１）、図５（Ｂ２）は、端子１０６の上面図及び断面図をそれぞれ図示している。図５（Ｂ１）におけるＫ１−Ｋ２の鎖線は、図５（Ｂ２）における断面Ｋ１−Ｋ２に相当する。なお、断面Ｊ１−Ｊ２及び断面Ｋ１−Ｋ２において、Ｊ２及びＫ２は、基板端部側に相当する。
断面Ｊ１−Ｊ２において、基板２００上に絶縁層２０１が形成され、絶縁層２０１上に配線２１２が形成されている。また、配線２１２上に、絶縁層２１５が形成されている。絶縁層２１５上に電極２２１が形成され、電極２２１は、絶縁層２１５に形成されたコンタクトホール２１９を介して配線２１２に電気的に接続されている。また、電極２２１上に電極２２２が形成されている。
断面Ｋ１−Ｋ２において、基板２００上に、絶縁層２０１、絶縁層２１５が形成されている。絶縁層２１５上に配線２１６が形成され、配線２１６上に電極２２３が形成されている。
続いて、図１を用いて説明した表示装置の画素１１０と、図５を用いて説明した端子１０５及び端子１０６の作製方法について、図６乃至図９を用いて説明する。なお、図６乃至図９における断面Ａ１−Ａ２、断面Ｊ１−Ｊ２、及び断面Ｋ１−Ｋ２は、図１及び図５におけるＡ１−Ａ２、Ｊ１−Ｊ２、及びＫ１−Ｋ２の鎖線で示した部位の断面図である。
まず、基板２００上に、絶縁層２０１、導電層２３１、絶縁層２３２、半導体層２３３、及び絶縁層２３４を形成する。この時、絶縁層２０１、導電層２３１、絶縁層２３２、半導体層２３３、及び絶縁層２３４を大気に曝すことなく連続して形成することで、各層及び各層界面の汚染を防ぎ、半導体装置の特性及び信頼性を高めることができる（図６（Ａ）参照）。
基板２００は、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁層を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。他に、石英基板、サファイア基板などを用いることができる。また、酸化ホウ素（Ｂ２Ｏ３）と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
絶縁層２０１は、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、酸化シリコン、窒化シリコン、窒化酸化シリコンまたは酸化窒化シリコンから選ばれた一又は複数の絶縁層による積層構造により形成することができ、基板２００からの不純物元素の拡散を防止する機能がある。なお、本明細書中において、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。絶縁層２０１は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、塗布法、印刷法等を適宜用いることができる。また、絶縁層２０１は５０ｎｍ以上３００ｎｍ以下、好ましくは１００ｎｍ以上２００ｎｍ以下の厚さで形成する。
また、下地層として機能する絶縁層２０１に、塩素、フッ素などのハロゲン元素を含ませることで、基板２００からの不純物元素の拡散を防止する機能をさらに高めることができる。絶縁層２０１に含ませるハロゲン元素の濃度は、ＳＩＭＳ（二次イオン質量分析計）を用いた分析により得られる濃度ピークにおいて、１×１０１５／ｃｍ３以上１×１０２０／ｃｍ３以下とすればよい。
次に、絶縁層２０１上にスパッタリング法、真空蒸着法、メッキ法等を用いて、１００ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上３００ｎｍ以下の厚さで導電層２３１を形成する。
導電層２３１は、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）タンタル（Ｔａ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）、マグネシウム（Ｍｇ）等の金属材料、又はこれらを主成分とする材料を用いて、単層又は積層して形成することができる。例えば、導電層２３１を、Ｃｕ−Ｍｇ−Ａｌ合金と、ＣｕまたはＡｌの積層としてもよい。絶縁層２０１と接してＣｕ−Ｍｇ−Ａｌ合金材料を設けることで、導電層２３１の密着性を向上させることができる。
導電層２３１は、後のフォトリソグラフィ工程により電極または配線として形成されるため、低抵抗材料であるＡｌやＣｕを用いるのが好ましい。ＡｌやＣｕを用いることで、信号の遅延や波形のなまりが軽減され、表示品位の良い表示装置を実現することができる。なお、Ａｌは耐熱性が低く、ヒロック、ウィスカー、あるいはマイグレーションによる不良が発生しやすい。Ａｌのマイグレーションを防ぐため、Ｍｏ、Ｔｉ、Ｗなどの、Ａｌよりも融点の高い金属材料、又はこれらを主成分とする材料をＡｌと積層することが好ましい。また、絶縁物でなければ、上記材料の酸化物または窒化物を積層しても良い。また、導電層２３１にＡｌを含む材料を用いる場合には、以後の工程におけるプロセス最高温度を３８０℃以下とすることが好ましく、３５０℃以下とするとさらに好ましい。
また、導電層２３１にＣｕを用いる場合も、マイグレーションによる不良やＣｕ元素の拡散を防ぐため、Ｍｏ、Ｔｉ、Ｗなどの、Ｃｕよりも融点の高い金属材料、又はこれらを主成分とする材料を積層することが好ましい。また、絶縁物でなければ、上記材料の酸化物または窒化物を積層しても良い。例えば、導電層２３１を窒化チタンとＣｕの積層としてもよい。また、導電層２３１にＣｕを含む材料を用いる場合には、以後の工程におけるプロセス最高温度を４５０℃以下とすることが好ましい。
本実施の形態では、導電層２３１として、絶縁層２０１上に厚さ５ｎｍの窒化チタンを形成し、窒化チタン上に厚さ２５０ｎｍのＣｕを形成する。
次に、導電層２３１上に、ゲート絶縁層として機能する絶縁層２３２を形成する。絶縁層２３２には、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ランタン、酸化ハフニウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））等を用いることができ、絶縁層２０１と同様の方法で形成することができる。また、絶縁層２３２は単層に限らず異なる層の積層でも良い。例えば、絶縁層ＡとしてプラズマＣＶＤ法により窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し、絶縁層Ａの上に絶縁層Ｂとして酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層して、絶縁層２３２としても良い。
また、絶縁層２３２の形成は、スパッタリング法やプラズマＣＶＤ法などの他、μ波（例えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ法などの成膜方法を適用することができる。
本実施の形態では、絶縁層２３２として、窒化シリコンと酸化シリコンの積層を用いる。具体的には、導電層２３１上に窒化シリコンを５０ｎｍの厚さで形成し、該窒化シリコン上に酸化シリコンを１００ｎｍの厚さで形成する。
また、この後形成する半導体層に酸化物半導体を用いる場合には、該酸化物半導体と同種の成分を含む絶縁材料を絶縁層２３２に用いてもよい。絶縁層２３２を異なる層の積層とする場合には、酸化物半導体に接する層を酸化物半導体と同種の成分を含む絶縁材料とすればよい。このような材料は酸化物半導体との相性が良く、これを絶縁層２３２に用いることで、酸化物半導体との界面の状態を良好に保つことができるからである。ここで、「酸化物半導体と同種の成分」とは、酸化物半導体の構成元素から選択される一または複数の元素を意味する。例えば、酸化物半導体がＩｎ−Ｇａ−Ｚｎ系の酸化物半導体材料によって構成される場合、同種の成分を含む絶縁材料としては酸化ガリウムなどがある。
また、絶縁層２３２を積層構造とする場合には、酸化物半導体と同種の成分を含む絶縁材料でなる膜と、該膜の成分材料とは異なる材料を含む膜との積層構造としても良い。
次いで、絶縁層２３２上に半導体層２３３を形成する。ここでは、半導体層２３３に酸化物半導体を用いる例について説明する。酸化物半導体は、スパッタリング法、蒸着法、ＰＣＶＤ法、ＰＬＤ法、ＡＬＤ法またはＭＢＥ法などを用いて形成することができる。
酸化物半導体は、好ましくはスパッタリング法により、基板加熱温度を１００℃以上６００℃以下、好ましくは１５０℃以上５５０℃以下、さらに好ましくは２００℃以上５００℃以下とし、スパッタガスとして酸素ガスを用いて成膜する。酸化物半導体の厚さは、１ｎｍ以上４０ｎｍ以下、好ましくは３ｎｍ以上２０ｎｍ以下とする。成膜時の基板加熱温度が高いほど、得られる酸化物半導体中の不純物濃度は低くなる。
なお、酸化物半導体をトランジスタのチャネル形成領域として用いる場合は、酸化物半導体が薄いほどトランジスタの短チャネル効果が低減される。ただし、薄くしすぎると界面散乱の影響が強くなり、電界効果移動度の低下が起こることがある。
半導体層２３３に用いる酸化物半導体としては、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物や、Ｉｎ−Ｇａ系酸化物、Ｉｎ系酸化物、Ｓｎ系酸化物、Ｚｎ系酸化物などを用いることができる。また、上記酸化物半導体に酸化シリコンを含ませてもよい。
酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。酸化物半導体をｉ型（真性）とするため、この後行う脱水化または脱水素化、及び酸素の供給は有効である。
なお、酸化物半導体をトランジスタのチャネル形成領域として用いる場合は、トランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（「ＩＧＺＯ」ともいう）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物という意味であり、その化学量論比は問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
また、酸化物半導体として、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｓｎ、Ｚｎ、Ｆｅ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０）で表記される材料を用いてもよい。
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
本実施の形態では、酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットを用いてスパッタリング法により３０ｎｍの厚さで酸化物半導体を形成する。また、酸化物半導体層は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下においてスパッタリング法により形成することができる。スパッタガスを希ガスと酸素の混合雰囲気とする場合は、酸素ガスの割合を３０体積％以上、好ましくは５０体積％以上、さらに好ましくは８０体積％以上とする。
酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ系酸化物をスパッタリング法で形成するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の金属酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ層を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：２：１［ｍｏｌ数比］、またはＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の金属酸化物ターゲットを用いてもよい。また、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：０：１［ｍｏｌ数比］の組成比を有するターゲットを用いることもできる。また、原子数比でＩｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：１：２、２：１：３、または３：１：４で示されるＩｎ−Ｇａ−Ｚｎ系金属酸化物ターゲットを用いてもよい。
また、酸化物半導体層としてＩｎ−Ｓｎ−Ｚｎ系酸化物材料をスパッタリング法で形成する場合は、原子数比がＩｎ：Ｓｎ：Ｚｎ＝１：１：１、２：１：３、１：２：２、または２０：４５：３５で示されるＩｎ−Ｓｎ−Ｚｎ系金属酸化物ターゲットを用いることが好ましい。
また、金属酸化物ターゲットの相対密度は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体を緻密な膜とすることができる。
酸化物半導体層を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。例えば、スパッタガスとしてアルゴンを用いる場合は、純度９Ｎ、露点−１２１℃、含有Ｈ２Ｏ量０．１ｐｐｂ以下、含有Ｈ２量０．５ｐｐｂ以下が好ましく、酸素を用いる場合は、純度８Ｎ、露点−１１２℃、含有Ｈ２Ｏ量１ｐｐｂ以下、含有Ｈ２量１ｐｐｂ以下が好ましい。
酸化物半導体層の成膜は、減圧状態に保持された成膜室内に基板を保持し、基板温度を１００℃以上６００℃以下好ましくは３００℃以上５００℃以下として行う。なお、導電層２３１にＡｌが用いられている場合は、基板温度を３８０℃以下、好ましくは３５０℃以下とし、また、導電層２３１にＣｕが用いられている場合は、基板温度を４５０℃以下とする。
基板を加熱しながら成膜することにより、成膜した酸化物半導体層に含まれる水素、水分、水素化物、または水酸化物などの不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体層を成膜する。
成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体層に含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源電力０．５ｋＷ、スパッタガスとして酸素（酸素流量比率１００％）を用いる条件が適用される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、ごみともいう）が軽減でき、膜厚分布も均一となるために好ましい。
次いで、必要であれば、第１の加熱処理を行ってもよい。第１の加熱処理によって酸化物半導体層中の過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）し、酸化物半導体層の構造を整え、酸化物半導体層中の不純物濃度を低減することができる。
第１の加熱処理は、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、２５０℃以上７５０℃以下、または４００℃以上基板の歪み点未満の温度で行う。ただし、第１のフォトリソグラフィ工程により形成された配線層にＡｌが用いられている場合は、加熱処理の温度を３８０℃以下、好ましくは３５０℃以下とし、また、第１のフォトリソグラフィ工程により形成された配線層にＣｕが用いられている場合は、加熱処理の温度を４５０℃以下とする。本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下で４５０℃、１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性ガスが用いられる。
例えば、第１の加熱処理として、高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。
第１の加熱処理を、窒素または希ガスなどの不活性ガス、酸素、超乾燥エアのガス雰囲気下で行なう場合は、これらの雰囲気に水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
第１の加熱処理は、減圧雰囲気または不活性雰囲気で加熱処理を行った後、温度を保持しつつ酸化性雰囲気に切り替えてさらに加熱処理を行うと好ましい。これは、減圧雰囲気または不活性雰囲気にて加熱処理を行うと、酸化物半導体層中の不純物濃度を低減することができるが、同時に酸素欠損も生じてしまうためであり、このとき生じた酸素欠損を、酸化性雰囲気での加熱処理により低減することができる。
また、第１の熱処理は、酸化物半導体層形成後であれば、いつ行っても構わない。
次いで、半導体層２３３の上に、絶縁層２３４を形成する。絶縁層２３４は、絶縁層２０１または絶縁層２３２と同様の材料及び方法で形成することができる。
なお、半導体層２３３に酸化物半導体を用いる場合、絶縁層２３４として、酸素を含む絶縁物を用いることが好ましい。また、半導体層２３３に酸化物半導体を用いる場合、酸化物半導体と同種の成分を含む金属酸化物を形成してもよい。
本実施の形態では、絶縁層２３４として膜厚２００ｎｍの酸化シリコンをスパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化シリコンのスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。また、ターゲットには、酸化シリコンまたはシリコンを用いることができる。例えば、シリコンをターゲットに用いて、酸素を含む雰囲気下でスパッタを行うと酸化シリコンを形成することができる。
絶縁層２３４の成膜時における成膜室内の残留水分を除去するためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜した絶縁層２３４は、絶縁層２３４中に含まれる不純物の濃度を低減することができる。また、絶縁層２３４の成膜室内の残留水分を除去するための排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。
絶縁層２３４を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
次いで、必要であれば、減圧雰囲気下、不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア雰囲気下で第２の加熱処理（好ましくは２００℃以上６００℃以下、例えば２５０℃以上５５０℃以下）を行ってもよい。ただし、導電層２３１にＡｌが用いられている場合は、加熱処理の温度を３８０℃以下、好ましくは３５０℃以下とし、また、導電層２３１にＣｕが用いられている場合は、加熱処理の温度を４５０℃以下とする。例えば、窒素雰囲気下で４５０℃、１時間の第２の加熱処理を行ってもよい。第２の加熱処理を行うと、酸化物半導体層が絶縁層２３４と接した状態で昇温され、酸素を含む絶縁層２３４から酸素を半導体層２３３へ供給することができる。なお、絶縁層２３４形成後に、第２の加熱処理を兼ねて第１の加熱処理を行っても良い。また、半導体層２３３への酸素の供給は、イオン注入法またはイオンドーピング法などを用いて行ってもよい。
次いで、第１のフォトリソグラフィ工程を行う。まず、絶縁層２３４の上に第１のフォトマスクとして多階調マスクを用いて、レジストマスク２３５を形成する（図６（Ｂ）参照）。
ここで、図１３を用いて、多階調マスクについて説明しておく。多階調マスクとは、露光部分、中間露光部分、及び未露光部分に３つの露光レベルを行うことが可能なマスクであり、透過した光が複数の強度となる露光マスクである。一度の露光及び現像工程により、複数（代表的には二種類）の厚さの領域を有するレジストマスクを形成することが可能である。このため、多階調マスクを用いることで、露光マスク（フォトマスク）の枚数を削減することが可能である。
多階調マスクの代表例としては、図１３（Ａ）に示すようなグレートーンマスク８０１ａ、図１３（Ｃ）に示すようなハーフトーンマスク８０１ｂがある。
図１３（Ａ）に示すように、グレートーンマスク８０１ａは、透光性基板８０２及びその上に形成される遮光部８０３並びに回折格子８０４で構成される。遮光部８０３においては、光の透過率が０％である。一方、回折格子８０４はスリット、ドット、メッシュ等の光透過部の間隔を、露光に用いる光の解像度限界以下の間隔とすることにより、光の透過率を制御することができる。なお、回折格子８０４は、周期的なスリット、ドット、メッシュ、または非周期的なスリット、ドット、メッシュどちらも用いることができる。
透光性基板８０２としては、石英等の透光性基板を用いることができる。遮光部８０３及び回折格子８０４は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。
グレートーンマスク８０１ａに露光光を照射した場合、図１３（Ｂ）に示すように、遮光部８０３においては、光透過率８０５は０％であり、遮光部８０３及び回折格子８０４が設けられていない領域では光透過率８０５は１００％である。また、回折格子８０４においては、１０〜７０％の範囲で調整可能である。回折格子８０４における光の透過率の調整は、回折格子のスリット、ドット、またはメッシュの間隔及びピッチの調整により可能である。
図１３（Ｃ）に示すように、ハーフトーンマスク８０１ｂは、透光性基板８０２及びその上に形成される半透過部８０７並びに遮光部８０６で構成される。半透過部８０７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉなどを用いることができる。遮光部８０６は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。
ハーフトーンマスク８０１ｂに露光光を照射した場合、図１３（Ｄ）に示すように、遮光部８０６においては、光透過率８０８は０％であり、遮光部８０６及び半透過部８０７が設けられていない領域では光透過率８０８は１００％である。また、半透過部８０７においては、１０〜７０％の範囲で調整可能である。半透過部８０７に於ける光の透過率の調整は、半透過部８０７の材料により調整可能である。
多階調マスクを用いて形成されたレジストマスク２３５は、厚さの異なる複数の領域（ここでは、２つの領域）からなるレジストマスクであり、厚さの厚い領域と、薄い領域を有する。レジストマスク２３５において、厚い領域をレジストマスク２３５の凸部と呼び、薄い領域をレジストマスク２３５の凹部と呼ぶ場合がある。
レジストマスク２３５をマスクとして、導電層２３１、絶縁層２３２、半導体層２３３、及び絶縁層２３４を選択的にエッチングし、ゲート電極２０２、配線２０３、配線２１２、島状の絶縁層２０４、島状の半導体層２０５、島状の絶縁層２１４を形成する（図７（Ａ）参照）。
導電層２３１、絶縁層２３２、半導体層２３３、及び絶縁層２３４のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）を用いることができる。
ドライエッチングとしては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。また、絶縁層２０１は基板２００からの不純物元素の拡散を防止する機能を有するため、上記エッチングに際して、絶縁層２０１が極力エッチングされることのないように、エッチング条件を調整することが好ましい。また、絶縁層２０１の材料に、上記エッチングの際にエッチングされにくい材料を用いると好適である。
次いで、酸素プラズマによるアッシング等により、レジストマスク２３５を縮小させる。この時、レジストマスク２３５の厚さの薄い領域のレジストは除去され、島状の絶縁層２１４が露出する（図７（Ｂ）参照）。
次いで、残存したレジストマスク２３５をマスクとして、島状の絶縁層２０４、島状の半導体層２０５、島状の絶縁層２１４を選択的に除去し、ゲート電極２０２の一部、配線２０３の一部、配線２１２の一部を露出させる。この時、島状の絶縁層２０４、島状の半導体層２０５、及び島状の絶縁層２１４は、それぞれの側面が概略一致し、上面から見て各層が概略同様の形状となる。
また、ゲート電極２０２の端部を、島状の絶縁層２０４、島状の半導体層２０５、島状の絶縁層２１４の端部より外側に突出した形状とすることで、段差が緩和され、後に形成される絶縁層または導電層の被覆性を向上させることができる。（図８（Ａ）参照）。
また、島状の半導体層２０５をゲート電極２０２と重畳させ、かつ、ゲート電極２０２よりも島状の半導体層２０５を小さく設けることで、ゲート電極２０２側からの光照射によるトランジスタ特性の劣化を防ぐことができる。
なお、図示していないが、後に形成される配線２１６と、配線２０３及び配線２１２の交差部における寄生容量を低減させるため、交差部に相当する部位の配線２０３及び配線２１２上に、島状の絶縁層２０４、島状の半導体層２０５、島状の絶縁層２１４を残存させる。
次いで、レジストマスク２３５を除去する。多階調マスクを用いると、複数回のフォトリソグラフィ工程を一回のフォトリソグラフィ工程に置き換えることが可能となるため、半導体装置の生産性を向上させることができる。
なお、特段の説明が無い限り、本明細書で言うフォトリソグラフィ工程には、レジストマスクの形成工程と、導電層または絶縁層のエッチング工程と、レジストマスクの剥離工程が含まれているものとする。
次いで、島状の絶縁層２１４、配線２０３、配線２１２上に絶縁層２１５を形成する。絶縁層２１５は、絶縁層２０１、絶縁層２３２（島状の絶縁層２０４）、絶縁層２３４（島状の絶縁層２１４）と同様の材料及び方法で形成することができる。また、絶縁層２１５は、容量素子１１３の誘電体層として機能するため、比誘電率が大きい材料を用いることが好ましい。本実施の形態では、絶縁層２１５として膜厚２００ｎｍの窒化シリコンをスパッタリング法を用いて成膜する。窒化シリコンは酸化シリコンよりも比誘電率が大きく、また、外部からの不純物の浸入を防ぐ保護層として機能することができるため好ましい（図８（Ｂ）参照）。
次いで、第２のフォトマスクを用いた第２のフォトリソグラフィ工程により、絶縁層２１５及び絶縁層２１４を選択的に除去し、コンタクトホール２０８及びコンタクトホール２１９を形成する。コンタクトホール２０８において、半導体層２０５の一部が露出し、コンタクトホール２１９において、配線２１２の一部が露出する（図９（Ａ）参照）。また、接触抵抗を低減するため、コンタクトホールは極力大きい面積もしくは、コンタクトホールの数を多くすることが好ましい。
次いで、絶縁層２１５上に導電層を形成し、第３のフォトマスクを用いた第３のフォトリソグラフィ工程により、ソース電極２０６ａ、ドレイン電極２０６ｂ、電極２２１、配線２１６を形成する（図９（Ｂ）参照）。ソース電極２０６ａ、ドレイン電極２０６ｂ、電極２２１、配線２１６を形成するための導電層は、導電層２３１と同様の材料及び方法で形成することができる。本実施の形態では、導電層として、スパッタリング法により絶縁層２１５上に厚さ５ｎｍの窒化チタンを形成し、窒化チタン上に厚さ２５０ｎｍのＣｕを形成する。
次いで、ソース電極２０６ａ、ドレイン電極２０６ｂ、電極２２１、配線２１６上に透光性を有する導電層を形成し、第４のフォトマスクを用いた第４のフォトリソグラフィ工程により、画素電極２１０、電極２２２、電極２２３を形成する（図９（Ｃ）参照）。
透光性を有する導電層は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、ソース電極２０６ａ、ドレイン電極２０６ｂ、配線２１６などの酸化を防ぐため、これらの電極または配線の一部または全部を、画素電極２１０を形成するための導電層で覆うこともできる。
また、本実施の形態では透過型の表示装置の画素部の作製方法について例示したが、透過型に限らず、反射型の表示装置の画素部にも適用することができる。反射型の表示装置の画素部を得る場合は、画素電極として光反射率の高い導電層（反射導電層ともいう）、例えば、アルミニウム、チタン、銀、ロジウム、ニッケルなどの可視光の反射率が高い金属、或いは、これら金属の少なくとも１つを含む合金、またはそれらの積層を用いればよい。
また、必要に応じて、画素電極と同じ材料を、半導体層のチャネル形成領域と重なるように配置することもできる。
本実施の形態では、透光性を有する導電層として厚さ８０ｎｍのＩＴＯを用いる。また、ＩＴＯのエッチングは、関東化学株式会社製の透明導電膜エッチング液ＩＴＯ−０７Ｎを用いることができる。
また、端子部１０３及び端子部１０４において、配線２１２及び配線２１６を露出した状態のままとせず、ＩＴＯなどの酸化物導電性材料で覆うことは重要である。配線２１２及び配線２１６は金属層であるため、配線２１２及び配線２１６を露出した状態のままとすると、露出表面が酸化され、ＦＰＣ等との接触抵抗が増大する。接触抵抗の増大は、外部から入力される信号の遅延や波形のなまりを生じるため、外部からの信号が正確に伝達されず、半導体装置の信頼性を低下させてしまう。配線２１２及び配線２１６の露出表面を、ＩＴＯなどの酸化物導電性材料で覆うことにより、ＦＰＣ等との接触抵抗の増大を防ぎ、半導体装置の信頼性を向上させることができる。
以上の作製方法により、トランジスタ１１１及び容量素子１１３を有する画素１１０と、端子１０５及び端子１０６を形成することができる。また、画素１２０及び画素１３０も、画素１１０と同様の作製方法により形成することができる。
また、半導体層２０５は、上面及び側面が絶縁層２１５で覆われ、下面が金属層であるゲート電極２０２により覆われているため、外部から不純物が浸入しにくく、信頼性の高い半導体装置とすることができる。加えて、絶縁層２１５と絶縁層２０１を窒化シリコンで形成し、半導体層２０５を窒化シリコンで覆う構成とすることで、半導体装置の信頼性をさらに向上させることができる。
本実施の形態によれば、従来よりも少ないフォトマスク及びフォトリソグラフィ工程により半導体装置を作製することが可能となる。よって、低コストで、生産性の良い表示装置を作製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１と一部異なる工程例を、図１０を用いて説明する。なお、実施の形態１と同一の箇所には同じ符号を用い、同じ符号の詳細な説明はここでは省略する。
まず、実施の形態１と同様に、基板２００上に絶縁層２０１を形成し、絶縁層２０１上に導電層２３１を形成する。本実施の形態では、後に成膜する半導体層の成膜温度が２００℃以上４５０℃以下、半導体層の成膜後の加熱処理の温度が２００℃以上４５０℃以下であるため、導電層２３１として、２層のＭｏの間にＣｕを挟んだ３層の積層を用いる。
次いで、導電層２３１の上に絶縁層２３２を設け、絶縁層２３２の上に１ｎｍ以上１０ｎｍ以下の第１の酸化物半導体層を形成する。本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１７０ｍｍ、基板温度２５０℃、圧力０．４Ｐａ、直流（ＤＣ）電源電力０．５ｋＷとし、スパッタガスを酸素のみ、アルゴンのみ、または、アルゴン及び酸素として、膜厚５ｎｍの第１の酸化物半導体層を成膜する。
次いで、基板を配置する雰囲気を窒素、または乾燥空気とし、第１の加熱処理を行う。第１の加熱処理の温度は、２００℃以上４５０℃以下とする。また、第１の加熱処理の加熱時間は１時間以上２４時間以下とする。第１の加熱処理によって第１の酸化物半導体層が結晶化され、第１の結晶性酸化物半導体層１４８ａとなる（図１０（Ｂ）参照）。
次いで、第１の結晶性酸化物半導体層１４８ａ上に１０ｎｍよりも厚い第２の酸化物半導体層を形成する。本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１７０ｍｍ、基板温度４００℃、圧力０．４Ｐａ、直流（ＤＣ）電源電力０．５ｋＷとし、スパッタガスとして酸素のみ、アルゴンのみ、または、アルゴン及び酸素として、膜厚２５ｎｍの第２の酸化物半導体層を成膜する。
次いで、基板を配置する雰囲気を窒素、または乾燥空気とし、第２の加熱処理を行う。第２の加熱処理の温度は、２００℃以上４５０℃以下とする。また、第２の加熱処理の加熱時間は１時間以上２４時間以下とする。第２の加熱処理によって第２の酸化物半導体層が結晶化され、第２の結晶性酸化物半導体層１４８ｂとなる（図１０（Ｃ）参照）。
次いで、第２の結晶性酸化物半導体層１４８ｂ上に絶縁層２３４を形成する。以降の工程は、実施の形態１に従って行うことで、トランジスタ１１１を得ることができる。ただし、本実施の形態を用いた場合、トランジスタ１１１のチャネル形成領域を含む半導体層は、第１の結晶性酸化物半導体層１４８ａ、及び第２の結晶性酸化物半導体層１４８ｂの積層となる。第１の結晶性酸化物半導体層１４８ａ、及び第２の結晶性酸化物半導体層１４８ｂは、Ｃ軸配向を有している。
第１の結晶性酸化物半導体層と第２の結晶性酸化物半導体層の積層を有するトランジスタは、トランジスタに光照射が行われ、またはバイアス−熱ストレス（ＢＴ）試験前後においてもトランジスタのしきい値電圧の変化量が低減でき、安定した電気的特性を有する。
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
（実施の形態３）
実施の形態１及び実施の形態２で例示したトランジスタを用いた表示装置の一形態を図１１に示す。
図１１（Ａ）は、トランジスタ４０１０、及び液晶素子４０１３を、第１の基板４００１と第２の基板４００６との間にシール材４００５によって封止したパネルの平面図であり、図１１（Ｂ）は、図１１（Ａ）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、画素部４００２上に第２の基板４００６が設けられている。よって画素部４００２は、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。
また、第１の基板４００１上のシール材４００５によって囲まれている領域より外側の領域に、入力端子４０２０を有し、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ、ＦＰＣ４０１８ｂが接続されている。ＦＰＣ４０１８ａは、別途異なる基板に作製された信号線駆動回路４００３と電気的に接続され、ＦＰＣ４０１８ｂは、別途異なる基板に作製された走査線駆動回路４００４と電気的に接続されている。画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８ａ及びＦＰＣ４０１８ｂを介して、信号線駆動回路４００３及び走査線駆動回路４００４から供給される。
なお、別途異なる基板に作製された駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。
また、図示していないが、信号線駆動回路４００３または走査線駆動回路４００４は、本明細書で開示するトランジスタを用いて、基板４００１上に形成してもよい。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）を用いることができる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
図１１に示す表示装置は、電極４０１５及び配線４０１６を有しており、電極４０１５及び配線４０１６はＦＰＣ４０１８ａが有する端子と異方性導電層４０１９を介して、電気的に接続されている。
電極４０１５は、第１の電極４０３０と同じ導電層から形成され、配線４０１６は、トランジスタ４０１０のソース電極及びドレイン電極と同じ導電層で形成されている。
本実施の形態では、トランジスタ４０１０として、実施の形態１及び実施の形態２で示したトランジスタを適用することができる。画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことがでれば特に限定されず、様々な表示素子を用いることができる。
図１１は、表示素子として液晶素子を用いた表示装置の例を示している。図１１において、表示素子である液晶素子４０１３は、第１の電極４０３０、第２の電極４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁層４０３２、絶縁層４０３３が設けられている。第２の電極４０３１は第２の基板４００６側に設けられ、第１の電極４０３０と第２の電極４０３１とは液晶層４００８を介して積層する構成となっている。
また、スペーサー４０３５は、第２の基板４００６上に絶縁層で形成された柱状のスペーサであり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いても良い。
表示素子として液晶素子を用いる場合、液晶層４００８に、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等の液晶材料を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶材料を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶材料とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、液晶材料の固有抵抗率は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗率の値は、２０℃で測定した値とする。
液晶表示装置の各画素に設けられる容量素子４０１１（保持容量）の容量は、各画素に配置されるトランジスタ４０１０のリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。チャネルが形成される半導体層に、ｉ型または実質的にｉ型化された酸化物半導体を用いたトランジスタ４０１０を用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
また、ｉ型または実質的にｉ型化された酸化物半導体層を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。さらに、ｉ型または実質的にｉ型化された酸化物半導体層を用いたトランジスタは、保持容量を設けなくても、液晶素子に印加された電位の保持が可能となる。
また、酸化物半導体層を用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。また、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製することもできるため、液晶表示装置の部品点数を削減することができる。
また、液晶表示装置としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどの液晶素子を用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ−Ｖｉｅｗ）モードなどを用いることができる。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、液晶表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方式（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケンシャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うことができる。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラー表示の液晶表示装置に限定されるものではなく、モノクロ表示の液晶表示装置に適用することもできる。
なお、図１１において、第１の基板４００１、第２の基板４００６としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
表示素子に電圧を印加する第１の電極及び第２の電極（画素電極、共通電極、対向電極などともいう）は、取り出す光の方向、電極が設けられる場所、及び電極のパターン構造によって透光性、反射性を選択すればよい。
第１の電極４０３０、第２の電極４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、第１の電極４０３０、第２の電極４０３１のいずれか一方はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその窒化物から一つ、又は複数種を用いて形成することができる。
また、第１の電極４０３０、第２の電極４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体またはその誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
（実施の形態４）
本実施の形態においては、上記実施の形態で説明した表示装置を具備する電子機器の例について説明する。
図１２（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード３００４などによって構成されている。上記実施の形態で示した表示装置を適用することにより、信頼性の高いノート型のパーソナルコンピュータとすることができる。
図１２（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用の付属品としてスタイラス３０２２がある。上記実施の形態で示した表示装置を適用することにより、信頼性の高い携帯情報端末（ＰＤＡ）とすることができる。
図１２（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍は、筐体２７０２及び筐体２７０４の２つの筐体で構成されている。筐体２７０２及び筐体２７０４は、軸部２７１２により一体とされており、該軸部２７１２を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０２には表示部２７０５が組み込まれ、筐体２７０４には表示部２７０７が組み込まれている。表示部２７０５及び表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１２（Ｃ）では表示部２７０５）に文章を表示し、左側の表示部（図１２（Ｃ）では表示部２７０７）に画像を表示することができる。上記実施の形態で示した表示装置を適用することにより、信頼性の高い電子書籍とすることができる。
また、図１２（Ｃ）では、筐体２７０２に操作部などを備えた例を示している。例えば、筐体２７０２において、電源端子２７２１、操作キー２７２３、スピーカー２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図１２（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成されている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２８０８などを備えている。また、筐体２８００には、携帯電話の充電を行う太陽電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８０１内部に内蔵されている。
また、表示パネル２８０２はタッチパネルを備えており、図１２（Ｄ）には映像表示されている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能である。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図１２（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。上記実施の形態で示した表示装置を適用することにより、信頼性の高い携帯電話とすることができる。
図１２（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６などによって構成されている。上記実施の形態で示した表示装置を適用することにより、信頼性の高いデジタルビデオカメラとすることができる。
図１２（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。上記実施の形態で示した表示装置を適用することにより、信頼性の高いテレビジョン装置とすることができる。
テレビジョン装置の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
１００ 半導体装置
１０１ 基板
１０２ 画素領域
１０３ 端子部
１０４ 端子部
１０５ 端子
１０６ 端子
１０７ 端子
１１０ 画素
１１１ トランジスタ
１１２ 液晶素子
１１３ 容量素子
１１４ 電極
１２０ 画素
１２３ 容量素子
１３０ 画素
１３３ 容量素子
２００ 基板
２０１ 絶縁層
２０２ ゲート電極
２０３ 配線
２０４ 絶縁層
２０５ 半導体層
２０８ コンタクトホール
２１０ 画素電極
２１２ 配線
２１４ 絶縁層
２１５ 絶縁層
２１６ 配線
２１９ コンタクトホール
２２１ 電極
２２２ 電極
２２３ 電極
２３１ 導電層
２３２ 絶縁層
２３３ 半導体層
２３４ 絶縁層
２３５ レジストマスク
８０２ 透光性基板
８０３ 遮光部
８０４ 回折格子
８０５ 光透過率
８０６ 遮光部
８０７ 半透過部
８０８ 光透過率
２７０２ 筐体
２７０４ 筐体
２７０５ 表示部
２７０７ 表示部
２７１２ 軸部
２７２１ 電源端子
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ 容量素子
４０１３ 液晶素子
４０１５ 電極
４０１６ 配線
４０１８ ＦＰＣ
４０１９ 異方性導電層
４０２０ 入力端子
４０３０ 電極
４０３１ 電極
４０３２ 絶縁層
４０３３ 絶縁層
４０３５ スペーサー
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
１４８ａ 結晶性酸化物半導体層
１４８ｂ 結晶性酸化物半導体層
２０６ａ ソース電極
２０６ｂ ドレイン電極
４０１８ａ ＦＰＣ
４０１８ｂ ＦＰＣ
８０１ａ グレートーンマスク
８０１ｂ ハーフトーンマスク

Claims (12)

  1. ゲート電極と、ゲート絶縁層と、半導体層と、チャネル保護層と、ソース電極と、ドレイン電極と、を有し、
    前記ソース電極及び前記ドレイン電極は、前記チャネル保護層に設けられたコンタクトホールを介して前記半導体層に電気的に接続され、
    前記ドレイン電極は、画素電極と電気的に接続され、
    前記ゲート絶縁層、前記半導体層、及び前記チャネル保護層の側面が概略一致していることを特徴とする表示装置。
  2. トランジスタと、容量素子と、を有し
    前記トランジスタは、
    ゲート電極上に形成されたゲート絶縁層と、
    前記ゲート絶縁層上に形成された半導体層と、
    前記半導体層上に形成された第１のチャネル保護層と、
    前記第１のチャネル保護層上に形成された第２のチャネル保護層と、
    前記第２のチャネル保護層上に形成され、前記第１及び前記第２のチャネル保護層に形成されたコンタクトホールを介して前記半導体層に電気的に接続するソース電極及びドレイン電極と、を有し、
    前記ドレイン電極は画素電極と電気的に接続され、
    前記トランジスタが有する前記ゲート絶縁層、前記半導体層、及び前記第１のチャネル保護層の側面は概略一致し、
    前記容量素子は、
    容量配線と前記ドレイン電極の間に、前記第２のチャネル保護層を挟んで形成されることを特徴とする表示装置。
  3. 請求項１または請求項２において、
    前記ゲート電極は前記半導体層と重畳し、
    前記ゲート電極の端部が、前記半導体層の端部より外側に突出した形状を有することを特徴とする表示装置。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記半導体層は、酸化物半導体であることを特徴とする表示装置。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記ゲート電極、前記ソース電極、または前記ドレイン電極は、銅を含む材料で形成されていることを特徴とする表示装置。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記ゲート電極の下に、下地層が形成されていることを特徴とする表示装置。
  7. 導電層と、第１の絶縁層と、半導体層と、第２の絶縁層を形成し、
    第１のフォトリソグラフィ工程により、前記導電層と、前記第１の絶縁層と、前記半導体層と、前記第２の絶縁層を選択的に除去して、ゲート電極と、島状の半導体層を形成し、
    第２のフォトリソグラフィ工程により、前記第２の絶縁層の一部を選択的に除去して、前記島状の半導体層の一部を露出させ、
    第３のフォトリソグラフィ工程により、ソース電極及びドレイン電極を形成し、
    第４のフォトリソグラフィ工程により、画素電極を形成することを特徴とする表示装置の作製方法。
  8. 導電層と、第１の絶縁層と、半導体層と、第２の絶縁層を形成し、
    第１のフォトリソグラフィ工程により、前記導電層と、前記第１の絶縁層と、前記半導体層と、前記第２の絶縁層を選択的に除去して、ゲート電極と、容量配線と、島状の半導体層を形成し、
    前記ゲート電極と、前記容量配線と、前記島状の半導体層を覆って第３の絶縁層を形成し、
    第２のフォトリソグラフィ工程により、前記第２の絶縁層及び前記第３の絶縁層の一部を選択的に除去して、前記島状の半導体層の一部を露出させ、
    第３のフォトリソグラフィ工程により、ソース電極及びドレイン電極を形成し、
    前記ドレイン電極の一部は、前記第３の絶縁層および前記容量配線と重畳し、
    第４のフォトリソグラフィ工程により、画素電極を形成することを特徴とする表示装置の作製方法。
  9. 請求項７または請求項８において、
    前記導電層と、前記第１の絶縁層と、前記半導体層と、前記第２の絶縁層の形成を、
    大気に曝すことなく連続して行うことを特徴とする表示装置の作製方法。
  10. 請求項７乃至請求項９のいずれか一項において、
    前記半導体層は、酸化物半導体であることを特徴とする表示装置の作製方法。
  11. 請求項７乃至請求項１０のいずれか一項において、
    前記ゲート電極、前記ソース電極、または前記ドレイン電極は、銅を含む材料で形成されていることを特徴とする表示装置の作製方法。
  12. 請求項７乃至請求項１１のいずれか一項において、
    前記ゲート電極、前記ソース電極、または前記ドレイン電極を形成した後のプロセス最高温度が４５０℃以下であることを特徴とする表示装置の作製方法。
JP2011267795A 2010-12-10 2011-12-07 表示装置の作製方法 Expired - Fee Related JP5968616B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011267795A JP5968616B2 (ja) 2010-12-10 2011-12-07 表示装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010275919 2010-12-10
JP2010275919 2010-12-10
JP2011267795A JP5968616B2 (ja) 2010-12-10 2011-12-07 表示装置の作製方法

Publications (3)

Publication Number Publication Date
JP2012138574A true JP2012138574A (ja) 2012-07-19
JP2012138574A5 JP2012138574A5 (ja) 2015-01-08
JP5968616B2 JP5968616B2 (ja) 2016-08-10

Family

ID=46198431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011267795A Expired - Fee Related JP5968616B2 (ja) 2010-12-10 2011-12-07 表示装置の作製方法

Country Status (4)

Country Link
US (2) US8658448B2 (ja)
JP (1) JP5968616B2 (ja)
KR (1) KR20120065249A (ja)
TW (1) TWI534905B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014025006A (ja) * 2012-07-27 2014-02-06 Fujimori Kogyo Co Ltd 粘着剤組成物及び表面保護フィルム
TWI467301B (zh) * 2012-10-24 2015-01-01 友達光電股份有限公司 顯示面板
JP2015065202A (ja) * 2013-09-24 2015-04-09 株式会社東芝 半導体素子、表示装置、半導体素子の製造方法及び表示装置の製造方法
JP2015228491A (ja) * 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 半導体装置、タッチセンサ、表示装置
JPWO2015045213A1 (ja) * 2013-09-30 2017-03-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板及びその製造方法
JP2020507208A (ja) * 2017-02-22 2020-03-05 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司 アレイ基板及びアレイ基板の製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497689B (zh) * 2011-12-02 2015-08-21 財團法人工業技術研究院 半導體元件及其製造方法
KR102079188B1 (ko) 2012-05-09 2020-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
US9224824B2 (en) * 2012-06-28 2015-12-29 Sharp Kabushiki Kaisha Display device substrate and display device equipped with same
US8766244B2 (en) * 2012-07-27 2014-07-01 Creator Technology B.V. Pixel control structure, array, backplane, display, and method of manufacturing
CN102916051B (zh) * 2012-10-11 2015-09-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN102945863A (zh) * 2012-10-26 2013-02-27 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
KR102440904B1 (ko) 2012-12-28 2022-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6108898B2 (ja) 2013-03-19 2017-04-05 株式会社東芝 表示装置、薄膜トランジスタ、表示装置の製造方法及び薄膜トランジスタの製造方法
CN104752514B (zh) * 2013-12-26 2018-05-25 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法和应用
KR20150108984A (ko) * 2014-03-18 2015-10-01 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
CN107408579B (zh) * 2015-03-03 2021-04-02 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
CN104867945B (zh) * 2015-05-13 2018-02-13 京东方科技集团股份有限公司 阵列基板、阵列基板制造方法和显示装置
KR102389622B1 (ko) * 2015-09-17 2022-04-25 삼성디스플레이 주식회사 투명 표시 장치 및 투명 표시 장치의 제조 방법
CN105448936B (zh) * 2016-01-04 2019-07-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN106876334B (zh) * 2017-03-10 2019-11-29 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板
KR20210069835A (ko) * 2019-12-04 2021-06-14 엘지디스플레이 주식회사 디스플레이 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091582A (ja) * 1998-09-08 2000-03-31 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2003163266A (ja) * 2001-11-28 2003-06-06 Sony Corp 半導体装置の製造方法および半導体装置
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
JP2007173489A (ja) * 2005-12-21 2007-07-05 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2007258675A (ja) * 2006-02-21 2007-10-04 Idemitsu Kosan Co Ltd Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
JP2008209931A (ja) * 2008-03-12 2008-09-11 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2009224705A (ja) * 2008-03-18 2009-10-01 Toshiba Mobile Display Co Ltd 配線形成方法

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6319876A (ja) * 1986-07-11 1988-01-27 Fuji Xerox Co Ltd 薄膜トランジスタ装置
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
JP3172840B2 (ja) 1992-01-28 2001-06-04 株式会社日立製作所 アクティブマトリクス基板の製造方法および液晶表示装置
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH11111994A (ja) * 1997-10-03 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI261927B (en) * 2003-12-03 2006-09-11 Quanta Display Inc Method of manufacturing a thin film transistor array
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US6869833B1 (en) * 2004-03-16 2005-03-22 Quanta Display Inc. Method of manufacturing a thin film transistor of a liquid crystal display
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP5243686B2 (ja) * 2005-04-28 2013-07-24 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
KR101338301B1 (ko) * 2005-09-16 2013-12-09 고에키자이단호진 고쿠사이카가쿠 신고우자이단 표시 장치 등의 전자 장치의 제조 장치, 제조 방법, 및표시 장치 등의 전자 장치
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
KR100766318B1 (ko) * 2005-11-29 2007-10-11 엘지.필립스 엘시디 주식회사 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101576813B1 (ko) * 2007-08-17 2015-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5395415B2 (ja) * 2007-12-03 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8207026B2 (en) * 2009-01-28 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011013596A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011013561A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102386147B1 (ko) 2009-07-31 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR101084176B1 (ko) * 2009-11-26 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
KR101117727B1 (ko) * 2009-12-16 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
WO2012035975A1 (en) 2010-09-15 2012-03-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
TWI424507B (zh) * 2011-04-15 2014-01-21 Chunghwa Picture Tubes Ltd 薄膜電晶體陣列基板的製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091582A (ja) * 1998-09-08 2000-03-31 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2003163266A (ja) * 2001-11-28 2003-06-06 Sony Corp 半導体装置の製造方法および半導体装置
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
JP2007173489A (ja) * 2005-12-21 2007-07-05 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2007258675A (ja) * 2006-02-21 2007-10-04 Idemitsu Kosan Co Ltd Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
JP2008209931A (ja) * 2008-03-12 2008-09-11 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2009224705A (ja) * 2008-03-18 2009-10-01 Toshiba Mobile Display Co Ltd 配線形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014025006A (ja) * 2012-07-27 2014-02-06 Fujimori Kogyo Co Ltd 粘着剤組成物及び表面保護フィルム
TWI467301B (zh) * 2012-10-24 2015-01-01 友達光電股份有限公司 顯示面板
JP2015065202A (ja) * 2013-09-24 2015-04-09 株式会社東芝 半導体素子、表示装置、半導体素子の製造方法及び表示装置の製造方法
JPWO2015045213A1 (ja) * 2013-09-30 2017-03-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板及びその製造方法
JP2015228491A (ja) * 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 半導体装置、タッチセンサ、表示装置
JP2020507208A (ja) * 2017-02-22 2020-03-05 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司 アレイ基板及びアレイ基板の製造方法

Also Published As

Publication number Publication date
TW201243960A (en) 2012-11-01
US20120146035A1 (en) 2012-06-14
US8658448B2 (en) 2014-02-25
KR20120065249A (ko) 2012-06-20
US20140151696A1 (en) 2014-06-05
JP5968616B2 (ja) 2016-08-10
US8803154B2 (en) 2014-08-12
TWI534905B (zh) 2016-05-21

Similar Documents

Publication Publication Date Title
JP5968616B2 (ja) 表示装置の作製方法
US12040331B2 (en) Transistor, liquid crystal display device, and manufacturing method thereof
US20240371893A1 (en) Liquid crystal display device, el display device, and manufacturing method thereof
JP5933878B2 (ja) 半導体装置
JP5806043B2 (ja) 半導体装置の作製方法
JP5925449B2 (ja) 液晶表示装置の作製方法
JP6033071B2 (ja) 半導体装置
TW201036163A (en) Semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160706

R150 Certificate of patent or registration of utility model

Ref document number: 5968616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees