TWI531027B - 穿矽導通體之製法及結構 - Google Patents

Description

穿矽導通體之製法及結構

本發明係關於穿矽導通體(through silicon via，簡稱TSV)製法及其結構。

於半導體技術中，傳統的積體電路的操作速度會受到晶片上各互連組件之間的距離影響，訊號傳輸距離越短，電路元件所能達到的操作速度就越快。對於晶片(chip)結構而言，二層之間的垂直距離係可能遠小於單層的寬度，故以垂直方式堆疊晶粒的三維立體的電路設計(3D IC)將可明顯減少晶片上組件的連接距離，進而有效增加整體的操作速度。為了將不同組件整合至單一晶片的堆疊結構中，使晶粒與晶粒之間形成互連導體以電性連接各層組件，而有TSV結構的發展，特別是在需要較佳性能及較高密度等晶片接合製程的元件中，例如應用在微機電系統、光電及電子元件等晶圓級封裝(Wafer Level Package,WLP)的結構中。

現今一般的TSV作法是在晶圓的正面以蝕刻或雷射的方式鑽出導孔，再將導電材料如多晶矽、銅、鎢等材質填入該等導孔(Via)中以形成導電的通道(即連接內外部的互連結構)。最後，將晶圓或晶粒背面薄化以露出導孔的通道。在TSV製作完成後，透過將各晶圓或晶粒堆疊並使得其各導孔通道接合，將可使各晶圓或晶粒間達成電性連結，成為三維的堆疊積體電路(3D IC)。

本發明之一目的是提供一種TSV製法及其結構，可改善於導通孔內填導電材料時可能於導通孔開口處產生襯層懸突(liner overhang)的問題。

依據本發明之一具體實施例之製造TSV結構的方法，其特徵在於包括下列步驟。於一基板上形成一圖案化硬遮罩，此圖案化硬遮罩具有一開口。於開口的側壁上形成一間隙壁狀物。於形成間隙壁狀物後，經由開口蝕刻間隙壁狀物及基板，以於基板形成一具有一擴大開口的導通孔。

依據本發明之另一具體實施例之TSV結構，包括一基板、一介電襯層及一導電材料。基板包括一導通孔。導通孔具有一開口部及一本體部。開口部具有一在上的開口尺寸較在下的開口尺寸大的傾斜形狀。本體部具有一柱形、實質上的柱形、下部之孔徑係往底部漸減的柱形、或下部之孔徑係往底部漸減的實質上的柱形。介電襯層覆蓋導通孔的側壁。導電材料填充具有介電襯層覆蓋側壁的導通孔。

於本發明之一具體實施例中，利用將導通孔形成為一具有開口部及本體部，而使開口部在上部的開口尺寸較下部的開口尺寸大的構形，以改善開口處產生懸突的問題。

本發明之發明人發現，導通孔的垂直構形，在導通孔填入導電材料時，往往在孔口形成懸突(overhang)，使得導通孔未能被導電材料充份填滿，而出現淚滴狀空洞、縫細空洞或底部空洞等問題。若將導通孔的孔徑直接以使用光阻的微影與蝕刻製程做成較大的特徵尺寸時，又無法滿足尺寸最小化的需求，再者，如第1圖所示之一具體實施例，第2圖為第1圖的局部放大圖，可看到以此種方式所形成的導通孔1的開口部2的壁3上，往往會有紐結(kink) 4的形成，如此也會促使在填料時形成懸突，而影響填料品質，例如縫隙空洞5的產生。

請參照第3至8圖，其顯示依據本發明之另一具體實施例的製造TSV結構的方法。應注意到本文中各圖式之尺寸大小並未按其真實比例製作，而僅為示意之參考，且於各實施例中相同之元件可能使用相同之符號標記。

首先，請參照第3圖，提供一基板10。基板10可以是單晶矽(monocrystalline silicon)、砷化鎵(gallium arsenide，GaAs)或其他習知技藝所熟知之材質。基板厚度大體上為700至1000微米(micrometer)，但不限於此。基板10上可已設置或形成若干元件，例如半導體元件。然後，於基板10上形成一圖案化硬遮罩12，圖案化硬遮罩12具有一開口14。圖案化硬遮罩12則可利用微影與蝕刻製程製得，其材料則可以選擇與基板有較高蝕刻選擇比者，例如當基板為矽時，圖案化硬遮罩12可包括例如氮化矽、碳化矽、或碳氮化矽(Si(C,N))等材料。然後，於開口14的側壁16上形成一如第4圖所示的間隙壁狀物18。間隙壁狀物18的形成，可藉由例如，參照第3圖，於圖案化硬遮罩12表面，包括開口14的側壁16上，形成一間隙壁狀物材料層20，再進行一回蝕刻，以於側壁16上形成如第4圖所示的間隙壁狀物18。適合做為間隙壁狀物18的材料，主要是需要具備與圖案化硬遮罩12不同的蝕刻速率，較佳使間隙壁狀物18的蝕刻速率相較於圖案化硬遮罩12的蝕刻速率為快。當基板10為矽基板時，間隙壁狀物18的材料可以為例如氧化物(例如氧化矽)、非晶碳膜、或光阻材料等等。回蝕刻的方式可為濕蝕刻或乾蝕刻。

當考量基板上具有其他已設置或已形成的元件時，間隙壁狀物18較佳可藉由低溫製程製作，以避免高溫對已存在的元件造成傷害。例如，以一低溫(例如100℃)薄膜沉積製程於圖案化硬遮罩12上及開口14的側壁16上形成一間隙壁狀物材料層20，其材質例如為低溫沉積形成的氧化矽膜或氮化矽膜，然後對間隙壁狀物材料層20回蝕刻，而獲得預定厚度與寬度的間隙壁狀物18。亦可視需要再進行一濕蝕刻製程以使所形成的間隙壁狀物18具有所欲之預定厚度與寬度。

如第4圖所示，於形成間隙壁狀物18後，以圖案化硬遮罩12及間隙壁狀物18做為遮罩，經由開口14蝕刻基板10，以形成一導通孔。其中，雖然較佳使間隙壁狀物18的蝕刻速率相較於圖案化硬遮罩12的蝕刻速率為快，但間隙壁狀物18的蝕刻速率可大於、小於或等於基板10的蝕刻速率。於蝕刻過程中，間隙壁狀物18與由開口露出的基板10同時接受到蝕刻而漸漸被移除。由於間隙壁狀物18的厚度實質上由側壁16端往開口中心方向逐漸變薄，因此其靠近開口中心的外緣19厚度最薄，而最先被蝕刻移除乾淨，下方的基板10因為失去遮掩而開始被蝕刻，如此，間隙壁狀物18由外緣19向側壁16方向隨時間逐漸被移除，下方的基板10也以此方向逐漸增加被蝕刻的面積，因此，於基板10中形成具有擴口形狀的凹孔。如第5圖所示，其顯示恰藉由蝕刻製程22，例如非等向性乾蝕刻製程，將間隙壁狀物18完全移除之時，於基板10中蝕刻而形成一具有傾斜側壁的開口24。蝕刻製程22係繼續進行著，在完全移除間隙壁狀物18之後，繼續以圖案化硬遮罩12做為遮罩，對由開口24露出的基板10繼續蝕刻，由於側壁效應使得基板10在開口底部的蝕刻速率大於側壁的蝕刻速率，而形成如第6圖所示之導通孔26，其具有一開口部28及一本體部30。

開口部28具有一在上的開口尺寸較在下的開口尺寸大的傾斜形狀(tapered shape)。其傾斜面(開口部的側壁)可為平面，但不限於此，而或可為曲面或折面，只要開口部的上方開口尺寸較下方開口尺寸大即可。本體部30與開口部28直接鄰接，具有垂直或下部稍微向內傾斜而為實質上垂直的側壁；換言之，本體部30的側壁在垂直方向無明顯的折點。而於一種情形是，開口部28任一地方的開口尺寸(也可稱為孔徑)會大於或等於本體部30的任一處水平截面的孔徑。詳言之，本體部30具有一柱形、實質上的柱形、下部之孔徑係往底部漸減的柱形、或下部之孔徑係往底部漸減的實質上的柱形，換言之，本體部30是柱形孔洞，或是往底部略縮的柱形孔洞。本文中，「柱形」泛指所有的柱形而不侷限於圓柱形。開口部28的一側壁32的斜率絕對值小於本體部30的一側壁34的斜率絕對值。導通孔26尺寸可為孔徑約1至20微米，而深度約為10至200微米，或大約為10微米(孔徑)×60微米(孔深)。

開口部是導通孔的開口及其附近，所以占的深度遠小於本體部占的深度，開口部深度並無特別限制。可利用間隙壁狀物的厚度(例如2800埃(angstrom))、寬度及蝕刻選擇比一起控制開口斜度，亦控制了開口部的深度。間隙壁狀物被消耗掉的過程即反應開口傾斜的程度。例如，在相同的間隙壁狀物的厚度與寬度下，即形狀相同時，基板對間隙壁狀物的蝕刻選擇比越高時，亦即，基板的蝕刻速率相對於間隙壁狀物的蝕刻速率越大時，所形成的開口部傾斜程度，以開口部的側壁的斜率絕對值來說，會越大，或說越陡。又例如，在相同的基板對間隙壁狀物的蝕刻選擇比下，間隙壁狀物的形狀厚度越高，所形成的開口部傾斜程度，以開口部的側壁的斜率絕對值來說，會越大，或說越陡。而本體部的底部形狀則大體上對應於蝕刻前基板在開口中經由間隙壁狀物露出的形狀，亦即對應於間隙壁狀物寬度。導通孔最終形狀仍依最後的蝕刻結果而定，但由於本發明之製法上的特徵，導通孔與習知的構形比較之，係具有一個相對擴大的開口。

第7圖及第8圖顯示又一具體實施例，其中如第7圖所示，其顯示恰藉由蝕刻製程22將間隙壁狀物移除之時，此開口36之側壁斜率絕對值較第5圖所示的開口24的側壁斜率絕對值為大，也就是說較陡。並且，由於基板的蝕刻速率相對於間隙壁狀物的蝕刻速率大的緣故，於開口36的底部也已經向基板10的底部方向蝕刻出一柱形凹洞。再繼續進行蝕刻而獲得如第8圖所示之導通孔38。圖案化硬遮罩12可能隨蝕刻製程的進行而漸漸被移除，或者有殘留，則可進行剝除(stripping)。

於基板製得如上述具有擴口的導通孔後，進行導電材料的填入，即可避免垂直形狀引起的襯層懸突(liner overhang)，及因而避免金屬填入產生空洞(metal gap fill voiding)的問題。請參閱第9圖，於如上述之方法所製得的導通孔40的側壁及底部覆蓋一介電襯層42，然後填充一導電材料44，進一步進行一薄化製程，例如由基板背面46進行研磨(例如化學機械研磨)至填充的導電材料44露出，即成為依據本發明之一TSV結構48之一具體實施例。其中，介電襯層42可為一單層結構或一多層結構。並可於導通孔內之介電襯層42與導電材料44之間進一步設置一障壁層(barrier) 50，以及視需要而定於障壁層50與導電材料44之間設置一緩衝層。導電材料44可為金屬材料，例如Cu、W、Al等等。障壁層50可為例如Ti/TiN、Ta/TaN等材料。

依據本發明之製造TSV結構的方法可應用於正面(Frontside)或反面(Backside)的穿孔優先製作(Via-First)、穿孔中間製作(Via-Middle)、或穿孔最後製作(Via-Last)技術。以正面穿孔最後製作(Frontside Via-Last)來做說明，亦即在傳統IC製程的前段製程(Front-End-of-Line，FEOL)與後段製程(Back-End-of-Line，BEOL)均完成之後，利用蝕刻形成所需之導通孔，再依序填入介電襯層、視需要而定的阻障層、視需要而定的緩衝層、以及導電電極，最後平坦化並形成電性連接於導電電極之重佈層和焊墊層。此外，應用於穿孔中間製作之實施態樣時，亦即把TSV引入於傳統IC製程的前段製程與後段製程之間，省卻重佈層和焊墊層的製程，因此在整個TSV結構製作完成後，再進行半導體的一後段製程，如形成金屬內連線或接觸墊等結構等，以利用後段製程的佈線將TSV連通到元件與訊號源。採用穿孔中間製作或穿孔最後製作態樣時，較佳使用低溫氧化物膜做成間隙壁狀物。應用於穿孔優先製作之實施態樣時，即在傳統IC製程的前段製程進行之前，即完成TSV的製作。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

1、26、38、40．．．導通孔

2、28．．．開口部

3、16、32、34．．．側壁

4．．．紐結

5．．．縫隙空洞

10．．．基板

12．．．圖案化硬遮罩

14、24、36．．．開口

18．．．間隙壁狀物

20．．．間隙壁狀物材料層

22．．．蝕刻製程

30．．．本體部

42．．．介電襯層

44．．．導電材料

46．．．基板背面

48．．．TSV結構

50．．．障壁層

第1圖顯示導通孔的開口部壁上有紐結形成的掃描式電子顯微圖。

第2圖為第1圖的局部放大圖。

第3至6圖為依據本發明之另一具體實施例之製造TSV結構的方法的截面示意圖。

第7至8圖為依據本發明之又一具體實施例之製造TSV結構的方法的截面示意圖。

第9圖為依據本發明之仍又一具體實施例之TSV結構的截面示意圖。

10．．．基板

12．．．圖案化硬遮罩

14．．．開口

16．．．側壁

18．．．間隙壁狀物

Claims (11)

1. 一種製造穿矽導通體結構的方法，包括：於一基板上形成一圖案化硬遮罩，該圖案化硬遮罩具有一開口；於該開口的側壁上形成一間隙壁狀物；及於形成該間隙壁狀物後，經由該開口蝕刻該間隙壁狀物及該基板，以於該基板形成一具有一擴大開口的導通孔。
2. 如請求項1所述之製造穿矽導通體結構的方法，其中該間隙壁狀物的蝕刻速率相較於該圖案化硬遮罩的蝕刻速率為快。
3. 如請求項1所述之製造穿矽導通體結構的方法，其中該間隙壁狀物的蝕刻速率在該圖案化硬遮罩的蝕刻速率與該基板的蝕刻速率之間。
4. 如請求項1所述之製造穿矽導通體結構的方法，其中，於該開口的側壁上形成該間隙壁狀物的步驟包括：以低溫薄膜沉積製程於該圖案化硬遮罩上及該開口的側壁上形成一間隙壁狀物材料層；及對該間隙壁狀物材料層回蝕刻。
5. 如請求項1所述之製造穿矽導通體結構的方法，其中，於該開口的側壁上形成該間隙壁狀物的步驟包括：以低溫薄膜沉積製程於該圖案化硬遮罩上及該開口的側壁上形成一 間隙壁狀物材料層；對該間隙壁狀物材料層進行一回蝕刻製程；及進行一濕蝕刻製程以使所形成的該間隙壁狀物具有一預定厚度與寬度。
6. 如請求項1至5中之任一項所述之製造穿矽導通體結構的方法，其中經由該開口蝕刻該間隙壁狀物及該基板以於該基板形成該具有一擴大開口的導通孔係使用一非等向性乾蝕刻製程進行。
7. 一種穿矽導通體結構，包括：一基板，其包括一導通孔，該導通孔具有一開口部及一本體部，該開口部與該本體部直接緊鄰，該開口部具有一在上的開口尺寸較在下的開口尺寸大的傾斜形狀，該本體部具有一柱形、實質上的柱形、下部之孔徑係往底部漸減的柱形、或下部之孔徑係往底部漸減的實質上的柱形；一介電襯層，其覆蓋該導通孔的側壁；及一導電材料，其填充該具有介電襯層覆蓋側壁的導通孔。
8. 如請求項7所述之穿矽導通體結構，其中該開口部的一側壁具有一第一斜率及該本體部的一側壁具有一第二斜率，該第一斜率的絕對值小於該第二斜率的絕對值。
9. 如請求項7或8所述之穿矽導通體結構，其中該介電襯層包括一 多層結構。
10. 如請求項7或8所述之穿矽導通體結構，進一步包括一障壁層，其位於該導通孔內之該介電襯層與該導電材料之間。
11. 如請求項9所述之穿矽導通體結構，進一步包括一障壁層，其位於該導通孔內之該介電襯層與該導電材料之間。