CN102301465B - 贯穿衬底的通路 - Google Patents

Abstract

提供用于形成贯穿通路的方法和设备，例如，提供一种在包括衬底的半导体晶片的一部分中形成通路的方法。该方法包括：形成围绕衬底的第一部分的沟槽，使得第一部分与衬底的第二部分分离；在第一部分中形成贯穿衬底的孔；以及在孔中形成第一金属。沟槽贯穿衬底延伸。第一金属从衬底的前表面延伸到衬底的后表面。通路(240)包括孔和第一金属。

Description

贯穿衬底的通路

技术领域

本发明大体上涉及集成电路和插接器。更具体地，本发明涉及形成在集成电路中的贯穿晶片衬底的通路(via)和插接器。

背景技术

插接器(interposer)是裸芯或集成电路(IC)，其用于其它裸芯、IC之间或者裸芯或IC与封装衬底之间的界面走线。插接器可以包括布线、贯穿通路以及焊垫(pad)。此外，插接器可以包括有源电子器件或电路。传统的贯穿通路是完全贯穿半导体晶片或者裸芯延伸的通路，并且连接到晶片或者裸芯的前表面和后表面上的接触。硅晶片或者裸芯内的贯穿通路被称为贯穿硅通路(TAV)。

三维IC可以包括多个依次堆叠的减薄裸芯，并且裸芯间连接包括贯穿通路。三维IC具有高密度和高性能，并且能够节约成本。

包括器件或者电路的传感器及其它IC可接合到插接器上，插接器包括贯穿通路以连接到传感器和有源IC中的节点。例如，节点可连接到封装衬底或者其它器件和电路。

传统的贯穿通路包括通过从晶片的前表面蚀刻到晶片中形成的贯穿晶片或裸芯的孔。传统的贯穿通路在于晶片的前表面上形成布线、器件或者电路之前形成，或者，作为选择，传统的贯穿通路在于晶片的前表面上形成布线、器件或者电路之后形成，并且包括贯穿布线、器件或者电路的孔。

发明内容

本发明的原理提供例如在布线、器件或电路已经制备在衬底的前表面上之后从晶片衬底的后侧形成的贯穿衬底的通路，并且可选地，衬底已经被减薄。本发明的一个方面例如为贯穿衬底延伸且围绕贯穿衬底的通路但与其分离的隔离沟槽。沟槽将衬底的至少一部分分离成岛部和主要部分。贯穿衬底的通路形成在岛部中。岛部通过沟槽与主要部分电性隔离。

例如，根据本发明的一个方面，提供一种用于在包括衬底的半导体晶片的一部分中形成通路的方法。该方法包括：形成围绕衬底的第一部分的沟槽，使得第一部分与衬底的第二部分分离；在第一部分中形成贯穿衬底的孔；以及在孔中形成第一金属。沟槽贯穿衬底延伸。第一金属从衬底的前表面延伸到衬底的后表面。通路包括孔和第一金属。

根据本发明的另一方面，提供一种通路结构。该通路结构形成在包括衬底的半导体晶片的一部分中。该通路结构包括：衬底的第一部分、贯穿衬底且位于第一部分中的孔以及孔中的第一金属。沟槽围绕第一部分，使得第一部分与衬底的一部分分离。沟槽贯穿衬底延伸。第一金属从衬底的前表面延伸到衬底的后表面。

本发明的优点例如为通路贯穿衬底延伸且连接到在通路正上方的晶片的一部分中预先形成的布线、器件或者电路，从而实现位于通路上方的布线、器件和电路。例如，允许半导体传感器像素通过有源像素下方的通路进行后接触。此外，本发明的优点包括节约半导体面积，从而节约成本。

根据以下结合附图对本发明的示例性实施例的详细说明，本发明的这些和其它特征、目的和优点将变得更明显。

附图说明

图1表示根据本发明实施例的包括衬底和前表面层的半导体晶片的截面；

图2表示根据本发明第一实施例的形成沟槽、岛和孔之后的晶片的截面；

图3示出根据本发明第一实施例的形成内衬(liner)和籽晶层之后的晶片的截面；

图4示出根据本发明第一实施例的通过电镀式金属镀层在孔和沟槽内形成金属之后的晶片的截面；

图5示出根据本发明第一实施例的形成蚀刻后金属镀层之后的晶片的截面；

图6示出根据本发明第一实施例的电介质已经形成在沟槽和孔内之后的晶片的截面；

图7表示根据本发明第一实施例的从衬底的后表面去除金属镀层和籽晶层之后的晶片的截面；

图8表示根据本发明第二实施例的形成沟槽和岛之后的晶片的截面；

图9表示根据本发明第二实施例的电介质已经形成在沟槽中的晶片的截面；

图10A表示根据本发明第二实施例的形成孔之后的晶片的截面；

图10B表示根据可选第二实施例的形成孔之后的晶片的截面，在该可选第二实施例中通过蚀刻衬底的所有岛部分形成孔；

图11表示根据本发明第二实施例的在孔中形成金属之后的晶片的截面；

图12详述根据本发明一般实施例的用于形成贯穿通路的一般方法的步骤；

图13详述根据本发明第一实施例的用于形成贯穿通路的第一方法的步骤；

图14详述根据本发明第二实施例的用于形成贯穿通路的第二方法的步骤；

图15示出根据本发明实施例的连接到前接触并连接到后接触的本发明的通路的截面，其中后接触连接到焊垫；

图16是图示根据本发明实施例的示例性封装集成电路的截面图。

具体实施方式

应该理解，术语通路在这里用于表示贯穿衬底的通路，也就是从衬底的前表面到衬底的后表面贯穿晶片的衬底延伸的通路。

在硅衬底上镀铜可通过包括沉积内衬和籽晶层的金属镶嵌(damascene)电镀工艺进行。内衬用作第二铜镀金属与硅之间的扩散屏障(diffusionbarrier)。内衬可以包括氮化钽/钽(TaN/Ta)双层。籽晶层可包含铜。内衬和籽晶层可通过物理气相沉积(PVD)来沉积。籽晶层用作电镀的阴极。可选地，少量的有机材料可添加到籽晶层，以提高镀覆速率。添加有机材料允许不同速率的镀覆、超填充、超保形(super-conformal)或者自下至上镀覆。

晶片包括衬底，并且可选地包括前表面层。衬底包括例如硅或者其它半导体晶片衬底。前表面层包括例如形成在衬底上的布线、器件以及电路。可选地，前表面层可不包括布线、器件或者电路。布线、器件以及电路可全部位于前表面层中，或者部分位于前表面层中且部分位于衬底中。例如，场效应晶体管可具有位于衬底中的源极、漏极以及沟道区域和位于前表面层中的栅极、栅极绝缘体以及接触。应该注意，布线、器件和电路全部位于衬底中也是可行的。

前侧沟槽有时形成在衬底中。前侧沟槽从衬底的靠近前表面层的表面延伸而形成。前侧沟槽可在形成前表面层之前形成。可选地，前侧沟槽可在形成前表面层之后形成，通常包括贯穿前表面层的蚀刻。例如，前侧沟槽可用于电隔离，诸如浅沟槽隔离(STI)，或者用于沟槽动态随机存取存储器(DRAM)单元。

本发明特别关注至少部分填充有如二氧化硅的绝缘体并且邻接根据本发明的方法形成的通路的前侧沟槽。这样的前侧沟槽被视为延伸进入衬底的前表面层的延伸，从而称为延伸沟槽。因此，延伸沟槽被视为前表面层的部分，而不是衬底的部分。在这种情况下，衬底的前表面不是共平面的，而是位于一个以上的几何平面上。衬底前表面的第一部分包括衬底的除去邻接延伸沟槽的任何衬底表面之外的前表面。衬底前表面的第一部分位于第一平面内。衬底前表面的第二部分是邻接延伸沟槽底部的衬底表面。衬底前表面的第三部分是邻接延伸沟槽侧面的衬底表面。延伸沟槽可包括例如用于STI的沟槽。

例如，衬底可包括或不包括除了第一半导体层之外的层。除了第一半导体层之外的层典型地是附着于第一半导体层后表面的层。例如，绝缘体上硅(SOI)晶片包括层叠在绝缘体层顶部的第一硅半导体层，其任选地层叠在第二硅层顶部。绝缘体包括例如二氧化硅或者蓝宝石。对于包括除了第一半导体层之外的层的晶片，本发明某些实施例的衬底不包括除了第一半导体层之外的层。对于本发明的其它实施例，衬底不包括除了第一半导体层之外的一层或更多层。衬底可以是导电的，也可以是不导电的，或者可以包括或不包括导电的部分。

在半导体衬底上形成布线、器件以及电路的方法是集成电路及其制造领域中已知的。

本发明的一个方面例如为在晶片已经被处理并且可选地减薄之后从晶片的后侧形成贯穿衬底的通路(通路孔)。在晶片的衬底部分的前表面之上，该处理已经形成例如在前表面层上的布线、器件和/或电路。形成的器件例如是晶体管、电阻器、电容器、电感器以及传感器。传感器的示例包括用于照相机的光学传感器。

因为通路是导电体，所以其应该被隔离免于与插接器、IC或者晶片内的其它导电体或节点的无意连接，同时提供有意连接节点之间的良好低阻电连接，上述有意连接节点例如为晶片前部上或者前部之内的有意连接节点和晶片后部上的有意连接节点。因此，通路应该至少与晶片的衬底的通路所在的部分隔离。

本发明的一个方面是隔离沟槽，其贯穿衬底延伸，并且其围绕通路，但与通路分离。该沟槽将晶片或者晶片的一部分分成岛部和主要部分。通路形成在岛部中。岛部通过沟槽与主要部分电隔离。

图1表示根据本发明实施例的半导体晶片100的截面。晶片100包括衬底101和形成在衬底前侧的前表面层102。在简单实施例中，前表面层包括围绕前接触150的绝缘体。在另一实施例中，前表面层除了包括前接触150之外，还包括其间插入绝缘体的一级或更多级金属。布线、电源和接地面、电源和接地总线以及/或者接触垫可形成在金属级(metal level)中。更复杂的实施例额外地包括诸如电阻器、电容器以及电感器的无源电子部件，和/或诸如晶体管和二极管的有源电子部件。

在任一情况下，前表面层102包括前接触150，前接触150的底部靠近衬底101。图1所示的实施例具有贯穿前表面层102延伸的前接触150。在不同的实施例中，前接触150不贯穿前表面层102而延伸到前表面层102的上表面。在任一实施例中，前接触50可选地连接到前表面层102中的节点(未示出)，例如电源或接地节点、信号节点，或者包括无源和/或有源电子部件的电路的节点。在某些实施例中，前接触150连接到前表面层102顶表面上的焊垫(未示出)。另一个实施例可包括多个前接触150。

晶片100可以是标准厚度的晶片或者减薄晶片。对于减薄晶片，典型地，在形成前表面层102之后，通过晶片后表面的机械磨蚀来减薄晶片。例如，减薄晶片可以是100μm这样薄，甚或是10μm这样薄。减薄的晶片例如有益于提供用于三维IC的减薄裸芯。减薄裸芯使得三维IC的高度更低。减薄裸芯可包括贯穿衬底的通路，用于裸芯之间的互连。相比于更厚裸芯中的贯穿衬底的通路，减薄裸芯具有更短的贯穿衬底的通路。因此，相比于更厚裸芯中的贯穿衬底的通路，与减薄裸芯的贯穿衬底的通路有关的寄生电容更小。从而，减薄裸芯能够提供比更厚裸芯更快的电路运行。

图2至图7表示根据本发明第一实施例的形成通路的物理结构和工艺。本发明第一实施例的特征是其可仅利用一个掩模和仅进行一次反应离子蚀刻来形成。图8至图11表示根据本发明第二实施例的形成通路的物理结构和工艺。图12详述根据本发明一般实施例的形成通路的一般方法1200的步骤。图13详述根据本发明第一实施例的形成通路的第一方法1300的步骤。图14详述根据本发明第二实施例的形成通路的第二方法1400的步骤。第一和第二实施例都始于图1所示的晶片100。在形成包括任何布线、器件以及电路的前表面层之后形成通路。通路连接到前表面层中的前接触。

一般方法1200、第一方法1300以及第二方法1400包括获得晶片100的第一步骤1210，晶片100包括衬底101和前表面层102，前表面层102包括前接触150。第一步骤1210发生在一般方法1200、第一方法1300以及第二方法1400中的任何其它步骤之前。

在可选实施例中，第一步骤1210的备选是获得包括第一衬底的第一晶片。第一晶片附着于外部的最上层。最上层(topside)不是第一晶片的必备部分，而是附着于第一晶片的层，例如接合到第一晶片的包括绝缘体、二氧化硅、硅或其它半导体的第二衬底。最上层可以包括例如第二衬底，在第二衬底上附着整个第一晶片或者第一晶片的一部分或更多部分，诸如来自第一晶片的芯片。此外，一个或更多附加晶片的一部分或更多部分可选择地附着于第二衬底。最上层可以包括例如与附着的晶片或者芯片连接的布线，诸如与根据本发明的方法形成的通路连接的布线。最上层可以永久地附着于第一衬底，例如，当最上层用作封装衬底时。作为选择，最上层可以临时地附着于第一衬底，例如，在晶片或者芯片处理期间最上层用作临时固定物(fixture)时。在一般方法1200、第一方法1300和第二方法1400的以下说明中，对于可选实施例，提及的前表面层102应该被视为适用于最上层。

一般方法1200、第一方法1300和第二方法1400的第二步骤1220是，通过形成完全围绕岛并且将岛与衬底101的其余部分(主要部分)分离的沟槽，在衬底101内形成岛(岛部)。沟槽从衬底101的后表面到衬底101的前表面贯穿衬底101延伸，但是没有贯穿前表面层102。然而，应该注意，在某些情况下沟槽可在前表面层102内但不完全贯穿前表面层102适当地延伸。例如，沟槽通过反应离子蚀刻、深反应离子蚀刻或者湿蚀刻来形成。蚀刻是从衬底101的后侧进行。应该注意，在某些实施例中，邻接沟槽的衬底101的前表面是延伸沟槽的底部。

在一个实施例中，前表面层102包括电绝缘材料，该电绝缘材料例如通过使电绝缘材料的第一蚀刻速率低于衬底101的第二蚀刻速率而适于至少部分地控制沟槽的深度。在本实施例中，如果沟槽的底部邻接在底部具有电绝缘材料的延伸沟槽的底部，则延伸沟槽内的电绝缘材料适于至少部分地控制沟槽的深度。

在特定实施例中，衬底101或者衬底101的一部分为导电的，并且沟槽至少部分地形成在衬底101的导电部分中。在这种情况下，沟槽的一个用途是在衬底101的岛部与主要部分之间形成电绝缘屏障，从而使岛部和衬底101的主要部分电性隔离。

在第一方法1300的第三步骤1330中，在形成沟槽的同时在岛内形成孔。例如，通过与用于形成沟槽相同的反应离子蚀刻、深反应离子蚀刻或者湿蚀刻形成孔。蚀刻是从衬底101的后侧开始进行。

对于第一实施例，图2表示根据本发明第一实施例的形成第一沟槽220、第一岛202以及第一孔240之后的晶片200的截面。在图2至图7所示的第一实施例中，第一沟槽220为环形，并且第一孔240具有柱状形状。因此，第一岛202为具有一定厚度的圆柱壁的形状。衬底的其余部分(衬底201的第一主要部分)位于第一沟槽220的外侧。因为在第一方法1300中第一孔240是在形成第一沟槽220的同时形成，所以可采用单个掩模来蚀刻第一孔240和第一沟槽220。此外，仅需要一次反应离子蚀刻。

对于第二实施例，图8表示根据本发明第二实施例的形成第二沟槽820和第二岛802之后晶片800的截面。在图8至图11所示的第二实施例中，第二沟槽820具有环形形状。在这一点，第二岛802具有实心柱状形状。衬底的其余部分(衬底801的第二主要部分)位于第二沟槽820的外侧。

第二方法1400的第三步骤1430包括在第二沟槽820内形成电介质。图9示出根据本发明第二实施例在第二沟槽820中已经形成电介质之后的晶片900的截面。在所示的实施例中，电介质包括两个电介质部分，第一电介质层921和第二电介质922。第一电介质层921包括例如低温氧化物(例如，二氧化硅)。低温氧化物典型地通过800摄氏度或更低温度的沉积形成。第二电介质922包括例如二氧化硅、氧化物、聚酰亚胺、底层填料(underfill)、抗蚀剂、有机绝缘体、低温共烧陶瓷浆(low temperature co-fired ceramic paste)或者局部空隙。在另一个实施例中，单一电介质填充第二沟槽820。在任一情况下，第二岛802通过第二沟槽820与衬底801的第二主要部分电性隔离，第二沟槽820使第二岛802与衬底801的第二主要部分绝缘。

一般方法1200的第三步骤1230和第二方法1400的第四步骤1440包括在岛部中形成孔。对于第二方法1400，图10A表示根据本发明第二实施例的形成第二孔1040之后的晶片1000的截面。第二孔1040具有柱状形状。如果第二孔1040直径不是太大，则第二岛802为一定厚度的圆柱壁的形状。第二孔1040例如通过在形成并填充第二沟槽820之后的蚀刻步骤形成。蚀刻步骤包括例如反应离子蚀刻、深反应离子蚀刻或者湿蚀刻。

第二孔1040可以通过蚀刻第二岛802的全部而使得没有第二岛802剩余而形成。图10B表示根据可选第二实施例形成第二孔1040之后的晶片1001的截面，其中第二孔1040是通过蚀刻第二岛802的全部而形成。在第二实施例中，第二孔1040的壁可以是沟槽820中形成的电介质，例如第二方法1400的第三步骤1430中形成的第一电介质层921。可选第二实施例包括在先前暴露于沟槽中的第二岛802的侧壁上形成电介质，其中在形成电介质之后形成的孔邻接电介质。蚀刻第二岛802的全部的示例蚀刻为湿蚀刻或者使用六氟化氙(XeF6)的蚀刻。

一般方法1200的第四步骤1240、第一方法1300的第四步骤1340以及第二方法1400的第五步骤1450包括在孔中形成金属。在第一方法1300中，第一金属形成在第一孔240中。第一金属包括第一金属镀层。在第二方法1400中，第二金属形成在第二孔1040中。第二金属包括第二金属镀层。

对于第二方法，图11表示根据本发明第二实施例的在第二孔1040中形成第二金属之后的晶片1100的截面。第二金属包括通过电镀形成的第二金属镀层1141。第二孔1040中第二金属的形成包括电镀和在电镀之前在第二孔1040的壁上形成内衬1042和籽晶层1043。如果第二孔1040通过蚀刻第二岛802的全部而形成，则内衬1042和籽晶层1043沉积在沟槽820内形成的电介质上。第二金属镀层1141包括例如通过铜镶嵌电镀工艺镀覆的铜。内衬1042用作第二金属镀层1141(例如铜镀层)与下层半导体(例如硅)之间的扩散屏障。籽晶层1043包括例如铜籽晶。籽晶层1043用作电镀的阴极。可选地，少量有机材料可添加到籽晶层1043中，以提高镀覆速率。添加有机材料允许不同速率的镀覆、超填充、超保形或者自下至上的镀覆。

第一方法1300的第四步骤1340还包括在第一沟槽220中形成第一金属，且示出于图3和图4中。对于第一方法1300的第四步骤1340，第一沟槽220中的第一金属是在例如通过如上所述的金属镶嵌电镀工艺在第一孔240中形成第一金属的同时且以相同方式形成的。第一孔240和第一沟槽220中第一金属的形成包括第一金属镀层404的电镀和电镀之前至少在第一孔240和第一沟槽220的壁上形成内衬和籽晶层303。图3示出根据本发明第一实施例的在形成内衬和籽晶层303之后的晶片300的截面(为了简化，内衬和籽晶层被表示为图3中以标号303标识的双层)。内衬和籽晶层303也在衬底201的第一主要部分的至少一部分和第一岛202的至少一部分上形成在晶片的后表面上，如图3所示。图4示出根据本发明第一实施例的至少在第一孔240和第一沟槽220中通过电镀第一金属镀层404形成第一金属之后的晶片400的截面。第一金属镀层404包括例如通过电镀形成的金属镀层。例如，第一金属镀层404包括铜。第一金属镀层404也形成在内衬和籽晶层303的顶部、晶片的后表面上衬底201的第一主要部分的至少一部分和第一岛202的至少一部分上，如图4所示。第一金属镀层404形成在衬底201的第一主要部分的至少一部分和第一岛202的至少一部分的后表面上是在与第一金属镀层404形成在第一孔240和第一沟槽220中相同的时间且以相同的方式形成的。

第一方法1300的第五步骤1350是蚀刻第一金属镀层404。图5示出根据本发明第一实施例的蚀刻第一金属镀层404之后的晶片500的截面。通过示例的方式，第一金属镀层404通过包括第一电蚀刻(electro-etch)、反应离子蚀刻和第二电蚀刻的三个蚀刻工艺而被蚀刻。第一电蚀刻去除第一沟槽220的底表面上的第一金属镀层404，即，沟槽的平行且最接近于前表面层102的内表面。反应离子蚀刻去除内衬和籽晶层的位于沟槽底表面上的部分，电性隔离至少留在第一孔240中的第一金属镀层的第一剩余部分541与第一金属镀层的形成在沟槽外侧内壁上的部分。第二电蚀刻去除第一金属镀层的位于沟槽外侧内壁上的部分。蚀刻的重要性在于：蚀刻使第一金属镀层的第一剩余部分541与第一金属镀层的第二剩余部分542电性隔离，其中第一金属镀层的第二剩余部分542位于衬底201的第一主要部分的底表面上，第一金属镀层的第一剩余部分541位于第一岛202的后表面上的第一孔240的外部。更重要地，蚀刻电性隔离第一金属镀层的第一剩余部分541与衬底201的第一主要部分。在蚀刻内衬和籽晶层303之后，第一内衬和籽晶层剩余部分531和第二内衬和籽晶层剩余部分532被保留。

一种可选方案是：在蚀刻第一金属镀层404之前，至少在第一金属镀层的位于第一孔240中的部分之上形成保护电介质层(未示出)。例如，保护电介质层沉积在全部暴露的第一金属镀层404之上。例如，通过化学机械抛光去除第一金属镀层上的位于第一孔240外部的保护电介质层，仅留下第一金属镀层上的第一孔240内的保护电介质层。保护电介质层的剩余部分保护孔中的金属镀层免受蚀刻。

一般方法1200的第五步骤1250和第一方法1300的第六步骤1360包括在沟槽中的金属上形成电介质。第一方法1300的第六步骤1360还包括在第一孔240中的金属上形成电介质。对于第一方法1300，图6示出根据本发明第一实施例的在第一沟槽220和第一孔240中已经形成电介质之后的晶片600的截面。电介质包括例如二氧化硅、氧化物、聚酰亚胺、底层填料、抗蚀剂、低温共烧陶瓷浆、有机绝缘体或者空隙。电介质可额外地例如在如图6所示衬底201的第一主要部分的后表面上和/或第一岛202的后表面上形成在第一孔240和第一沟槽220的外部。第一岛202通过第一沟槽220与衬底201的第一主要部分电性隔离，第一沟槽220使第一岛202与衬底201的第一主要部分绝缘。

可选地，对于第二实施例，至少部分被第二金属镀层1141围绕的空隙1150可以至少部分填充电介质。以电介质至少部分填充之前的空隙1150在图11中示出。

第一方法1300的第七步骤1370包括从衬底的后表面去除金属镀层以及内衬和籽晶层，即，去除位于衬底后表面上的第一内衬和籽晶层剩余部分531、第二内衬和籽晶层剩余部分532、位于衬底后表面下方的第一金属镀层的第一剩余部分541以及第一金属镀层的第二剩余部分542，以及衬底后表面下方的任何残余氧化物。金属镀层以及内衬和籽晶层通过例如化学机械抛光从衬底的后表面去除。图7表示根据本发明第一实施例的从衬底的后表面去除金属镀层以及内衬和籽晶层之后晶片700的截面。

图15示出根据本发明实施例的包括与前接触150和耦接到焊垫1560的后接触1550接触的本发明的通路1580的晶片1500的截面。一般方法1200、第一方法1300以及第二方法1400的最后步骤1260包括在晶片的后表面上形成绝缘层1503、在绝缘层1503中形成后接触1550以及在绝缘层1503之上或之内形成焊垫1560。焊垫1560包含金属，为导电的且连接至后接触1550，后接触1550连接到通路1580的金属部分1570。焊垫1560用作通过通路1580连接的晶片后侧电接触，通路1580也连接到前接触150。

应该注意，在完成电镀之后，内衬和籽晶层为导电的。因此，金属镀层与接触孔之间的内衬和籽晶层不会阻碍金属镀层与接触孔之间的导电。

尽管第一实施例和第二实施例包括位于衬底中且包含通路的柱孔，但是本发明不限于此，而是可包括诸如正方形、矩形或者椭圆形的各种形状的孔。尽管第一和第二实施例包括衬底的圆柱壁形状的岛部，但本发明不限于此，而是可包括各种形状的岛部。尽管第一和第二实施例包括环形沟槽，但是本发明不限于此，而是可包括各种形状的沟槽。

应该理解，因为裸芯是从晶片划片而成，所以包括根据本发明实施例的一个或更多通路的裸芯应视为本发明的一部分。

本发明的至少一部分技术，例如图3至图15所示的技术，可实施于一个或更多集成电路。在形成集成电路时，裸芯典型地以重复的图案制备在半导体晶片的表面上。独立的裸芯是从晶片切割或划片而成的，然后作为集成电路封装。本领域的技术人员可知如何将晶片划片并将裸芯封装以生产集成电路。这样制造的集成电路应视为本发明的一部分。

图16为示出根据本发明实施例的示例性封装集成电路1600的截面图。封装集成电路1600包括引线框1602、附着于引线框的裸芯1604以及可塑性封装模(encapsulation mold)1608。尽管图16仅示出一种类型的集成电路封装，但本发明不限于此；本发明可包括以任何封装类型装入的集成电路裸芯。

裸芯1604包括在此说明的器件，并且可包括其它结构或电路。例如，裸芯1604包括根据本发明实施例的至少一个通路。

根据本发明的集成电路可应用于设备、硬件和/或电子系统。实施本发明的适当硬件和系统可包括但不限于个人计算机、通信网络、电子商务系统、便携通信装置(例如移动电话)、固态介质存储装置、功能电路等。并入这样的集成电路的系统和硬件被视为本发明的部分。在知晓了这里提供的本发明的教导的情况下，本领域的技术人员能够预期本发明技术的其它实施和应用。

尽管这里参照附图说明了本发明的示例性实施例，但是应该理解，本发明不限于这些明确的实施例，并且在不脱离权利要求的范围的情况下本领域的技术人员可进行各种其它改变和修改。

Claims (18)

1.一种在包括衬底的半导体晶片的一部分中形成通路的方法，该方法包括以下步骤：

形成围绕所述衬底的第一部分的沟槽，使得所述第一部分与所述衬底的第二部分分离，其中所述沟槽贯穿所述衬底延伸；

在所述第一部分中形成贯穿所述衬底的孔；以及

在所述孔中形成第一金属，其中所述第一金属从所述衬底的前表面延伸到所述衬底的后表面，并且其中所述通路包括所述孔和所述第一金属；

还包括以下步骤：

在所述沟槽中形成第二金属，其中所述第一金属的形成和所述第二金属的形成包括：至少在所述孔和所述沟槽中形成金属镀层；蚀刻所述金属镀层，其中在所述蚀刻之后所述金属镀层从所述沟槽的外侧内壁到所述沟槽的内侧内壁不连续；以及去除所述衬底的后表面上形成的任意所述金属镀层，

其中形成所述金属镀层包括：

至少在所述孔和所述沟槽中形成籽晶层；以及电镀；

而且，所述金属镀层的蚀刻包括：

第一电蚀刻操作，去除所述金属镀层的与所述沟槽的底表面的至少一部分邻近的至少一部分；

反应离子蚀刻操作，去除所述籽晶层的与所述沟槽的底表面的至少一部分邻近的至少一部分，并且电性隔离所述第一金属与所述第二金属的形成在所述沟槽的外侧内壁上的部分；以及

第二电蚀刻操作，去除所述第二金属的形成在所述沟槽的外侧内壁上的至少一部分。

2.根据权利要求1所述的方法，还包括以下步骤：

形成所述沟槽中的第一电介质以及所述孔中的第二电介质至少之一，其中所述第一电介质包括第一层和第二层中的至少之一，其中所述第一层包括低温氧化物，并且其中所述第二层和所述第二电介质中的至少之一包括氧化物、聚酰亚胺、抗蚀剂、有机绝缘体、低温共烧陶瓷浆以及空隙中的至少之一。

3.根据权利要求1所述的方法，还包括以下步骤：

在所述半导体晶片的所述部分的后表面上形成绝缘层；以及

形成所述绝缘层中的后接触以及所述绝缘层之上的焊垫中的至少之一，其中所述后接触和所述焊垫中的至少之一连接到所述通路。

4.根据权利要求1所述的方法，还包括以下步骤：

在蚀刻所述金属镀层之前，在所述金属镀层的在所述孔中的至少一部分上形成电介质层。

5.根据权利要求1所述的方法，其中形成所述金属镀层还包括：在形成所述籽晶层之前至少在所述孔和所述沟槽中形成内衬，其中所述金属镀层的蚀刻还包括：蚀刻所述内衬，其中在蚀刻所述金属镀层之后所述籽晶层和所述内衬从所述沟槽的外侧内壁到所述沟槽的内侧内壁不连续，并且其中去除所述衬底的后表面上形成的任意所述金属镀层包括去除所述衬底的后表面上形成的任意所述籽晶层和所述内衬。

6.根据权利要求1所述的方法，还包括在所述沟槽中暴露的所述衬底的第一部分的侧壁上形成电介质，其中在形成所述电介质之后形成的所述孔邻接所述电介质。

7.根据权利要求1所述的方法，其中所述半导体晶片的所述部分还包括形成在所述衬底的前表面上的前表面层，其中所述沟槽的形成、所述孔的形成以及所述第一金属的形成是在已经形成所述前表面层之后进行的，并且其中所述孔的形成和所述沟槽的形成包括通过所述衬底的后表面蚀刻到所述衬底中。

8.根据权利要求7所述的方法，其中所述前表面层包括前接触，并且其中所述通路连接到所述前接触。

9.根据权利要求1所述的方法，其中所述半导体晶片的所述部分包括减薄半导体晶片的一部分，并且其中所述沟槽的形成、所述孔的形成以及所述第一金属的形成是在所述半导体晶片的所述部分已经减薄之后进行的。

10.根据权利要求1所述的方法，其中所述第一金属的形成包括在于所述沟槽中形成第一电介质之后在所述孔的壁上电镀金属。

11.根据权利要求1所述的方法，其中所述孔和所述沟槽的至少之一的形成包括反应离子蚀刻以及湿蚀刻中的至少一种。

12.根据权利要求1所述的方法，其中所述第一部分与所述第二部分电性隔离。

13.根据权利要求12所述的方法，其中所述沟槽贯穿所述衬底的导电部分延伸，并且其中存在以下至少一种情况：i)所述沟槽停止在电绝缘层上，以及ii)所述沟槽停止在所述电绝缘层中。

14.根据权利要求13所述的方法，其中i)前表面层和ii)所述前表面层的沟槽延伸的至少之一包括所述电绝缘层，并且其中所述电绝缘层适合至少部分地控制所述沟槽的蚀刻深度。

15.根据权利要求1所述的方法，其中存在以下至少一种情况：i)所述第一金属的形成包括电镀，以及ii)所述第一金属包括铜。

16.根据权利要求1所述的方法，其中所述沟槽包括环，并且其中所述孔包括柱体。

17.根据权利要求2所述的方法，其中所述氧化物为二氧化硅。

18.根据权利要求11所述的方法，其中所述反应离子蚀刻为深反应离子蚀刻。