TWI531061B - 側向雙載子接面電晶體及其製造方法 - Google Patents

Description

側向雙載子接面電晶體及其製造方法

本發明是有關於一種積體電路的製程，且特別是有關於一種側向雙載子接面電晶體(BJT)及其製造方法。

電晶體(transistor)是近代電子電路的核心元件。電晶體種類很多，依工作原理可分為雙極性接面電晶體(bipolar junction transistor,BJT)和場效電晶體(field effect transistor,FET)。雙極性接面電晶體是利用兩個反向連結的pn接面組合而成，具有射極(emitter,E)、基極(base,B)和集極(collector,C)三個端點的元件。

BJT的主要功用之一是用作開關，其主要用途有二。其一是開關較大功率的元件；另一是數位邏輯電路。此外，BJT能夠放大訊號，並且具有較好的功率控制、高速工作以及耐久能力，所以常被用來構成放大器電路，或驅動揚聲器、電動機等設備，並被廣泛地應用於航空太空工程、醫療器械和機器人等應用產品中。

BJT還可應用於靜電放電保護電路。隨著科技的日新月 異，目前BJT的崩潰電壓已不足符合現有元件之需求。舉例來說，在製造操作電壓在-VDD至2.5VDD的元件的製程中，輸出擺幅(output swing)在-3.5伏特至8.75伏特之間，典型的靜電放電保護元件難以符合此規格範圍，而BJT的崩潰電壓也僅有7.7伏特，因而需要一種具有高崩潰電壓之BJT。

本發明提出數種側向雙載子接面電晶體，具有高崩潰電壓。

本發明提出數種側向雙載子接面電晶體，可以使電流侷限在小的區域，以使其具有高崩潰電壓。

本發明提出數種側向雙載子接面電晶體，其具有高崩潰電壓，且可以使電場分散，增加散熱效果。

本發明提出數種側向雙載子接面電晶體的製造方法，可以與現有的製程相容，不需要額外增加光罩，而使提升崩潰電壓。

本發明提出數種側向雙載子接面電晶體的製造方法，可以與現有的製程相容，不需要額外增加光罩，而使電流侷限在小的區域，以提升崩潰電壓。

本發明提出數種側向雙載子接面電晶體的製造方法，可以與現有的製程相容，不需要額外增加光罩，而提升側向雙載子接面電晶體崩潰電壓，且可以使電場分散，增加散熱效果。

本發明提出一種側向雙載子接面電晶體，包括：基底、 井區、至少一淡摻雜區、第一摻雜區與第二摻雜區。基底具有第一導電型。井區具有第二導電型，位於所述基底中。區域位於所述井區中。至少一淡摻雜區位於所述區域下方的井區中。第一摻雜區與第二摻雜區，具有所述第一導電型，位於所述區域兩側的所述井區中，其中所述第一摻雜區連接陰極；所述第二摻雜區連接陽極。所述至少一淡摻雜區的摻雜濃度低於所述第一摻雜區與所述第二摻雜區的摻雜濃度，且低於所述井區的摻雜濃度。

依照本發明一實施例所述，上述第一導電型為P型；所述第二導電型為N型。

依照本發明一實施例所述，上述第一導電型為N型；所述第二導電型為P型。

依照本發明一實施例所述，上述至少一淡摻雜區為所述第一導電型。

依照本發明一實施例所述，上述至少一淡摻雜區為所述第二導電型。

依照本發明一實施例所述，上述至少一淡摻雜區為單一摻雜區。

依照本發明一實施例所述，上述至少一淡摻雜區為多個摻雜區。

依照本發明一實施例所述，上述側向雙載子接面電晶體，更包括至少一隔離結構，位於所述區域中，所述至少一隔離結構與所述第一摻雜區相鄰且與所述第二摻雜區相鄰。

依照本發明一實施例所述，上述至少一淡摻雜區域與所 述至少一隔離結構接觸。

依照本發明一實施例所述，上述至少一淡摻雜區域與所述至少一隔離結構相隔一距離。

依照本發明一實施例所述，上述之側向雙載子接面電晶體，更包括第一隔離結構與第二隔離結構。所述第一隔離結構位於所述區域中，與所述第一摻雜區相鄰。所述第二隔離結構位於所述區域中，與所述第二摻雜區相鄰。

本發明提出一種側向雙載子接面電晶體的製造方法，包括：在基底中形成具有第一導電型的至少一第一井區。在所述基底中形成第二導電型的第二井區。所述第一井位於所述第二井區中，且所述至少一第一井區與所述第二井區部分重疊，並且經所述第二井區補償後形成至少一淡摻雜區。於所述第二井區中分別形成第一摻雜區與第二摻雜區。所述第一摻雜區與所述第二摻雜區分別位於所述淡摻雜區上方的一區域的兩側。將所述第一摻雜區連接陰極，並將所述第二摻雜區連接陽極。

依照本發明一實施例所述，上述第一導電型為P型；所述第二導電型為N型。

依照本發明一實施例所述，上述第一導電型為N型；所述第二導電型為P型。

依照本發明一實施例所述，上述至少一淡摻雜區為所述第一導電型。

依照本發明一實施例所述，上述至少一淡摻雜區為第二導電型。

依照本發明一實施例所述，上述至少一淡摻雜區為單一 摻雜區。

依照本發明一實施例所述，上述至少一淡摻雜區為多個 摻雜區。

依照本發明一實施例所述，上述在形成所述第一井區之 前還包括在所述區域中形成至少一隔離結構，所述至少一隔離結構與所述第一摻雜區相鄰且與所述第二摻雜區相鄰。

依照本發明一實施例所述，上述至少一淡摻雜區域與所 述至少一隔離結構接觸。

依照本發明一實施例所述，上述至少一淡摻雜區域與所 述至少一隔離結構相隔一距離。

依照本發明一實施例所述，上述在形成所述第一井區之 前還包括在所述區域中形成第一隔離結構與第二隔離結構。所述第一隔離結構與所述第一摻雜區相鄰。所述第二隔離結構與所述第二摻雜區相鄰。

本發明之側向雙載子接面電晶體，透過在連接陰極與陽 極的摻雜區之間的區域下方設置淡摻雜區，可以提升其崩潰電壓。

本發明之側向雙載子接面電晶體，透過在隔離結構下方 設置與其相隔一距離的淡摻雜區，可以使電流侷限在小的區域，以提升其崩潰電壓。

本發明之側向雙載子接面電晶體，透過在兩個分隔的隔 離結構下方設置淡摻雜區，可提升崩潰電壓，並使電場分散，增加散熱效果。

本發明之側向雙載子接面電晶體的製造方法，可以與現 有的製程相容，不需要額外增加光罩，而可提升崩潰電壓。

本發明之側向雙載子接面電晶體的製造方法，可以與現 有的製程相容，不需要額外增加光罩，而使電流侷限在小的區域，以提升側向雙載子接面電晶體的崩潰電壓。

本發明之側向雙載子接面電晶體的製造方法，可以與現 有的製程相容，不需要額外增加光罩，而可提升側向雙載子接面電晶體的崩潰電壓，且可以使電場分散，增加散熱效果。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉 實施例，並配合所附圖式作詳細說明如下。

10‧‧‧基底

20、30、226‧‧‧井區

22、24、32‧‧‧摻雜區

26、126‧‧‧淡摻雜區

40‧‧‧區域

50、52、62、64‧‧‧隔離結構

d1、d2、d3、d4‧‧‧距離

I-I、II-II、III-III、IV-IV‧‧‧切線

圖1是繪示本發明實施例之一種側向雙載子接面電晶體的俯視圖。

圖2A是繪示圖1切線I-I之其中一種側向雙載子接面電晶體的剖面示意圖。

圖2B是繪示圖1切線I-I之其中另一種側向雙載子接面電晶體的剖面示意圖。

圖2C是繪示圖1切線I-I之其中再一種側向雙載子接面電晶體的剖面示意圖。

圖2D是繪示圖1切線I-I之其中又一種側向雙載子接面電晶體的剖面示意圖。

圖3A是繪示本發明實施例之再一種側向雙載子接面電晶體 的俯視圖。

圖3B是繪示本發明實施例之另一種側向雙載子接面電晶體的俯視圖。

圖4A是繪示圖3A切線II-II之剖面示意圖。

圖4B是繪示圖3B切線III-III之剖面示意圖。

圖5是繪示本發明實施例之一種側向雙載子接面電晶體的俯視圖。

圖6A是繪示圖5切線IV-IV之其中一種側向雙載子接面電晶體的剖面示意圖。

圖6B是繪示圖5切線IV-IV之其中另一種側向雙載子接面電晶體的剖面示意圖。

圖6C是繪示圖5切線IV-IV之其中再一種側向雙載子接面電晶體的剖面示意圖。

圖6D是繪示圖5切線IV-IV之其中又一種側向雙載子接面電晶體的剖面示意圖。

圖7A是繪示本發明實施例之再一種側向雙載子接面電晶體的俯視圖。

圖7B是繪示本發明實施例之另一種側向雙載子接面電晶體的俯視圖。

圖8A是繪示圖7A切線V-V之剖面示意圖。

圖8B是繪示圖7B切線VI-VI之剖面示意圖。

本發明之側向雙載子接面電晶體，在井區中除了形成連接陰極與陽極的兩個摻雜區之外，還在兩個摻雜區之間的一區域下方形成淡摻雜區。淡摻雜區的導電型可以與井區的導電型相同或相異。兩個摻雜區之間的區域中可以形成單一個、兩個或多個隔離結構。淡摻雜區可以與前述的一個或多個隔離結構接觸或是相隔一距離。由於淡摻雜區的摻雜濃度低於兩個摻雜區的摻雜濃度，且低於井區的摻雜濃度，因此，可以提升側向雙載子接面電晶體的崩潰電壓。以下舉數個實施例來說明本發明，然而，本發明實施例之側向雙載子接面電晶體並不限於此。

以下所述的實施例中，側向雙載子接面電晶體的第一導電型例如是P型；第二導電型例如是N型，如圖1至圖8B所示。然而，本發明並不限於此。在另一實施例中，所述之側向雙載子接面電晶體中的所述第一導電型例如是N型；第二導電型例如是P型。P型的摻質例如是硼或三氟化硼。N型的摻質例如是磷或是砷。

圖1是繪示本發明實施例之一種側向雙載子接面電晶體的俯視圖。圖2A是繪示圖1切線I-I之一種側向雙載子接面電晶體的剖面示意圖。

請參照圖1與圖2A，側向雙載子接面電晶體包括基底10、井區20、摻雜區22、24、淡摻雜區26、井區30、摻雜區32。

基底10可以是半導體基底，例如是矽基底。基底10具 有第一導電型。

井區20具有第二導電型，位於基底10中。摻雜區22、 24具有第一導電型，位於井區20之中。

摻雜區22、24具有第一導電型，分別電性連接陰極與陽 極。在一實施例中，摻雜區22相隔一區域40，而環繞於摻雜區24周圍。

區域40中具有單一個隔離結構50。隔離結構50例如是 淺溝渠隔離結構。

淡摻雜區26，具有第二導電型，位於區域40之隔離結構 50下方的井區20之中。淡摻雜區26的摻雜濃度低於摻雜區22與摻雜區24的摻雜濃度，且低於井區20的摻雜濃度。在本實施例中，淡摻雜區26為單一個區域，且與隔離結構50接觸。但，本發明實施例並不以此為限。

井區30具有第一導電型，位於井區20的周圍。在一實 施例中，井區30環繞於井區20周圍。

摻雜區32具有第一導電型，位於井區30中。在一實施 例中，摻雜區32環繞於摻雜區22周圍。摻雜區32與摻雜區22之間可以以隔離結構52分隔。

圖2B是繪示圖1切線I-I之一種側向雙載子接面電晶體 的剖面示意圖。

在以上圖2A的實施例中，淡摻雜區26為單一個區域， 然而，本發明實施例並不以此為限，在另一個實例中，如圖2B所 示，隔離結構50下方可以具有多個淡摻雜區26。在一實施例中，淡摻雜區26並列於隔離結構50下方。本實施例在隔離結構50下方設置多個淡摻雜區26可以進一步使淡摻雜區26與井區20的接面的崩潰電壓增加。

圖2B是繪示圖1切線I-I之其中另一種側向雙載子接面電晶體的剖面示意圖。圖2C是繪示圖1切線I-I之其中再一種側向雙載子接面電晶體的剖面示意圖。

在以上圖2A的實施例中，淡摻雜區26與隔離結構50接觸。但，本發明實施例並不以此為限。在圖2C與圖2D的實施例中，淡摻雜區26與隔離結構50相隔一距離d1，而未接觸。距離d1例如是0.05μm至1μm。同樣地，淡摻雜區26可以是單一個區域，如圖2C所示；淡摻雜區26也可以是多個區域，如圖2D所示。 相較於完全沒有淡摻雜區26的情況，本實施例中，淡摻雜區26與隔離結構50相隔一距離d1，可使通道變小，使電流侷限在小的區域，以提升側向雙載子接面電晶體的崩潰電壓。

在上述圖2A至圖2D的實施例中，區域40之中設置單一個隔離結構50。然而，本發明實施例並不以此為限。

圖3A與3B分別繪示本發明實施例之再一種側向雙載子接面電晶體的俯視圖。圖4A是繪示圖3A切線II-II剖面示意圖。 圖4B是繪示圖3B切線III-III之剖面示意圖。

請參照圖3A與圖4A，在本實施例中區域40中設置兩個分離的隔離結構62與64。隔離結構62與摻雜區22接觸；隔離結 構64與摻雜區24接觸。隔離結構62與隔離結構64之間所保留的區域40為井區20的一部分。淡摻雜區26設置在區域40的下方且未與隔離結構62、64接觸，而相隔一距離d2。距離d2例如是0.05μm至1μm。同樣地，淡摻雜區26可以是單一個區域，如圖3A與圖4A所示；淡摻雜區26也可以是多個區域，如圖3B與圖4B所示。相較於完全沒有淡摻雜區26的情況，本實施例中，淡摻雜區26與隔離結構50相隔一距離d2，可使通道變小，使電流侷限在小的區域，以提升側向雙載子接面電晶體的崩潰電壓。 然而，相較於圖2C與2D實施例的情況，本實施例中，隔離結構62與隔離結構64之間所保留的區域40可以使電場分散，以增加散熱效果。

在以上圖2A至圖2D以及圖4A與圖4B的實施例中，位 於區域40下方的淡摻雜區26與井區20的導電型相同，為具有第二導電型。然而，本發明實施例並不以此為限，位於區域40下方的摻雜區的導電型，也可以與井區20相異，而具有第一導電型，如圖5、圖6A至圖6D、圖7A、圖7B以及圖8A與圖8B。

圖5是繪示本發明實施例之一種側向雙載子接面電晶體 的俯視圖。圖6A至6D分別是繪示圖5切線IV-IV之其中一種側向雙載子接面電晶體的剖面示意圖。圖7A與圖7B分別是繪示本發明實施例之再一種側向雙載子接面電晶體的俯視圖。圖8A是繪示圖7A切線V-V之剖面示意圖。圖8B是繪示圖7B切線VI-VI之剖面示意圖。

請參照圖5與圖6A，區域40中具有單一個隔離結構50， 且在隔離結構50下方具有淡摻雜區126。淡摻雜區126具有第一導電型。淡摻雜區126的摻雜濃度低於摻雜區22與24的摻雜濃度。在本實施例中，淡摻雜區126與隔離結構50接觸。當陰極的空乏區蓋過淡摻雜區126時才擊穿(punch through)，因此可以使崩潰電壓增加。

請參照圖5與圖6B，與圖6A之側向雙載子接面電晶體 相似，但在隔離結構50下方具有多個具有第一導電型的淡摻雜區126。由於淡摻雜區126的導電型與井區20相異，類似串接多個PNP，因此，可以進一步使淡摻雜區126與井區20接面的崩潰電壓增加。

請參照圖5、圖6C與圖6D，圖6C之側向雙載子接面電 晶體與圖6A之側向雙載子接面電晶體相似；圖6D之側向雙載子接面電晶體與圖6B之側向雙載子接面電晶體相似，但隔離結構50與其下方具有第一導電型的淡摻雜區126相隔一距離d3，而未接觸。距離d3例如是0.05μm至1μm。相較於沒有淡摻雜區126的情況，本實施例中，淡摻雜區126與隔離結構50相隔一距離d3，可使通道變小，使電流侷限在小的區域，以提升崩潰電壓。

請參照圖7A、圖7B、圖8A與圖8B，在本實施例中區 域40中設置兩個分離的隔離結構62與64。隔離結構62與摻雜區22接觸；隔離結構64與摻雜區24接觸。隔離結構62與隔離結構64之間為井區20的一部分。具有第一導電型的淡摻雜區126設置 在隔離結構62、64下方且未與隔離結構62、64接觸，而相隔一距離d4。距離d4例如是0.05μm至1μm。同樣地，淡摻雜區126可以是單一個區域，如圖7A與8A所示；淡摻雜區126也可以是多個區域，如圖7B與圖8B所示。相較於完全沒有淡摻雜區126的情況，本實施例中，淡摻雜區126與隔離結構50相隔一距離d4，可使通道變小，使電流侷限在小的區域，以提升崩潰電壓。然而，相較於圖6C與6D實施例的情況，本實施例中，隔離結構62與隔離結構64之間所保留的區域40可以使電場分散，以增加散熱效果。

以上實施例之側向雙載子接面電晶體可以與現有的製程 相容。不論是與井區20導電型相同的淡摻雜區26或與井區20之導電型不同的淡摻雜區126，均可以透過離子植入的方式來形成，而且可以不需要額外增加光罩。

以下請參照圖2A與圖6A來說明本發明之側向雙載子接 面電晶體製造方法。

請參照圖2A，以離子植入方式，在基底10中形成具有 第一導電型的井區226。之後，在基底10中形成第二導電型的井區20，其中井區226位於井區20中，井區226與井區20部分重疊，且井區226經井區20補償後可形成淡摻雜區26(圖2A)或淡摻雜區126(圖6A)。當井區226的摻雜濃度低於井區20的摻雜濃度，兩種導電型不同的摻質經過補償後，仍有一部分的井區20的第二導電型摻雜無法被補償，而形成具有第二導電型的淡摻雜區 26。當井區226的摻雜濃度高於井區20的摻雜濃度，兩種導電型不同的摻雜經過補償後，仍有一部分的井區226的第一導電型摻雜無法被補償，而形成具有第一導電型的淡摻雜區126。

之後，再於井區20中形成摻雜區22、24，於基底20中 形成井區30，於井區30中形成摻雜區32，於區域40中形成隔離結構50，於摻雜區22與32之間形成隔離結構52。再將摻雜區22連接陰極，將摻雜區24連接陽極。

上述實施例是以形成單一個淡摻雜區26、126來說明， 然而若是側向雙載子接面電晶體具有多個淡摻雜區26、126，如圖2B、2D、6B、6D，則可以類似上述之製造方法在基底10中形成多個具有第一導電型的井區226來達成。

上述實施例之淡摻雜區26、126與隔離結構50接觸，然 而，若是側向雙載子接面電晶體的淡摻雜區26、126未與隔離結構50接觸，而相隔一距離d1、d2、d3或d4，如圖2C、2D、4A、4B、6C、6D、8A、8B，則可以透過離子植入參數(例如是能量或劑量)的控制來形成井區226。

上述隔離結構50、52、62、64可以依照已知的淺溝渠隔 離結構的方法來形成，於此不再贅述。

經過模擬實驗顯示，相較於沒有設置淡摻雜區的BJT元 件，本發明之側向雙載子接面電晶體的崩潰電壓可以從8.5伏特提升至9.2伏特，因此可以應於高速元件或是互補式金氧半射頻元件。

綜合以上所述，本發明之側向雙載子接面電晶體藉由在兩個摻雜區之間的區域的下方設置淡摻雜區，以提升崩潰電壓。淡摻雜區的導電型可與井區的導電型相同或相異。當淡摻雜區的導電型與井區相同時，由於摻雜濃度低於井區，因此可以增加阻值，使跨壓增加，提升側向雙載子接面電晶體的崩潰電壓。當淡摻雜區的導電型與井區相異時，陰極的空乏區蓋過淡摻雜區時才擊穿，以藉此使崩潰電壓增加。

淡摻雜區可以是單一個或是多個。當淡摻雜區是多個且其導電型與井區的導電型相異時，類似串接多個PNP，因此，可以進一步使淡摻雜區與井區接面的崩潰電壓增加。

另外，淡摻雜區與隔離結構相隔一距離，則可以使電流侷限在小的區域，以提升崩潰電壓。

再者，淡摻雜區設置在兩個隔離結構之間的區域下方時，除了可以提升崩潰電壓之外，還可以使電場分散，增加散熱效果。

此外，本發明之側向雙載子接面電晶體的製造方法可以與現有的製程相容。淡摻雜區可以透過離子植入的方式來形成，而不需要額外增加光罩。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10‧‧‧基底

20、30、226‧‧‧井區

22、24、32‧‧‧摻雜區

26‧‧‧淡摻雜區

40‧‧‧區域

50、52‧‧‧隔離結構

Claims (22)

1. 一種側向雙載子接面電晶體，包括：一基底，具有一第一導電型；一井區，具有一第二導電型，位於該基底中；一區域，位於該井區中；至少一淡摻雜區，位於該區域下方的該井區中；以及一第一摻雜區與一第二摻雜區，具有該第一導電型，位於該區域兩側的該井區中，其中該第一摻雜區連接一陰極；該第二摻雜區連接一陽極，其中該至少一淡摻雜區的摻雜濃度低於該第一摻雜區與該第二摻雜區的摻雜濃度，且低於該井區的摻雜濃度。
2. 如申請專利範圍第1項所述之側向雙載子接面電晶體，其中該第一導電型為P型；該第二導電型為N型。
3. 如申請專利範圍第1項所述之側向雙載子接面電晶體，其中該第一導電型為N型；該第二導電型為P型。
4. 如申請專利範圍第1項所述之側向雙載子接面電晶體，其中該至少一淡摻雜區為該第一導電型。
5. 如申請專利範圍第1項所述之側向雙載子接面電晶體，其中該至少一淡摻雜區為該第二導電型。
6. 如申請專利範圍第1項所述之側向雙載子接面電晶體，其中該至少一淡摻雜區為單一摻雜區。
7. 如申請專利範圍第1項所述之側向雙載子接面電晶體，其 中該至少一淡摻雜區為多個摻雜區。
8. 如申請專利範圍第1項所述之側向雙載子接面電晶體，更包括至少一隔離結構，位於該區域中，該至少一隔離結構與該第一摻雜區相鄰且與該第二摻雜區相鄰。
9. 如申請專利範圍第8項所述之側向雙載子接面電晶體，其中該至少一淡摻雜區域與該至少一隔離結構接觸。
10. 如申請專利範圍第8項所述之側向雙載子接面電晶體，其中該至少一淡摻雜區域與該至少一隔離結構相隔一距離。
11. 如申請專利範圍第1項所述之側向雙載子接面電晶體，更包括：一第一隔離結構位於該區域中，與該第一摻雜區相鄰；以及一第二隔離結構位於該區域中，與該第二摻雜區相鄰。
12. 一種側向雙載子接面電晶體的製造方法，包括：在一基底中形成具有一第一導電型的一至少一第一井區；在該基底中形成一第二導電型的一第二井區，該第一井位於該第二井區中，該至少一第一井區與該第二井區部分重疊，且經該第二井區補償後形成至少一淡摻雜區；於該第二井區中分別形成一第一摻雜區與一第二摻雜區，該第一摻雜區與該第二摻雜區分別位於該淡摻雜區上方的一區域的兩側；以及將該第一摻雜區連接一陰極，將該第二摻雜區連接一陽極。
13. 如申請專利範圍第12項所述之側向雙載子接面電晶體的 製造方法，其中該第一導電型為P型；該第二導電型為N型。
14. 如申請專利範圍第12項所述之側向雙載子接面電晶體的製造方法，其中該第一導電型為N型；該第二導電型為P型。
15. 如申請專利範圍第12項所述之側向雙載子接面電晶體的製造方法，其中該至少一淡摻雜區為該第一導電型。
16. 如申請專利範圍第12項所述之側向雙載子接面電晶體的製造方法，其中該至少一淡摻雜區為第二導電型。
17. 如申請專利範圍第12項所述之側向雙載子接面電晶體的製造方法，其中該至少一淡摻雜區為單一摻雜區。
18. 如申請專利範圍第12項所述之側向雙載子接面電晶體的製造方法，其中該至少一淡摻雜區為多個摻雜區。
19. 如申請專利範圍第12項所述之側向雙載子接面電晶體的製造方法，其中在形成該第一井區之前還包括在該區域中形成至少一隔離結構，該至少一隔離結構與該第一摻雜區相鄰且與該第二摻雜區相鄰。
20. 如申請專利範圍第19項所述之側向雙載子接面電晶體的製造方法，其中該至少一淡摻雜區域與該至少一隔離結構接觸。
21. 如申請專利範圍第19項所述之側向雙載子接面電晶體的製造方法，其中該至少一淡摻雜區域與該至少一隔離結構相隔一距離。
22. 如申請專利範圍第12項所述之側向雙載子接面電晶體的製造方法，其中在形成該第一井區之前還包括在該區域中形成： 一第一隔離結構，與該第一摻雜區相鄰；以及一第二隔離結構，與該第二摻雜區相鄰。