[go: up one dir, main page]

CN106409825A - 在高阻衬底上形成的半导体器件和射频模块 - Google Patents

在高阻衬底上形成的半导体器件和射频模块 Download PDF

Info

Publication number
CN106409825A
CN106409825A CN201610435552.4A CN201610435552A CN106409825A CN 106409825 A CN106409825 A CN 106409825A CN 201610435552 A CN201610435552 A CN 201610435552A CN 106409825 A CN106409825 A CN 106409825A
Authority
CN
China
Prior art keywords
region
well region
semiconductor device
device isolation
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610435552.4A
Other languages
English (en)
Other versions
CN106409825B (zh
Inventor
赵勇洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of CN106409825A publication Critical patent/CN106409825A/zh
Application granted granted Critical
Publication of CN106409825B publication Critical patent/CN106409825B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/378—Contact regions to the substrate regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0156—Manufacturing their doped wells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10W44/20—

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在实施例中，半导体器件包括高阻衬底、设置在高阻衬底上的晶体管，和设置在高阻衬底中围绕晶体管的深沟槽器件隔离区。特别地，高阻衬底具有第一导电类型，具有第二导电类型的深阱区设置在高阻衬底中。进一步地，具有第一导电类型的第一阱区设置在深阱区上，晶体管设置在第一阱区上。

Description

在高阻衬底上形成的半导体器件和射频模块
技术领域
本发明涉及在高阻衬底上形成的半导体器件和射频(RF)模块，更特别地，涉及在高阻硅衬底上形成的半导体器件及包括该半导体器件的射频模块。
背景技术
如射频前端模块(FEM)的射频模块可整合到各种无线装置中，包括移动电话、智能电话、笔记本电脑、平板电脑、掌上电脑、电子游戏装置、多媒体系统等。射频模块可包括射频有源器件、射频无源器件、射频切换器件和控制器件。
射频切换器件通常可在SOI(silicon on insulator，绝缘体上硅薄膜)衬底上进行制造以降低射频噪声耦合，并且射频模块可具有SIP/MCM(single in-linepackage/multi-chip module，单列直插式封装/多芯片模块)结构，其包括射频切换器件、射频有源器件、射频无源器件和控制器件。
然而，由于SOI衬底相对较高的价格以及SIP/MCM工艺的成本，在降低射频前端模块的制造成本方面是有限制的。
发明内容
本发明提供了一种在高阻衬底上形成的半导体器件以及包括该半导体器件的RF模块。
根据所要求保护的本发明的一方面，半导体器件可包括高阻衬底、在高阻衬底上形成的晶体管和在高阻衬底中形成的以围绕晶体管的深沟槽器件隔离区。
根据一些示例性实施例，半导体器件还可包括在深沟槽器件隔离区上形成的浅沟槽器件隔离区。
根据一些示例性实施例，晶体管可包括在高阻衬底上形成的栅结构、分别在高阻衬底邻近栅结构的两侧的表面部分形成的源区和漏区，以及在源区的一侧形成的高浓度杂质区。
根据一些示例性实施例，源区可具有第二导电类型，高浓度杂质区可具有第一导电类型，且源区和高浓度杂质区可彼此电连接。
根据一些示例性实施例，高阻衬底可具有第一导电类型，具有第二导电类型的深阱区可形成在高阻衬底中，具有第一导电类型的第一阱区可形成在深阱区上，且晶体管可形成在第一阱区上。
根据一些示例性实施例，深阱区和第一阱区可形成在深沟槽器件隔离区的内部，且深沟槽器件隔离区可形成得比深阱区更深。
根据一些示例性实施例，具有第一导电类型的第二阱区可形成在深沟槽器件隔离区的外部，且具有第一导电类型的第二高浓度杂质区可形成在第二阱区上。
根据一些示例性实施例，深阱区可形成得比第一阱区更宽，且深沟槽器件隔离区可形成得比深阱区更深以穿过深阱区。
根据一些示例性实施例，具有第二导电类型的第二阱区可形成在深沟槽器件隔离区的外部，且具有第二导电类型的第二高浓度杂质区可形成在第二阱区上。
根据一些示例性实施例，深沟槽器件隔离区可具有狭缝以将深阱区与第二阱区电连接。
根据一些示例性实施例，具有第一导电类型的第三阱区可形成在第二阱区的外部。
根据一些示例性实施例，第二器件隔离区可形成为围绕第二阱区和第二高浓度杂质区。
根据一些示例性实施例，第二器件隔离区可包括形成为围绕第二阱区的第二深沟槽器件隔离区，以及在第二深沟槽器件隔离区上形成的第二浅沟槽器件隔离区。
根据一些示例性实施例，具有第一导电类型的第三阱区可形成在第二器件隔离区的外部。
根据所要求保护的本发明的另一方面，半导体器件可包括具有第一导电类型的高阻衬底，形成在高阻衬底中、具有第二导电类型的深阱区，形成在深阱区上、具有第一导电类型的第一阱区，在第一阱区上形成的多个晶体管，以及具有环形以围绕多个晶体管、并形成为比深阱区更深的深沟槽器件隔离区。
根据一些示例性实施例，多个晶体管可设置成多指结构，在其中多个晶体管相互电连接。
根据一些示例性实施例，具有第一导电类型的高浓度杂质区可形成在多个晶体管中设置为彼此相邻的晶体管的源区之间，且高浓度杂质区和相邻晶体管的源区可彼此电连接。
根据一些示例性实施例，具有第二导电类型的第二阱区可形成在深沟槽器件隔离区的外部，具有第二导电类型的第二高浓度杂质区可形成在第二阱区上，且深沟槽器件隔离区可具有狭缝以将深阱区与第二阱区电连接。
根据一些示例性实施例，第二深沟槽器件隔离区可形成在第二阱区的外部，具有第一导电类型的第三阱区可形成在第二深沟槽器件隔离区的外部，且具有第一导电类型的第三高浓度杂质区可形成在第三阱区上。
根据所要求保护的本发明的又另一方面，RF模块可包括在高阻衬底上形成的RF切换器件、在高阻衬底上形成的RF有源器件、在高阻衬底上形成的RF无源器件以及在高阻衬底上形成的控制器件。特别地，RF切换器件和RF有源器件中的至少一个可包括在高阻衬底上形成的晶体管和在高阻衬底中形成的以围绕晶体管的深沟槽器件隔离区。
本发明的以上概述并不旨在描述本发明示出的每个实施例或每个实施方式。下面的具体实施方式和权利要求更详细地举例说明了这些实施例。
附图说明
根据以下说明，结合附图，可更详细地理解示例性实施例，其中：
图1为根据所要求保护的本发明的第一示例性实施例的半导体器件的剖面图；
图2为根据所要求保护的本发明的第二示例性实施例的半导体器件的平面图；
图3为沿图2中所示的线Ⅲ-Ⅲ’的剖面图；
图4为沿图2中所示的线Ⅳ-Ⅳ′的剖面图；
图5为根据所要求保护的本发明的第三示例性实施例的半导体器件的平面图；
图6为沿图5中所示的线Ⅵ-Ⅵ′的剖面图；
图7为沿图5中所示的线Ⅶ-Ⅶ′的剖面图；
图8为根据所要求保护的本发明的第四示例性实施例的半导体器件的剖面图；
图9为根据所要求保护的本发明的第五示例性实施例的半导体器件的剖面图；
图10为根据所要求保护的本发明的第六示例性实施例的半导体器件的剖面图；和
图11为在高阻衬底上形成的射频模块的示意图。
虽然实施例可作出各种改型和替代形式，其细节已经由附图中的实例示出并将详细描述。然而，应理解，本发明并不旨在将本发明限制为所述的特定实施例。相反地，本发明旨在涵盖落入所附权利要求限定的本发明的实质和范围内的所有改型、等同物和替代方案。
具体实施方式
以下，参照附图更详细地描述具体实施例。然而，所要求保护的本发明可以不同方式实施，并且不应解释为局限于本文提出的实施例。
如本申请中使用的明确定义，当提及层、薄膜、区域或板在另一个“上面”时，其可直接在另一个的上面，或者也可以存在一个或多个居于中间的层、薄膜、区域或板。与此不同地，也应当了解，当提及层、薄膜、区域或板直接在另一个“上面”时，其直接在另一个的上面，并且不存在一个或多个居于中间的层、薄膜、区域或板。而且，尽管如第一、第二和第三的术语在所要求保护的本发明的各种实施例中用来描述各种组件、成分、区域和层，但并不仅限于这些术语。
此外，仅为了便于描述，元件可被称为在另一个“之上”或“之下”。应理解，这种描述是指图中所描述的取向，并且在各种使用和替代实施例中，这些元件可在替代布局和构造中旋转或调换。
在以下描述中，技术术语仅用于解释具体实施例，而并不限制所要求保护的本发明的范围。除非本文另有定义，本文中所使用的所有术语，包括技术或科学术语，可具有本领域技术人员通常所理解的相同的含义。
参照所要求保护的本发明的一些实施例的示意图描述描绘的实施例。于是，图中的形状变化，例如，制造技术的变化和/或容许误差是可充分预期的。于是，所要求保护的本发明的实施例并不描述成局限于用图所描述的区域的特定形状，包括形状上的偏差，并且，用图描述的区域完全是示意性的，它们的形状并不代表准确的形状，也不限制所要求保护的本发明的范围。
参照图1，其示出了根据一实施例的半导体器件100的剖面图。在实施例中，半导体器件100可用来制造RF模块，如RF前端模块。RF前端模块可整合到各种无线装置中，包括移动电话、智能电话、笔记本电脑、平板电脑、掌上电脑、电子游戏装置、多媒体系统等。半导体器件100可用作RF切换器件或RF有源器件，如RF前端模块的功率放大器。
在实施例中，半导体器件100可包括在高阻衬底102上形成的晶体管110，如场效应晶体管(FET)。高阻衬底102可由硅(Si)制成并具有第一导电类型，例如P型。
例如，高阻衬底102可轻微掺杂有P型杂质，例如，硼、铟或其组合，并可具有高于约100ohm·cm的相对较高的电阻率。特别地，高阻衬底102可具有约1,000ohm·cm至约20,000ohm·cm的高电阻率。
如图1所示，单个晶体管110形成在高阻衬底102上，然而，应注意，在其他实施例中，多个晶体管可形成在高阻衬底102的有源区上。
在实施例中，半导体器件100可包括配置成围绕晶体管110的器件隔离区120。特别地，器件隔离区120可具有环形以围绕晶体管110，并包括深沟槽器件隔离(DTI)区122和可形成在DTI区122上的浅沟槽器件隔离(STI)区124。
DTI区122的深度可大于约5μm。特别地，DTI区122的深度可在约5μm至约10μm的范围。DTI区122可用来减少RF噪声耦合并改善邻近半导体器件100的RF无源器件的电特性。
为了形成DTI区122，深沟槽可通过深反应离子刻蚀(DRIE)工艺形成，氧化物衬里(未示出)可通过热氧化工艺在深沟槽的内表面上形成。随后，深沟槽可填充有未掺杂的多晶硅，从而形成DTI区122。在一些实施例中，浅沟槽可在高阻衬底102的表面部分形成，随后可填充有氧化硅，从而形成STI区124。
晶体管110可包括在高阻衬底102上形成的栅结构112，以及分别在高阻衬底102邻近栅结构112的两侧的表面部分形成的源区114和漏区116。源区114和漏区116可掺杂有具有第二导电类型的杂质。例如，源区114和漏区116可掺杂有N型杂质，如磷、砷或其组合。栅结构112可包括在高阻衬底102上形成的栅绝缘层、在栅绝缘层上形成的栅极以及在栅极的侧表面形成的间隔器。
具有第一导电类型(即P型)的第一阱区132可形成在晶体管110的下方，具有第二导电类型(即N型)的深阱区130可形成在第一阱区132的下方。例如，深N型阱(DNW)区130可形成在高阻衬底102中，第一P型阱(PW)区132可形成在DNW区130上。晶体管110可在第一PW区132上形成。
特别地，在一些实施例中，DNW区130和第一PW区132可形成在DTI区122的内部。DTI区122可形成为比DNW区130更深。因此，半导体器件100的RF噪声耦合可充分地减少，且邻近半导体器件100的RF无源器件的电特性可通过DTI区122充分改善。进一步地，DNW区130和高阻衬底102之间的结电容可充分地减少。
在一个实施例中，具有第一导电类型(即P型)的高浓度杂质区140可形成在源区114的一侧，其可用作衬底凸出部(tab)或阱凸出部。高浓度杂质区140可与源区114电连接。高浓度杂质区140可用来改善源极接触并减少半导体器件100的压降。
如描述的，除了第一PW区132外，具有第一导电类型的第二阱区，例如，第二P型阱(PW)区134可形成在器件隔离区120的外部，具有第一导电类型(即P型)的第二高浓度杂质区142可形成在第二PW区134上。第二高浓度杂质区142可用来施加PW偏置电压至高阻衬底102。
现在参照图2-4，其示出了根据一实施例的半导体器件200的各种视图。在图2中，示出了半导体器件200的平面图，而在图3和4中示出了剖面图。特别地，图3为沿图2中所示的线Ⅲ-Ⅲ′的剖面图，图4为沿图2中所示的线Ⅳ-Ⅳ′的剖面图。
如图2至4所示，半导体器件200可包括在高阻衬底202上形成的多个晶体管210。DNW区230可形成在高阻衬底202中，第一PW区232可形成在DNW区230上。
晶体管210可在第一PW区232上形成。晶体管210中的每一个可包括形成在第一PW区232上的栅结构212，以及分别在第一PW区232邻近栅结构212的两侧的表面部分形成的源区214和漏区216，且P型高浓度杂质区240可形成在源区214的一侧。栅结构212可包括在第一PW区232上形成的栅绝缘层、在栅绝缘层上形成的栅极以及在栅极的侧表面形成的间隔器。
在一些实施例中，半导体器件200可包括配置成围绕有源区的器件隔离区220，晶体管210在有源区上形成。器件隔离区220可包括形成得比DNW区230更深的DTI区222以及在DTI区222上形成的STI区224。
N型阱(NW)区234可形成在器件隔离区220的外部，N型高浓度杂质区242可形成在NW区234上。
例如，在一些实施例中，第一PW区232可形成在器件隔离区220的内部，且DNW区230可形成为比第一PW区232更宽。DTI区222可穿过DNW区230，并比DNW区230延伸地更深。NW区234可形成在DNW区230的边缘部分上。
在一些实施例中，NW区234可与DNW区230的边缘部分电连接，且DTI区222可具有狭缝226以将DNW区230与NW区234电连接。狭缝226可用来通过N型高浓度杂质区242和NW区234向DNW区230施加NW偏置电压或反向偏置电压。例如，狭缝226的宽度可在约1μm至约2μm的范围。
这样，在第一PW区232与DNW区230之间的耗尽区和在DNW区230与高阻衬底202之间的耗尽区可延伸，且在第一PW区232与DNW区230之间的结电容和在DNW区230与高阻衬底202之间的结电容可充分地减少。结果，半导体器件200的RF噪声耦合和通过高阻衬底202的漏电流可充分地减少。
在一些实施例中，第二PW区236可形成在NW区234的外部，且第二P型高浓度杂质区244可形成在第二PW区236上。第二P型高浓度杂质区244可用来向高阻衬底202施加PW偏置电压，且第二PW区236可用来减少或防止耗尽区在NW区234与高阻衬底202之间延伸。在其他实施例中，第二STI区250可形成在N型高浓度杂质区242与第二P型高浓度杂质区244之间。
参照图5-7，其示出了根据一实施例的半导体器件300的各种视图。在图5中，示出了半导体器件300的平面图，而在图6和7中示出了半导体器件300的剖面图。特别地，图6为沿图5中所示的线Ⅵ-Ⅵ′的剖面图，图7为沿图5中所示的线Ⅶ-Ⅶ′的剖面图。
如图5-7所示，半导体器件300可包括在高阻衬底302上形成的多个晶体管310。DNW区330可形成在高阻衬底302中，第一PW区332可形成在DNW区330上。
晶体管310可在第一PW区332上形成。晶体管310中的每一个可包括形成在第一PW区332上的栅结构312，以及分别在第一PW区332邻近栅结构312的两侧的表面部分形成的源区314和漏区316，P型高浓度杂质区340可形成在源区314的一侧。栅结构312可包括在第一PW区332上形成的栅绝缘层、在栅绝缘层上形成的栅极以及在栅极的侧表面上形成的间隔器。
在一些实施例中，半导体器件300可包括配置成围绕有源区的第一器件隔离区320，晶体管310在有源区上形成。第一器件隔离区320可包括形成得比DNW区330更深的第一DTI区322以及在第一DTI区322上形成的第一STI区324。
NW区334可形成在第一器件隔离区320的外部，N型高浓度杂质区342可形成在NW区334上。
第一PW区332可形成在第一器件隔离区320的内部，且DNW区330可形成为比第一PW区332更宽。第一DTI区322可穿过DNW区330，并比DNW区330延伸地更深。NW区334可形成在DNW区330的边缘部分从而具有环形。
在一些实施例中，NW区334可与DNW区330的边缘部分电连接，第一DTI区322可具有狭缝326以将DNW区330与NW区334电连接。狭缝326可用来通过N型高浓度杂质区342和NW区334向DNW区330施加NW偏置电压或反向偏置电压。例如，狭缝326的宽度可在约1μm至约2μm的范围。
特别地，在一些实施例中，第二器件隔离区350可形成在NW区334的外部，其可具有环形以围绕NW区334和N型高浓度杂质区342。第二器件隔离区350可包括第二DTI区352和在第二DTI区352上形成的第二STI区354。例如，第二DTI区352的深度可大于约5μm。特别地，第二DTI区352的深度可在约5μm至约10μm的范围。
第二器件隔离区350可用来减少或防止耗尽区在DNW区330、NW区334和高阻衬底302之间延伸。进一步地，第二器件隔离区350可用来将半导体器件300与邻近其的控制器件电隔离。
在一些实施例中，第二PW区336可形成在第二器件隔离区350的外部，且第二P型高浓度杂质区344可形成在第二PW区336上。第二P型高浓度杂质区344可用来施加PW偏置电压至高阻衬底302。
参照图8，其示出了根据一实施例的半导体器件的剖面图。在实施例中，半导体器件400可包括在高阻衬底402上形成的多个晶体管410。特别地，半导体器件400可具有在其中晶体管410相互电连接的多指结构。
DNW区430可形成在高阻衬底402中，第一PW区432可形成在DNW区430上。晶体管410可在第一PW区432上形成。晶体管410中的每一个可包括在第一PW区432上形成的栅结构412，以及分别在第一PW区432邻近栅结构412的两侧的表面部分形成的源区414和漏区416。栅结构412可包括在第一PW区432上形成的栅绝缘层、在栅绝缘层上形成的栅极以及在栅极的侧表面形成的间隔器。
在一些实施例中，彼此相邻的晶体管410可使用共同的漏区416，如图8所示。在其他实施例中，彼此相邻的晶体管410可使用共同的P型高浓度杂质区440。特别地，充当衬底凸出部或阱凸出部的P型高浓度杂质区440可形成在彼此相邻的晶体管410的源区414之间，且相邻的源区414和P型高浓度杂质区440可彼此电连接。与相邻的源区414连接的P型高浓度杂质区440可用来改善半导体器件400的击穿电压。
半导体器件400可包括配置成围绕有源区的器件隔离区420，晶体管410在有源区上形成。器件隔离区420可包括形成得比DNW区430更深的DTI区422以及在DTI区422上形成的STI区424。DNW区430和第一PW区432可形成在器件隔离区420的内部。
在一些实施例中，第二PW区434可形成在器件隔离区420的外部，且第二P型高浓度杂质区442可形成在第二PW区434上。第二P型高浓度杂质区442可用来施加PW偏置电压至高阻衬底402。
参照图9，其示出了根据一实施例的半导体器件的剖面图。在一些实施例中，半导体器件500可包括在高阻衬底502上形成的多个晶体管510。特别地，半导体器件500可具有在其中晶体管510相互电连接的多指结构。
DNW区530可形成在高阻衬底502中，第一PW区532可形成在DNW区530上。晶体管510可在第一PW区532上形成。晶体管510中的每一个可包括在第一PW区532上形成的栅结构512，以及分别在第一PW区532邻近栅结构512的两侧的表面部分形成的源区514和漏区516。栅结构512可包括在第一PW区532上形成的栅绝缘层、在栅绝缘层上形成的栅极以及在栅极的侧表面形成的间隔器。
如图9所示，在一些实施例中，彼此相邻的晶体管510可使用共同的漏区516。在其他实施例中，彼此相邻的晶体管510可使用共同的P型高浓度杂质区540。特别地，充当衬底凸出部或阱凸出部的P型高浓度杂质区540可形成在彼此相邻的晶体管510的源区514之间，且相邻的源区514和P型高浓度杂质区540可彼此电连接。
半导体器件500可包括配置成围绕有源区的器件隔离区520，晶体管510在有源区上形成。器件隔离区520可包括形成得比DNW区530更深的DTI区522以及在DTI区522上形成的STI区524。NW区534可形成在器件隔离区520的外部，N型高浓度杂质区542可形成在NW区534上。
特别地，第一PW区532可形成在器件隔离区520的内部，且DNW区530可形成为比第一PW区532更宽。DTI区522可穿过DNW区530，并比DNW区530延伸地更深。NW区534可形成在DNW区530的边缘部分上从而具有环形。
在图9所示的实施例中，NW区534可与DNW区530的边缘部分电连接，且DTI区522可具有狭缝526以将DNW区530与NW区534电连接。狭缝526可用来通过N型高浓度杂质区542和NW区534向DNW区530施加NW偏置电压或反向偏置电压。例如，狭缝526的宽度可在约1μm至约2μm的范围。
在又其他实施例中，第二PW区536可形成在NW区534的外部，且第二P型高浓度杂质区544可形成在第二PW区536上。第二P型高浓度杂质区544可用来向高阻衬底502施加PW偏置电压，且第二PW区536可用来减少或防止耗尽区在NW区534和高阻衬底502之间延伸。另外，在其他实施例中，第二STI区550可形成在N型高浓度杂质区542和第二P型高浓度杂质区544之间。
参照图10，其示出了根据一实施例的半导体器件的剖面图。在实施例中，半导体器件600可包括在高阻衬底602上形成的多个晶体管610。特别地，半导体器件600可具有在其中晶体管610相互电连接的多指结构。
DNW区630可形成在高阻衬底602中，第一PW区632可形成在DNW区630上。晶体管610可在第一PW区632上形成。晶体管610中的每一个可包括在第一PW区632上形成的栅结构612，以及分别在第一PW区632邻近栅结构612的两侧的表面部分形成的源区614和漏区616。栅结构612可包括在第一PW区632上形成的栅绝缘层、在栅绝缘层上形成的栅极以及在栅极的侧表面形成的间隔器。
在一些实施例中，彼此相邻的晶体管610可使用共同的漏区616，如图10所示。进一步地，彼此相邻的晶体管610可使用共同的P型高浓度杂质区640。特别地，充当衬底凸出部或阱凸出部的P型高浓度杂质区640可形成在彼此相邻的晶体管610的源区614之间，且相邻的源区614和P型高浓度杂质区640可彼此电连接。
半导体器件600可包括配置成围绕有源区的第一器件隔离区620，晶体管610在有源区上形成。第一器件隔离区620可包括形成得比DNW区630更深的第一DTI区622以及在第一DTI区622上形成的第一STI区624。NW区634可形成在第一器件隔离区620的外部，N型高浓度杂质区642可形成在NW区634上。
特别地，第一PW区632可形成在第一器件隔离区620的内部，DNW区630可形成为比第一PW区632更宽。第一DTI区622可穿过DNW区630，并比DNW区630延伸地更深。NW区634可形成在DNW区630的边缘部分上从而具有环形。
如图10中的实施例所示，NW区634可与DNW区630的边缘部分电连接，且第一DTI区622可具有狭缝626以将DNW区630与NW区634电连接。狭缝626可用来通过N型高浓度杂质区642和NW区634向DNW区630施加NW偏置电压或反向偏置电压。例如，狭缝626的宽度可在约1μm至约2μm的范围。
特别地，第二器件隔离区650可形成在NW区634的外部，其可具有环形以围绕NW区634和N型高浓度杂质区642。第二器件隔离区650可包括第二DTI区652和在第二DTI区652上形成的第二STI区654。例如，第二DTI区652的深度可大于约5μm。特别地，第二DTI区652的深度可在约5μm至约10μm的范围。
在实施例中，第二器件隔离区650可用来减少或防止耗尽区在DNW区630、NW区634和高阻衬底602之间延伸。进一步地，第二器件隔离区650可用来将半导体器件600与邻近其的控制器件电隔离。
在一些实施例中，第二PW区636可形成在第二器件隔离区650的外部，且第二P型高浓度杂质区644可形成在第二PW区636上。第二P型高浓度杂质区644可用来施加PW偏置电压至高阻衬底602。
在其他实施例中，半导体器件100或200可用作RF切换器件或RF有源器件，如RF模块(如RF前端模块)的功率放大器。
参照图11，示出了根据一实施例在高阻衬底上形成的RF模块的示意图。在实施例中，RF模块700(如RF前端模块)可包括RF切换器件710、RF有源器件720、RF无源器件730和控制器件740，其可形成在高阻衬底702上。例如，RF有源器件720可包括功率放大器，RF无源器件730可包括无源组件，如电容器、电感器、变压器等。
特别地，与常规SOI衬底相比，通过高阻衬底702可充分地改善散热效率。因此，可充分地改善RF有源器件720的性能和RF无源器件730的电特性。
根据本文所讨论的各种实施例，半导体器件可包括高阻衬底、在高阻衬底上形成的晶体管，和在高阻衬底中形成的以围绕晶体管的器件隔离区。器件隔离区可包括DTI区和在DTI区上形成的STI区。在一些实施例中，半导体器件可包括在高阻衬底中形成的DNW区以及在DNW区上形成的第一PW区，晶体管可形成在第一PW区上。
如上所述，与使用SOI衬底的常规技术相比，由于可通过使用高阻衬底来制造半导体器件，因此半导体器件的制造成本可充分地降低。进一步地，半导体器件的结电容和RF噪声耦合可通过DTI区和DNW区而充分地减少。
在又其他实施例中，DTI区可具有狭缝以向穿过其的DNW区施加NW偏置电压或反向偏置电压。这样，由于DNW区，结电容可充分地减少，因此充分改善了RF切换器件或RF有源器件的电特性。
本文已描述了系统、器件和方法的各种实施例。这些实施例仅是示例性的，并不旨在限制本发明的范围。此外，应理解，已描述的实施例的各种特征可按各种方式组合以产生许多附加的实施例。此外，虽然已描述了公开的实施例使用的各种材料、尺寸、形状、结构和位置等，但在不超出本发明范围的情况下，也可使用除公开的那些以外的其他材料、尺寸、形状、结构和位置等。
相关领域的普通技术人员将认识到，本发明可包括比在上述任何个别实施例中所说明的更少的特征。本文描述的实施例并不意味着是对本发明各种特征可组合方式的详尽表述。于是，如本领域普通技术人员所理解的，实施例并不是特征相互排斥的组合；相反，本发明可包括选自不同的个别实施例的不同的个别特征的组合。此外，关于一个实施例所描述的元件可在其他实施例中实施，即使未在这种实施例中描述过，除非另有说明。尽管在权利要求中从属权利要求可引用具有一个或多个其他权利要求的特定组合，其他实施例也可包括从属权利要求与其他从属权利要求的主题的组合或一个或多个特征与其他从属或独立权利要求的组合。本文中提出了这样的组合，除非表明本发明并不意指特定的组合。此外，本发明还旨在包括在任何其他独立权利要求中的权利要求的特征，即使该权利要求并不直接从属于该独立权利要求。
通过参照上述文献所进行的任何并入是受到限制的，使得与本文明确公开的内容相反的主题不会并入到本文中。通过参照上述文献所进行的任何并入进一步受到限制，使得文献中的权利要求不会通过引用并入到本文中。通过参照上述文献所进行的任何并入又进一步受到限制，使得文献中给出的任何定义不会通过引用并入到本文中，除非在本文中明确地表明包括。
为了解释本发明权利要求的目的，清楚表明，不会援用35U.S.C.第112(f)节的条款，除非在权利要求中引用了特定术语“用于......的方式”或“用于......的步骤”。

Claims (20)

1.半导体器件，包括：
高阻衬底；
设置在所述高阻衬底上的晶体管；以及
设置在所述高阻衬底中围绕所述晶体管的深沟槽器件隔离区。
2.根据权利要求1所述的半导体器件，还包括：
设置在所述深沟槽器件隔离区上的浅沟槽器件隔离区。
3.根据权利要求1所述的半导体器件，其中所述晶体管包括：
设置在所述高阻衬底上的栅结构；
分别设置在所述高阻衬底邻近所述栅结构的两侧的表面部分的源区和漏区；和
设置在所述源区的一侧的高浓度杂质区。
4.根据权利要求3所述的半导体器件，其中所述源区具有第二导电类型；
所述高浓度杂质区具有第一导电类型；并且
所述源区与所述高浓度杂质区彼此电连接。
5.根据权利要求1所述的半导体器件，其中所述高阻衬底具有第一导电类型；
具有第二导电类型的深阱区设置在所述高阻衬底中；
具有所述第一导电类型的第一阱区设置在所述深阱区上；并且
其中所述晶体管设置在所述第一阱区上。
6.根据权利要求5所述的半导体器件，其中所述深阱区和所述第一阱区设置在所述深沟槽器件隔离区的内部，且其中所述深沟槽器件隔离区形成得比所述深阱区更深。
7.根据权利要求5所述的半导体器件，其中具有所述第一导电类型的第二阱区设置在所述深沟槽器件隔离区的外部，且其中具有所述第一导电类型的第二高浓度杂质区设置在所述第二阱区上。
8.根据权利要求5所述的半导体器件，其中所述深阱区设置为比所述第一阱区更宽，且所述深沟槽器件隔离区延伸穿过所述深阱区从而比所述深阱区更深。
9.根据权利要求6所述的半导体器件，其中具有所述第二导电类型的第二阱区设置在所述深沟槽器件隔离区的外部；且具有所述第二导电类型的第二高浓度杂质区设置在所述第二阱区上。
10.根据权利要求9所述的半导体器件，其中所述深沟槽器件隔离区具有狭缝以将所述深阱区与所述第二阱区电连接。
11.根据权利要求9所述的半导体器件，其中具有所述第一导电类型的第三阱区设置在所述第二阱区的外部。
12.根据权利要求9所述的半导体器件，其中第二器件隔离区设置为围绕所述第二阱区和所述第二高浓度杂质区。
13.根据权利要求12所述的半导体器件，其中所述第二器件隔离区包括：
设置为围绕所述第二阱区的第二深沟槽器件隔离区；以及
设置在所述第二深沟槽器件隔离区上的第二浅沟槽器件隔离区。
14.根据权利要求12所述的半导体器件，其中具有所述第一导电类型的第三阱区设置在所述第二器件隔离区的外部。
15.半导体器件，包括：
具有第一导电类型的高阻衬底；
设置在所述高阻衬底中、具有第二导电类型的深阱区；
设置在所述深阱区上、具有所述第一导电类型的第一阱区；
设置在所述第一阱区上的多个晶体管；以及
具有环形以围绕所述多个晶体管、并设置为比所述深阱区更深的深沟槽器件隔离区。
16.根据权利要求15所述的半导体器件，其中所述多个晶体管设置成多指结构，在其中所述多个晶体管相互电连接。
17.根据权利要求16所述的半导体器件，其中具有所述第一导电类型的高浓度杂质区设置在所述多个晶体管中设置为彼此相邻的晶体管的源区之间；并且
所述高浓度杂质区和相邻晶体管的所述源区彼此电连接。
18.根据权利要求15所述的半导体器件，其中具有所述第二导电类型的第二阱区设置在所述深沟槽器件隔离区的外部；
具有所述第二导电类型的第二高浓度杂质区设置在所述第二阱区上；并且
所述深沟槽器件隔离区具有狭缝以将所述深阱区与所述第二阱区电连接。
19.根据权利要求18所述的半导体器件，其中第二深沟槽器件隔离区设置在所述第二阱区的外部；
具有所述第一导电类型的第三阱区设置在所述第二深沟槽器件隔离区的外部；并且
具有所述第一导电类型的第三高浓度杂质区设置在所述第三阱区上。
20.射频(RF)模块，包括：
设置在高阻衬底上的RF切换器件；
设置在所述高阻衬底上的RF有源器件；
设置在所述高阻衬底上的RF无源器件；
设置在所述高阻衬底上的控制器件；
其中所述RF切换器件和所述RF有源器件中的至少一个包括：
设置在所述高阻衬底上的晶体管；以及
设置在所述高阻衬底中围绕所述晶体管的深沟槽器件隔离区。
CN201610435552.4A 2015-06-18 2016-06-17 在高阻衬底上形成的半导体器件和射频模块 Active CN106409825B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0086364 2015-06-18
KR1020150086364A KR101666752B1 (ko) 2015-06-18 2015-06-18 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈

Publications (2)

Publication Number Publication Date
CN106409825A true CN106409825A (zh) 2017-02-15
CN106409825B CN106409825B (zh) 2019-07-05

Family

ID=57157067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610435552.4A Active CN106409825B (zh) 2015-06-18 2016-06-17 在高阻衬底上形成的半导体器件和射频模块

Country Status (4)

Country Link
US (1) US9755068B2 (zh)
KR (1) KR101666752B1 (zh)
CN (1) CN106409825B (zh)
TW (1) TWI617025B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107644898A (zh) * 2016-07-22 2018-01-30 立积电子股份有限公司 一种半导体结构
CN109994537A (zh) * 2017-12-29 2019-07-09 联华电子股份有限公司 半导体元件及其制作方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI693713B (zh) * 2016-07-22 2020-05-11 立積電子股份有限公司 半導體結構
DE102016115286A1 (de) * 2016-08-17 2018-02-22 Infineon Technologies Ag Integrierte Schaltung mit Verstärker-MOSFET
US10243047B2 (en) * 2016-12-08 2019-03-26 Globalfoundries Inc. Active and passive components with deep trench isolation structures
FR3066858B1 (fr) * 2017-05-23 2019-06-21 Soitec Procede pour minimiser une distorsion d'un signal dans un circuit radiofrequence
US9922973B1 (en) * 2017-06-01 2018-03-20 Globalfoundries Inc. Switches with deep trench depletion and isolation structures
US10461152B2 (en) * 2017-07-10 2019-10-29 Globalfoundries Inc. Radio frequency switches with air gap structures
JP7043194B2 (ja) * 2017-07-25 2022-03-29 ラピスセミコンダクタ株式会社 静電保護素子および半導体装置
US10833153B2 (en) 2017-09-13 2020-11-10 Globalfoundries Inc. Switch with local silicon on insulator (SOI) and deep trench isolation
US20210351066A1 (en) * 2017-12-29 2021-11-11 United Microelectronics Corp. Semiconductor device and method for fabricating the same
US10446643B2 (en) 2018-01-22 2019-10-15 Globalfoundries Inc. Sealed cavity structures with a planar surface
US11410872B2 (en) 2018-11-30 2022-08-09 Globalfoundries U.S. Inc. Oxidized cavity structures within and under semiconductor devices
US10923577B2 (en) 2019-01-07 2021-02-16 Globalfoundries U.S. Inc. Cavity structures under shallow trench isolation regions
US11127816B2 (en) 2020-02-14 2021-09-21 Globalfoundries U.S. Inc. Heterojunction bipolar transistors with one or more sealed airgap
KR102850936B1 (ko) * 2021-08-06 2025-08-26 주식회사 디비하이텍 Rf 스위치 소자 및 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956266B1 (en) * 2004-09-09 2005-10-18 International Business Machines Corporation Structure and method for latchup suppression utilizing trench and masked sub-collector implantation
CN1302547C (zh) * 2002-04-29 2007-02-28 联华电子股份有限公司 静电放电保护电路与其制造方法及半导体元件的制造方法
US20090020811A1 (en) * 2007-07-16 2009-01-22 Steven Howard Voldman Guard ring structures for high voltage cmos/low voltage cmos technology using ldmos (lateral double-diffused metal oxide semiconductor) device fabrication
CN100536138C (zh) * 2006-04-26 2009-09-02 美格纳半导体有限会社 半导体集成电路
CN103011048A (zh) * 2011-09-26 2013-04-03 美格纳半导体有限公司 隔离结构、具有其的半导体器件及制造该隔离结构的方法
CN104051529A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 高阻抗衬底上的rf开关

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163342A (ja) 1996-12-04 1998-06-19 Sharp Corp 半導体装置
KR100250488B1 (ko) 1997-12-23 2000-04-01 정선종 초고속-고내압-저열화 특성을 갖는 바이폴라-래터널파워모스페트의 제조 방법
KR100346547B1 (ko) * 1999-11-26 2002-07-26 삼성에스디아이 주식회사 화상 표시장치
SE0200414D0 (sv) 2002-02-13 2002-02-13 Ericsson Telefon Ab L M Semiconductor fabrication process lateral pnp transistor, and integrated circuit
TW536801B (en) * 2002-04-22 2003-06-11 United Microelectronics Corp Structure and fabrication method of electrostatic discharge protection circuit
US8089129B2 (en) 2002-08-14 2012-01-03 Advanced Analogic Technologies, Inc. Isolated CMOS transistors
TW200524139A (en) 2003-12-24 2005-07-16 Renesas Tech Corp Voltage generating circuit and semiconductor integrated circuit
KR100873892B1 (ko) 2007-02-27 2008-12-15 삼성전자주식회사 멀티 핑거 트랜지스터
US7999320B2 (en) 2008-12-23 2011-08-16 International Business Machines Corporation SOI radio frequency switch with enhanced signal fidelity and electrical isolation
US8304835B2 (en) 2009-03-27 2012-11-06 National Semiconductor Corporation Configuration and fabrication of semiconductor structure using empty and filled wells
JP5432751B2 (ja) 2010-02-01 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8349648B2 (en) * 2010-06-15 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming RF FEM with IC filter and IPD filter over substrate
KR101986090B1 (ko) 2012-04-06 2019-06-05 삼성전자 주식회사 가드링을 포함하는 반도체 장치 및 이를 포함하는 반도체 시스템
CN104508827B (zh) * 2012-06-28 2018-11-09 天工方案公司 高电阻率基底上的双极型晶体管
KR102046138B1 (ko) 2013-02-08 2019-11-18 삼성전자주식회사 무선 통신 시스템에서 사용되는 믹서의 iip2 특성 보정 방법과 그 믹서
KR101666753B1 (ko) * 2015-06-18 2016-10-14 주식회사 동부하이텍 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈
KR101692625B1 (ko) * 2015-06-18 2017-01-03 주식회사 동부하이텍 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302547C (zh) * 2002-04-29 2007-02-28 联华电子股份有限公司 静电放电保护电路与其制造方法及半导体元件的制造方法
US6956266B1 (en) * 2004-09-09 2005-10-18 International Business Machines Corporation Structure and method for latchup suppression utilizing trench and masked sub-collector implantation
CN100536138C (zh) * 2006-04-26 2009-09-02 美格纳半导体有限会社 半导体集成电路
US20090020811A1 (en) * 2007-07-16 2009-01-22 Steven Howard Voldman Guard ring structures for high voltage cmos/low voltage cmos technology using ldmos (lateral double-diffused metal oxide semiconductor) device fabrication
CN103011048A (zh) * 2011-09-26 2013-04-03 美格纳半导体有限公司 隔离结构、具有其的半导体器件及制造该隔离结构的方法
CN104051529A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 高阻抗衬底上的rf开关

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107644898A (zh) * 2016-07-22 2018-01-30 立积电子股份有限公司 一种半导体结构
CN107644898B (zh) * 2016-07-22 2021-03-26 立积电子股份有限公司 一种半导体结构
CN109994537A (zh) * 2017-12-29 2019-07-09 联华电子股份有限公司 半导体元件及其制作方法
CN109994537B (zh) * 2017-12-29 2022-09-06 联华电子股份有限公司 半导体元件及其制作方法
US11521891B2 (en) 2017-12-29 2022-12-06 United Microelectronics Corp. Semiconductor device comprising a deep trench isolation structure and a trap rich isolation structure in a substrate and a method of making the same

Also Published As

Publication number Publication date
TW201711190A (zh) 2017-03-16
US20160372592A1 (en) 2016-12-22
CN106409825B (zh) 2019-07-05
KR101666752B1 (ko) 2016-10-14
TWI617025B (zh) 2018-03-01
US9755068B2 (en) 2017-09-05

Similar Documents

Publication Publication Date Title
CN106409825B (zh) 在高阻衬底上形成的半导体器件和射频模块
US10325867B2 (en) Semiconductor device and radio frequency module formed on high resistivity substrate
CN101350351B (zh) 半导体结构及其形成方法
CN104752423B (zh) 一种半导体器件及其制造方法和电子装置
CN102593170B (zh) 一种基于绝缘体上硅的射频ldmos晶体管结构
TW201436046A (zh) 射頻裝置及射頻裝置之製造方法
CN109994491A (zh) 具有soi上横向集电极的hv互补双极型晶体管
CN102790048B (zh) 内嵌肖特基二极管的双载子接面晶体管半导体结构
CN106257671B (zh) 在高阻衬底上形成的半导体器件和射频模块
US9640551B2 (en) Passive device and radio frequency module formed on high resistivity substrate
CN103855212B (zh) 一种横向扩散半导体器件
TWI784064B (zh) 閘極控制雙載子接面電晶體及其操作方法
TWI587402B (zh) 高壓半導體裝置及其製造方法
CN107146814B (zh) 高压半导体装置及其制造方法
US8669639B2 (en) Semiconductor element, manufacturing method thereof and operating method thereof
KR101828144B1 (ko) 고비저항 기판 상에 형성된 무선 주파수 모듈
CN104766889B (zh) 绝缘体上硅射频开关器件结构
TWI743981B (zh) 雙向靜電放電保護裝置
CN106206565A (zh) 二极管与二极管串电路
TWI708364B (zh) 半導體元件及其製造方法
TWI655746B (zh) 二極體與二極體串電路
CN105047720B (zh) 绝缘体上硅射频开关器件结构
TWI531061B (zh) 側向雙載子接面電晶體及其製造方法
CN104201174A (zh) 一种半导体电路
CN111384148A (zh) 半导体组件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Tehran Road, south of the south of Seoul, South Korea 432

Applicant after: DB HiTek Corporation

Address before: Tehran Road, south of the south of Seoul, South Korea 432

Applicant before: Dongbu Hitek Co., Ltd.

GR01 Patent grant
GR01 Patent grant