TWI529873B - 層疊封裝結構、封裝結構及其形成方法 - Google Patents

Description

層疊封裝結構、封裝結構及其形成方法

本發明係有關於積體電路封裝結構，特別有關於層疊封裝結構及其製造方法。

半導體元件已經在各種電子應用中使用，例如個人電腦、手機、數位相機以及其他電子設備中。半導體元件的製造通常是藉由在半導體基底之上依序地沉積絕緣或介電層、導電層以及半導體層的材料，並且使用微影技術將各種材料層圖案化，以形成電路組件和元件在半導體基底上。半導體工業藉由在最小特徵尺寸上持續不斷的縮減，使得各種電子組件(例如電晶體、二極體、電阻器、電容器等)的集成密度繼續改善，藉此可讓更多的組件被集成在特定的面積內。這些較小的電子組件同時也需要較小的封裝，在一些應用中，較小的封裝使用相較於過去的封裝較少的面積以及/或較低的高度。因此，新的封裝技術，例如層疊封裝(Package on Package；PoP)已經開始發展，其中帶有元件晶片的頂層封裝被接合至帶有另一元件晶片的底層封裝，採用新的封裝技術可以增加封裝的集成程度，這些用在半導體上相對較新的封裝技術將面臨製造上的挑戰。

依據一些實施例，層疊封裝結構包含第一基底，其具有第一區和第二區；凸塊形成在第一基底的第一區上；第一半導體晶片接合至第一基底的第二區；以及半導體晶片封裝接合至第一基底，其中凸塊包括金屬結構以及複數個次要元素分散在金屬結構中，第一半導體晶片介於半導體晶片封裝與第一基底之間，並且半導體晶片封裝包含連接器接合至凸塊。

依據一些實施例，形成封裝結構的方法包含在第一基底上形成複數個凸塊，以及將第一半導體晶片接合至第一基底上被這些凸塊圍繞的一區域內，這些凸塊中的每一個凸塊包含金屬球，以及複數個次要元素分散在金屬球中。

依據一些實施例，封裝結構包含具有內連線結構的半導體基底，複數個第一導電墊和複數個第二導電墊形成在半導體基底的相反側上，並且電性連接至內連線結構，複數個凸塊形成在這些第一導電墊上方，並且電性連接至這些第一導電墊，以及半導體晶片接合至半導體基底上被這些凸塊圍繞的一區域內，這些凸塊中的至少一個凸塊包括金屬結構，以及複數個次要元素分散在金屬結構中。

100‧‧‧第一基底

10A‧‧‧第一區

10B‧‧‧第二區

112‧‧‧內連線結構

114‧‧‧第一導電墊

116‧‧‧第二導電墊

118‧‧‧第一鈍態層

120‧‧‧第二鈍態層

122‧‧‧第一接合層

124‧‧‧第二接合層

126‧‧‧連接器

200‧‧‧凸塊

202‧‧‧金屬結構

204‧‧‧次要元素

210‧‧‧接觸墊

220‧‧‧外部連接結構

300‧‧‧半導體晶片

302‧‧‧接合結構

304‧‧‧成型底部填充膠材料層

T1‧‧‧半導體晶片的背面

T2‧‧‧凸塊的上層部分

400‧‧‧半導體晶片封裝

402a、402b‧‧‧半導體晶片

404‧‧‧第二基底

406a、406b‧‧‧接合導線

408‧‧‧成型模料

410‧‧‧連接器

412‧‧‧空氣間隙

500‧‧‧個別的封裝

206‧‧‧固體核心焊球

206A‧‧‧中央核心

206B‧‧‧焊接材料層

為了讓本揭示之目的、特徵、及優點能更明顯易懂，以下配合所附圖式作詳細說明如下：第1A-1B、2-6圖顯示依據一些實施例，形成層疊封裝(PoP)結構的方法之各中間階段的剖面示意圖；以及第7圖顯示依據一些實施例，凸塊的剖面圖。

以下的揭示提供許多不同的實施例或例子，以實現各種實施例的不同特徵，以下所述元件與其排列方式的特殊例子係用於簡化本揭示，然而，本揭示可以在許多不同的形式中實施，並不限定於在此所列的實施例，這些實施例的提供係用於使得本揭示的描述更加詳細及完整，並且讓在此技術領域中具有通常知識者可以完全地瞭解本揭示，然而，一個或多個不具有這些特定細節的實施例仍可以被實行。

在圖示中，為了清楚地顯示本揭示，層和區域的厚度及寬度可以被放大，在圖示中相似的參考標號表示相似的元件，在圖示中描繪的元件和區域係依據其本質而繪製，因此在圖示中繪出的相對尺寸或間距並非用於限定本揭示的範圍。

第1-6圖為依據一些實施例，說明各中間階段之層疊封裝(PoP)結構的剖面示意圖。

第1A圖顯示依據一些實施例，第一基底100具有凸塊200固著在接觸墊210上，以形成外部連接結構220。第一基底100可以由半導體晶圓製成，或者為晶圓的一部分。在一些實施例中，第一基底100包含矽、砷化鎵、絕緣層上的矽(silicon on insulator；SOI)或其他類似的材料。在一些實施例中，第一基底100也包含被動元件，例如電阻器、電容器、電感器以及類似的元件；或者主動元件，例如電晶體。在一些實施例中，第一基底100包含額外的積體電路，第一基底100可進一步包含貫穿基底導通孔(through substrate vias；TSVs)，並且第一基底100可以是中介層(interposer)。另外，第一基底100 可以由其他材料製成，例如，在一些實施例中，第一基底100也包含雙馬來醯亞胺-三氮雜苯樹脂(bismaleimide triazine(BT)resin)、FR-4、與FR-4相似的FR-5、陶瓷、玻璃、塑膠、膠帶、薄膜，或者其他可以承載需要接收導電端子的導電墊或導電片之支撐材料。接觸墊210由導電材料製成，並且連接至第一基底100中的內連線(在第1A圖未繪出)。凸塊200固著在接觸墊210上，並且電性連接至接觸墊210，每一個連接至接觸墊210的凸塊200形成外部連接結構220，此固著製程可包含將凸塊200放置在接觸墊210上，以及進行回焊製程將凸塊200接合至接觸墊210。

第一基底100包含多個第一區10A和多個第二區10B，每一個第一區10A包含一個或多個外部連接結構220形成於其上，每一個第二區10B介於兩個相鄰的第一區10A之間，並且在後續的步驟中，半導體晶片將放置在這些第二區10B的至少一個上。第1B圖為依據一些實施例，第1A圖中所示之第一區10A的一區域之放大剖面示意圖。第一基底100包含內連線結構112，依據一些實施例，內連線結構112連接至形成在第一基底100之相反側上的第一導電墊114和第二導電墊116。在一些實施例中，內連線結構112包含由銅或銅合金形成的金屬線和導通孔。在一些實施例中，內連線結構112被介電層包圍與絕緣，介電層可以由未摻雜的矽玻璃、摻雜的薄膜、低介電常數(low-k)介電質或前述之組合製成。第一導電墊114為第1A圖中所示之接觸墊210的一部份，在一些實施例中，第一導電墊114包含鋁、銅、銀、金、鎳、鎢、鈦、鉭、 氮化鈦、氮化鉭、前述之合金，以及/或前述材料的多層結構。每一個第一導電墊114的一部份被第一鈍態層118保護，而每一個第一導電墊114的剩餘部份則暴露出來。在一些實施例中，第二導電墊116包含鋁、銅、銀、金、鎳、鎢、鈦、鉭、氮化鈦、氮化鉭、前述之合金，以及/或前述材料的多層結構。每一個第二導電墊116被第二鈍態層120部分地保護。依據一些實施例，第一鈍態層118和第二鈍態層120由軟性(或可形變的)介電材料例如高分子製成，以減輕接合應力。在一些實施例中，第一鈍態層118和第二鈍態層120由介電材料，例如氧化矽、氮化矽、未摻雜的矽酸鹽玻璃(undoped silicate glass：USG)、聚亞醯胺(polyimide)或前述之組合製成。

依據一些實施例，第一接合層122形成於第一導電墊114之上，第一接合層122為接觸墊210的一部份(如第1B圖中所示)，第一接合層122有助於將凸塊200接合至第一導電墊114。在一些實施例中，第一接合層122由焊料合金製成，包含Sn、Pb、Ag、Cu、Ni、Bi或前述之組合。依據一些實施例，第二接合層124形成於第二導電墊116之上，在一些實施例中，第二接合層124由焊料合金製成，包含Sn、Pb、Ag、Cu、Ni、Bi或前述之組合。在一些實施例中，則可以不需要第二接合層124。在一些實施例中，第二接合層124由與第一接合層122相同的材料製成；在一些實施例中，第一接合層122則由與第一接合層122不同的材料製成。第二接合層124的存在以及其材料的選擇取決於第二導電墊116的材料以及接合至第二導電墊116的外部連接器(未繪出)。依據一些實施 例，每一個第二導電墊116伴隨著第二接合層124和外部連接器形成另一外部連接結構，此外部連接結構用於與一外部連接器接合。

依據一些實施例，凸塊200包含金屬結構(metallic structure)202，以及次要元素(minor elements)204分散在金屬結構202中。金屬結構202由非焊接材料製成，例如銅、鋁、銀、金、鎳、鎢、或前述之合金，金屬結構202可以採用球狀、柱狀或任何幾何形狀形成。在一些實施例中，金屬結構202為金屬球。依據一些實施例，分散在金屬結構202中的次要元素204係選自於鍺(Ge)、鋅(Zn)、銦(In)、鎳(Ni)、磷(P)、鐵(Fe)、錳(Mn)、鈦(Ti)、鈰(Ce)、銻(Sb)以及前述之組合，然而其他的次要元素也可以加入，在整篇說明書的描述中，”次要元素”之用語係有關於在產生的凸塊200中具有低重量百分比的元素，其中次要元素204的重量百分比例如可小於約0.2百分比。次要元素204取決於金屬結構202的材料而可以具有一些功能，例如避免氧化、改善可濕潤性、提升機械性的表現、改善抗蠕變性(creep resistance)、改善抗電致遷移性(electro-migration resistance)、以及/或類似的功能。在一示範的實施例中，次要元素204的重量百分比大於約0.001百分比，或大於約0.005百分比，或介於約0.001百分比與約0.2百分比之間。在一些實施例中，次要元素204可藉由離子佈植的方式加入金屬結構202中，此佈植方式可包含垂直佈植(vertical implantation)以及選擇性的傾斜佈植(optionally tilted implantation)。在其他實施例中，此佈植可在金屬結構202形 成之後進行，並且次要元素204可注入於金屬結構202的表面層。在一些實施例中，可藉由在金屬結構上提供與次要元素混合的助熔劑塗料(flux coating)，進行熱回焊製程，以及從金屬結構上移除助熔劑塗料的殘餘物，而使得次要元素204擴散至金屬結構202中。在一些實施例中，金屬結構202的(最大)寬度範圍從約100μm至約200μm；在一些實施例中，金屬結構202的間距(pitch)範圍從約150μm至約300μm。

依據一些實施例，在凸塊200放置於第一接合層122上之後，經由第一接合層122的幫助，進行回焊製程將凸塊200接合至第一導電墊114。例如，如果金屬結構202和第一導電墊114由銅或銅合金製成，則由焊料製成的第一接合層122有助於將金屬結構202與第一導電墊114接合在一起。在一些實施例中，回焊的溫度範圍從約180℃至約240℃，於回焊製程之後，凸塊200接合至(或固著在)接觸墊210上，形成外部連接結構220。

參閱第2圖，半導體晶片300放置在或接合至第一基底100上。依據一些實施例，半導體晶片300放置在第二區10B上，在第二區10B上的每一個半導體晶片300都被形成在第一區10A上的外部連接結構220所圍繞。每一個半導體晶片300包含在半導體積體電路的製造中所使用的半導體基底，並且積體電路可形成在半導體基底中以及/或在半導體基底之上，半導體基底被定義為表示包括半導體材料的任何構造，包含但不限定於巨塊矽(bulk silicon)、半導體晶圓、絕緣層上的矽(silicon-on-insulator；SOI)基底、或矽鍺基底，其他的半導 體材料，包含第三族(group III)、第四族(group IV)以及第五族(group V)的元素也可以使用。在半導體晶片300中可形成的各種微電子組件之例子包含電晶體(例如金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistors；MOSFET)、互補式金屬氧化物半導體(complementary metal oxide semiconductor；CMOS)電晶體、雙極性接面電晶體(bipolar junction transistors；BJT)、高壓電晶體、高頻電晶體、p型通道以及/或n型通道場效電晶體(PFETs/NFETs)等)；電阻器；二極體；電容器；電感器；熔絲結構(fuses)以及其他合適的組件，可進行各種製程來形成各種微電子組件，包含沈積、蝕刻、佈植、微影、退火以及其他合適的製程。微電子組件互相連接以形成積體電路元件，例如邏輯元件、記憶體元件(如靜態隨機存取記憶體(static random access memory；SRAM))、射頻(radio frequency；RF)元件、輸入/輸出(input/output；I/O)元件、系統晶片(system-on-chip；SoC)元件、前述之組合以及其他類型的合適元件。在一些實施例中，半導體晶片300上的連接器(未繪出)接合至第一基底100的第二區10B上的接觸墊(未繪出)，以形成接合結構302。

參閱第3圖，依據一些實施例中，成型底部填充膠(molded underfill；MUF)材料層304施加在第一基底100上，暴露出半導體晶片300的一部份T1，並且暴露出凸塊200的一部份T2，例如，頂端部分T1為半導體晶片300的背面，並且頂端部分T2為凸塊200的上層部分。在一些實施例中，成型底部填充膠材料層304由環氧樹脂(胺類(amine type)、酚類 (phenol type)、酸酐類(anhydrate type)等)、矽填充料、固化劑(curing agents)、添加物以及/或硬化劑(hardener)材料製成，成型底部填充膠材料層304還可以保護介於凸塊200與接觸墊210之間的接合區域。

之後，依據一些實施例，如第4圖所示，半導體晶片封裝400放置在第一基底100上方，並且接合至凸塊200上。在一些實施例中，每一個半導體晶片封裝400包含一個或多個半導體晶片，例如，每一個半導體晶片封裝400包含一個半導體晶片402a設置在另一個半導體晶片402b之上；在其他實施例中，半導體晶片封裝400可包含一個半導體晶片或超過兩個以上的半導體晶片。半導體晶片402a以及/或402b可包含上述用於半導體晶片300的各種微電子組件，各種微電子組件的例子已經描述如上。依據一些實施例，半導體晶片402a以及/或402b接合至第二基底404，並且半導體晶片402a以及/或402b經由接合導線電性連接至第二基底404。例如，半導體晶片402a經由第一接合導線406a電性連接至第二基底404，而半導體晶片402b則經由第二接合導線406b電性連接至第二基底404。第二基底404可包含上述之各種材料以及/或部件，每一個半導體晶片封裝400也包含成型模料(molding compound)408，其覆蓋半導體晶片402a以及/或402b，並且也覆蓋接合導線406a以及/或406b。

依據一些實施例，每一個半導體晶片封裝400包含一些連接器410電性耦接至凸塊200，連接器410由導電材料製成，例如焊料、焊料合金等，連接器410形成在第二基底 404表面上的導電結構(未繪出)上，以電性連接至第二基底404中的組件。在半導體晶片封裝400放置於第一基底100之上，並且連接器410接觸凸塊200之後，依據一些實施例，進行回焊製程將連接器410接合至凸塊200。依據一些實施例，藉由成型底部填充膠材料層304的形成，在每一個半導體晶片封裝400與半導體晶片300之間具有空氣間隙412，空氣間隙412讓半導體晶片封裝400的半導體晶片402a以及/或402b大抵上與半導體晶片300之間產生熱隔絕效果，使得從鄰近半導體晶片300的半導體晶片402a以及/或402b所產生的熱較不可能傳遞至半導體晶片300，反之亦然。此外，成型底部填充膠材料層304也有助於在分割單一化之前，以及在分割單一化之後形成封裝時，降低因為熱膨脹係數(coefficient of thermal expansions；CTEs)不匹配而導致的第一基底100之彎曲。

參閱第5圖，依據一些實施例，複數個連接器126放置在第一基底100的第二導電墊116上(如第1B圖所示)，並且接合至第二導電墊116，因此，第二導電墊116(如第1B圖所示)、選擇性的第二接合層124(如第1B圖所示)以及連接器126形成另一外部連接結構，其位於與外部連接結構220相反的另一側上。連接器126由導電材料製成，其可以是焊料、焊料合金、銅、銅合金、金、或金的合金等，可藉由回焊製程將連接器126接合至第二導電墊116；在一些實施例中，連接器126為由焊料合金製成的焊球，焊料合金包含Sn、Pb、Ag、Cu、Ni、Bi或前述之組合。在一些實施例中，焊球的(最大)寬度範圍從約100μm至約300μm；在一些實施例中，焊球的 間距範圍從約150μm至約300μm。

在連接器126接合至與半導體晶片封裝400相反的第一基底100的一側之後，具有已接合的多個半導體晶片封裝400和半導體晶片300的第一基底100被分割單一化(或切割)成個別的封裝，並且每一個封裝都具有一個半導體晶片封裝400和一個半導體晶片300。第6圖顯示依據一些實施例，第一基底100被分割單一化之後成為個別的封裝500。依據一些實施例，每一個個別的封裝500皆為層疊封裝(PoP)結構，並且具有一個半導體晶片封裝400和一個半導體晶片300。藉由凸塊200的使用，凸塊200包含金屬結構200以及次要元素204添加在其中，可以避免金屬結構202發生金屬氧化現象，因此，可以顯著地改善凸塊200的性質，並且可以提升層疊封裝(PoP)結構的可靠度。

第7圖為依據一些實施例，另一凸塊結構的剖面示意圖，其中與第1B圖的描述相同或相似部分的說明將予以省略。在第1B圖的描述中，由非焊接材料製成的金屬結構202可以被固體核心焊球206取代，其包含由金屬材料形成的中央核心206A，以及包圍中央核心206A的焊接材料層206B，其中金屬材料的熔點高於焊接材料層206B的熔點。在一些實施例中，中央核心206A的金屬材料為銅或銅合金，在製造固體核心焊球206時，焊接材料層206B可以鍍在中央核心206A上，或者中央核心206A可以浸泡在液體焊料中，利用表面張力塗佈中央核心206A。在一些實施例中，中央核心206A的金屬材料包含具有相較於傳統焊料更高熔點的鉛錫合金，例如重 量百分比為90%的鉛和10%的錫，其熔點約為290℃。使用焊接材料做為外圍層對於接合用的焊料之總體積具有貢獻，並且可使得固著製程更容易進行。此外，以固體核心做為支座，在封裝的固著期間可使得封裝的平坦度比較不會成為關鍵因素。另外，依據一些實施例，在固體核心焊球206中也可添加次要元素204，次要元素可以添加或分散在中央核心206A、焊接材料層206B或前述之組合中。

上述之方法實施例係顯示出示範性的步驟，但是這些步驟可以不需要按照上述的順序進行，在不脫離本揭示之實施例的精神和範圍內，可以適當地加入、取代、改變順序以及/或刪除這些步驟。

雖然本發明已揭露較佳實施例如上，然其並非用以限定本發明，在此技術領域中具有通常知識者當可瞭解，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。

100‧‧‧第一基底

112‧‧‧內連線結構

114‧‧‧第一導電墊

116‧‧‧第二導電墊

118‧‧‧第一鈍態層

120‧‧‧第二鈍態層

122‧‧‧第一接合層

124‧‧‧第二接合層

200‧‧‧凸塊

202‧‧‧金屬結構

204‧‧‧次要元素

210‧‧‧接觸墊

Claims (12)

1. 一種層疊封裝結構，包括：一第一基底，具有一第一區和一第二區；一凸塊，形成在該第一基底的該第一區上，其中該凸塊包括一金屬結構以及複數個次要元素分散在該金屬結構中，其中該金屬結構包括由一金屬材料形成的一中央核心以及一焊接材料層包圍該中央核心，且該些次要元素分散在該中央核心和該焊接材料層中；一第一半導體晶片，接合至該第一基底的該第二區；以及一半導體晶片封裝，接合至該第一基底，其中該第一半導體晶片介於該半導體晶片封裝與該第一基底之間，且其中該半導體晶片封裝包括一連接器接合至該凸塊。
2. 如申請專利範圍第1項所述之層疊封裝結構，其中該金屬結構由一非焊接材料形成。
3. 如申請專利範圍第2項所述之層疊封裝結構，其中該非焊接材料包括銅或銅合金。
4. 如申請專利範圍第1項所述之層疊封裝結構，其中該些次要元素包括鍺(Ge)、鋅(Zn)、銦(In)、鎳(Ni)、磷(P)、鐵(Fe)、錳(Mn)、鈦(Ti)、鈰(Ce)、銻(Sb)或前述之組合。
5. 如申請專利範圍第1項所述之層疊封裝結構，更包括：一成型底部填充膠材料層設置在該第一基底上，其中該第一半導體晶片的一部分和該凸塊的一部分埋置在該成型底部填充膠材料層中；以及一空氣間隙介於該第一半導體晶片與半導體晶片封裝之 間。
6. 如申請專利範圍第1項所述之層疊封裝結構，其中該中央核心包括銅或銅合金。
7. 如申請專利範圍第6項所述之層疊封裝結構，其中該些次要元素包括鍺(Ge)、鋅(Zn)、銦(In)、鎳(Ni)、磷(P)、鐵(Fe)、錳(Mn)、鈦(Ti)、鈰(Ce)、銻(Sb)或前述之組合。
8. 一種形成封裝結構的方法，包括：在一第一基底上形成複數個凸塊，其中該些凸塊的每一個包括一金屬球以及複數個次要元素分散在該金屬球中，其中該金屬球包括由一金屬材料形成的一中央核心以及一焊接材料層包圍該中央核心，且該些次要元素分散在該中央核心和該焊接材料層中；以及將一第一半導體晶片接合至該第一基底上被該些凸塊圍繞的一區域內。
9. 申請專利範圍第8項所述之形成封裝結構的方法，其中該些次要元素包括鍺(Ge)、鋅(Zn)、銦(In)、鎳(Ni)、磷(P)、鐵(Fe)、錳(Mn)、鈦(Ti)、鈰(Ce)、銻(Sb)或前述之組合。
10. 如申請專利範圍第8項所述之形成封裝結構的方法，其中該中央核心由銅或銅合金形成。
11. 如申請專利範圍第8項所述之形成封裝結構的方法，更包括將一半導體晶片封裝接合至該第一基底，其中該第一半導體晶片介於該第一基底與該半導體晶片封裝之間，且其中該半導體晶片封裝包括一連接器接合至該凸塊。
12. 一種封裝結構，包括： 一半導體基底，包括一內連線結構；複數個第一導電墊和複數個第二導電墊，形成在該半導體基底的相反側上，並且電性連接至該內連線結構；複數個凸塊，形成在該些第一導電墊上方，並且電性連接至該些第一導電墊，其中該些凸塊中的至少一個包括一金屬結構以及複數個次要元素分散在該金屬結構中，其中該金屬結構包括由一金屬材料形成的一中央核心以及一焊接材料層包圍該中央核心，且該些次要元素分散在該中央核心和該焊接材料層中；以及一半導體晶片，接合至該半導體基底上被該些凸塊圍繞的一區域內。