TWI640068B

TWI640068B - 電子封裝件及其製法

Info

Publication number: TWI640068B
Application number: TW106141864A
Authority: TW
Inventors: 吳啟睿; Chi Rui Wu; 黃富堂; Fu Tang Huang; 陳嘉成; Chia Cheng Chen; 林俊賢; Chun Hsien Lin; 米軒皞; Hsuan Hao Mi; 白裕呈; Yu Cheng Pai
Original assignee: 矽品精密工業股份有限公司; Siliconware Precision Industries Co., Ltd.
Priority date: 2017-11-30
Filing date: 2017-11-30
Publication date: 2018-11-01
Also published as: TW201926598A; US10629572B2; CN109860140A; US11205644B2; US20190164941A1; US20200212019A1

Abstract

一種電子封裝件，係包括：具有第一絕緣部之第一基板、設於該第一基板上之第一電子元件、藉由複數導電元件堆疊於該第一基板上並具有第二絕緣部之第二基板、以及形成於該第一基板與第二基板之間的第一封裝層，藉由該第一基板之第一絕緣部之剛性不同於該第二基板之第二絕緣部之剛性，以於高溫製程時，該第一基板與第二基板之其中一者會拉動另一者朝同一方向發生彎曲，以減少該電子封裝件之整體翹曲程度。本發明復提供該電子封裝件之製法。

Description

電子封裝件及其製法

本發明係關於一種封裝結構，特別是關於一種電子封裝件及其製法。

隨著近年來可攜式電子產品的蓬勃發展，各類相關產品亦逐漸朝向高密度、高性能以及輕、薄、短、小之趨勢發展，為因應此趨勢，半導體封裝業界遂開發各態樣的封裝堆疊(package on package，簡稱PoP)技術，以期能符合輕薄短小與高密度的要求。

如第1圖所示，係為習知堆疊式電子封裝件1的剖視示意圖。該電子封裝件1包括兩相疊之第一封裝結構1a與第二封裝結構1b，以及黏固該第一封裝結構1a與第二封裝結構1b之封裝膠體13。該第一封裝結構1a係包含第一基板10、以複數導電凸塊110覆晶結合該第一基板10之第一電子元件11(如半導體晶片)、及包覆該些導電凸塊110之底膠111。該第二封裝結構1b係包含第二基板12、以複數導電凸塊140覆晶結合該第二基板12之第二電子元件14(如半導體晶片)、及包覆該些導電凸塊140之底膠141。於製作時，先將該第二基板12藉由銲錫球120堆疊且電性連接於該第一基板10上，再將該封裝膠體13形成於該第一基板10與第二基板12之間以包覆該些銲錫球120與該第一電子元件11，之後設置該第二電子元件14於該第二基板12上。傳統製程中，為了減少該電子封裝件1之整體翹曲程度(warpage)，該第一基板10與第二基板12之絕緣材質係選用低膨脹係數及高剛性之材料。

惟，習知電子封裝件1中，該第一基板10與第二基板12之的厚度d1,d2及配置(線路佈設方式或晶片佈設方式)不同，導致於高溫製程時，該第一基板10與第二基板12會互相拉扯，並朝不同方向發生彎曲(如第1圖所示之該第一基板10與第二基板12之虛線態樣)，使得該電子封裝件1之整體翹曲程度之偏差(deviation)變大。

因此，如何克服上述習知技術的問題，實已成目前亟欲解決的課題。

鑑於上述習知技術之缺失，本發明係提供一種電子封裝件，係包括：第一基板，係包含有第一絕緣部；第一電子元件，係設於該第一基板上；第二基板，係包含有第二絕緣部且藉由複數導電元件堆疊於該第一基板上，其中，該第一絕緣部之剛性不同於該第二絕緣部之剛性；以及第一封裝層，係形成於該第一基板與第二基板之間，以包覆該第一電子元件與該導電元件。

本發明復提供一種電子封裝件之製法，係包括：提供包含有第一絕緣部之第一基板及包含有第二絕緣部之第二基板，其中，該第一基板上設有第一電子元件，且該第一絕緣部之剛性不同於該第二絕緣部之剛性；將該第二基板藉由複數導電元件堆疊於該第一基板上；以及形成第一封裝層於該第一基板與第二基板之間，以包覆該第一電子元件與該導電元件。

前述之電子封裝件及其製法中，該第一絕緣部之剛性大於或小於該第二絕緣部之剛性。

前述之電子封裝件及其製法中，該導電元件係為金屬塊，或者，該導電元件係具有金屬塊與包覆該金屬塊之導電材。

前述之電子封裝件及其製法中，該導電元件係為銲錫凸塊。

前述之電子封裝件及其製法中，復包括設置支撐件於該第一與第二基板之間，且該支撐件未電性連接該第一與第二基板。

前述之電子封裝件及其製法中，復包括設置第二電子元件於該第二基板上，並形成第二封裝層於該第二基板上，且該第二封裝層包覆該第二電子元件。

前述之電子封裝件及其製法中，復包括設置封裝件於該第二基板上。

前述之電子封裝件及其製法中，該第一與第二絕緣部之剛性較低者的材質係為環氧樹脂絕緣膜(AjinomotoBuild-up Film，簡稱ABF)、聚醯亞胺或感光性介電層。

前述之電子封裝件及其製法中，該第一與第二絕緣部之剛性較高者的材質係為預浸材。

前述之電子封裝件及其製法中，該第一與第二絕緣部之其中一者之楊氏係數係小於15GPa，而另一者係大於15GPa。

前述之電子封裝件及其製法中，該第一與第二絕緣部之其中一者之楊氏係數係為2.5至15GPa。

前述之電子封裝件及其製法中，該第一與第二絕緣部之其中一者之楊氏係數係大於20GPa。

由上可知，本發明之電子封裝件及其製法中，主要藉由該第一基板之第一絕緣部之剛性不同於該第二基板之第二絕緣部之剛性，以於高溫製程時，該第一基板與第二基板之其中一者會拉動另一者朝同一方向發生彎曲，故相較於習知技術，本發明之電子封裝件於高溫製程時可減少其整體翹曲程度。

1,2,2’,2”‧‧‧電子封裝件

1a‧‧‧第一封裝結構

1b‧‧‧第二封裝結構

10,20‧‧‧第一基板

11,21‧‧‧第一電子元件

110,140,210‧‧‧導電凸塊

111,141‧‧‧底膠

12,22‧‧‧第二基板

120‧‧‧銲錫球

13‧‧‧封裝膠體

14,24‧‧‧第二電子元件

20a,20b‧‧‧第一線路層

20c‧‧‧第一絕緣部

20d,22d‧‧‧防銲材

200‧‧‧電性接觸墊

201,202,220,221‧‧‧電性接點

203‧‧‧植球墊

22a,22b‧‧‧第二線路層

22c‧‧‧第二絕緣部

23‧‧‧第一封裝層

240‧‧‧銲線

241‧‧‧黏著層

25‧‧‧第二封裝層

26‧‧‧封裝件

260‧‧‧載體

261‧‧‧第三電子元件

262‧‧‧封裝體

263,28‧‧‧銲球

27‧‧‧支撐件

270,280‧‧‧金屬塊

271,281‧‧‧導電材

28a‧‧‧第一導電元件

28b‧‧‧第二導電元件

29‧‧‧結合層

30‧‧‧定位墊

d1,d2‧‧‧厚度

S‧‧‧切割路徑

第1圖係為習知堆疊式電子封裝件之剖面示意圖；第2A至2C圖係為本發明電子封裝件之製法之剖面示意圖；其中，第2B’圖係為第2B圖之另一實施例；以及第2D及2D’圖係為第2C圖之其它實施例之剖面示意圖。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“下”、及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

請參閱第2A至2C圖，係為本發明之電子封裝件2之製法之剖面示意圖。

如第2A圖所示，提供一第一基板20與一第二基板22。該第一基板20上設有至少一第一電子元件21，且該第二基板22下側係形成有複數第一導電元件28a、複數第二導電元件28b與一如薄膜(film)或散熱材之結合層29。

於本實施例中，該第一基板20與第二基板22係為線路板，其分別具有第一絕緣部20c與第二絕緣部22c、複數第一線路層20a,20b與複數第二線路層22a,22b，該第一線路層20a,20b係結合該第一絕緣部20c且包含電性接觸墊200、電性接點201,202與植球墊203，且該第二線路層 22a,22b包含電性接點220,221，其中，該第一絕緣部20c(不含防銲材20d)係為低膨脹係數及高剛性(楊氏係數(Young's Modulus)約為15GPa以上，較佳為20GPa以上)的介電材，例如預浸材(Prepreg，簡稱PP)(約15~27GPa)等；該第二絕緣部22c(不含防銲材22d)係為低膨脹係數及低剛性(楊氏係數(Young's Modulus)約為15GPa以下，較佳為2.5~15GPa)的介電材，例如環氧樹脂絕緣膜(AjinomotoBuild-up Film，簡稱ABF)(約4~13GPa)、聚醯亞胺(Polyimide，簡稱PI)(約2.5GPa)、感光性介電層(Photo-Imageable dielectric，簡稱PID)(約3~4GPa)等。

再者，該第一電子元件21係可例如藉由複數導電凸塊210以覆晶方式設於該第一基板20上側之電性接觸墊200上。

又，該第一導電元件28a係形成於該第二基板22下側之電性接點220上，且該第一導電元件28a具有金屬塊280與包覆該金屬塊280之導電材281，亦或該第一導電元件28a僅為金屬塊280(不含導電材)，其中，該金屬塊280係例如為銅球或銅柱，且該導電材281係為銲錫材，如鎳錫、錫鉛或錫銀，但不限於此。

另外，該第二導電元件28b係形成於該第二基板22下側之電性接點221上，且該第二導電元件28b係為銲錫凸塊。

如第2B圖所示，將該第二基板22堆疊於該第一基板20上，其中，該第二基板22透過該結合層29結合於該第一電子元件21上，並令該些第一導電元件28a與第二導電元件28b電性連接該第一基板20之電性接點201,202，使該第二基板22藉由該些第一導電元件28a與第二導電元件28b電性連接該第一基板20。

應可理解地，如第2B’圖所示，亦可先將該結合層29設於該第一電子元件21上，另該第一導電元件28a與第二導電元件28b先設於該第一基板20之電性接點201,202上，再堆疊該第二基板22於該第一基板20上，以呈現第2B圖之狀態。

如第2C圖所示，形成第一封裝層23於該第一基板20上側與該第二基板22下側之間，使該第一封裝層23包覆該第一電子元件21、該些第一導電元件28a與第二導電元件28b、該結合層29與該些導電凸塊210。

接著，沿切割路徑S進行切單製程，以製成複數電子封裝件2。

於本實施例中，由於該結合層29形成於該第二基板22與該第一電子元件21之間，故該第一封裝層23不會填入該第二基板22與該第一電子元件21之間。

再者，該第一基板20下側之植球墊203上可形成有如銲球28之導電元件，以供接置如電路板或另一線路板之電子結構。

於另一實施例中，如第2D圖所示之電子封裝件2’中，可藉由一黏著層241設置至少一第二電子元件24於該第二基板22上側上，再形成第二封裝層25於該第二基板 22上側，且該第二封裝層25包覆該第二電子元件24。例如，該第二電子元件24係藉由複數銲線240以打線方式電性連接該第二基板22上側之第二線路層22a，且該第二封裝層25復包覆該些銲線240。於其它實施例中，該第二電子元件24亦可以覆晶方式設於該第二基板22上側。

或者，如第2D’圖所示，亦可設置至少一封裝件26於該第二基板22上。例如，該封裝件26係包含一載體260、設置並電性連接至該載體260之第三電子元件261、及包覆該第三電子元件261之封裝體262。具體地，該封裝件26係藉由複數如銲球263之導電元件電性連接該第二基板22，且該第三電子元件261之封裝方式可為打線(如第2D’圖所示)、覆晶或嵌埋等，但並無特別限制。

於另一實施例中，如第2D圖所示，亦可設置至少一支撐件27於該第一與第二基板20,22之間，使該第二基板22藉由該支撐件27堆疊於該第一基板20上，且該第一封裝層23復包覆該支撐件27。

具體地，該支撐件27之構造係類似該第一導電元件28a之構造，即具有金屬塊270與包覆該金屬塊270之導電材271，其中，該金屬塊270係為銅球，且該導電材271係為銲錫材，如鎳錫、錫鉛或錫銀，但不限於此。

再者，於製程中，該支撐件27可與該第一導電元件28a一同製作，且該第一基板20與第二基板22可藉由定位墊30之設計，以利於該支撐件27之定位。具體地，該定位墊30未電性連接該第一基板20之第一線路層20a,20b 與該第二基板22之第二線路層22a,22b，致使該支撐件27未電性連接該第一基板20與第二基板22，因而該支撐件27可視為虛設金屬件(dummy metal member)。應可理解地，如第2D’圖所示，該支撐件27亦可直接設於該第一基板20之表面與該第二基板22之表面，而省略該定位墊30之製作。

另外，上述電子元件(如第一電子元件21、第二電子元件24或第三電子元件261)係為主動元件、被動元件或其二者組合等，其中，該主動元件係例如半導體晶片，且該被動元件係例如電阻、電容及電感。

本發明之製法中，藉由該第一基板20之第一絕緣部20c之剛性不同於(高於)該第二基板20之第二絕緣部22c之剛性，以於高溫製程時，該第一基板20會拉動該第二基板22朝同一方向發生彎曲，故相較於習知技術，本發明之電子封裝件2,2’,2”於高溫製程時可減少其整體翹曲程度之偏差。

應可理解地，亦可令該第一基板20之第一絕緣部20c之剛性小於該第二基板20之第二絕緣部22c之剛性，以於高溫製程時，該第二基板22會拉動該第一基板20朝同一方向發生彎曲。

本發明提供一種電子封裝件2,2’,2”，其包括：具有第一絕緣部20c之第一基板20、設於該第一基板20上之第一電子元件21、藉由複數第一導電元件28a與第二導電元件28b堆疊於該第一基板20上之第二基板22、以及設於該第一基板20與第二基板22之間的第一封裝層23。

所述之第一電子元件21係藉由複數導電凸塊210設於該第一基板20上。

所述之第二基板22係具有剛性不同於該第一絕緣部20c之第二絕緣部22c，且藉由該些第一導電元件28a與第二導電元件28b電性連接該第一基板20。例如，該第一導電元件28a係為金屬塊、或具有金屬塊280與包覆該金屬塊280之導電材281，且該第二導電元件28b係為銲錫凸塊。

所述之第一封裝層23係包覆該第一電子元件21、該些第一導電元件28a與第二導電元件28b。

於一實施例中，該電子封裝件2’,2”復包括至少一支撐件27，係設於該第一與第二基板20,22之間。例如，該支撐件27未電性連接該第一與第二基板20,22。

於一實施例中，該電子封裝件2’復包括設於該第二基板22上之第二電子元件24及第二封裝層25，且該第二封裝層25係包覆該第二電子元件24。

於一實施例中，該電子封裝件2”復包括設於該第二基板22上之至少一封裝件26。

於一實施例中，該第一絕緣部20c之剛性較高，其材質係為預浸材。

於一實施例中，該第二絕緣部22c之剛性較低，其材質係為環氧樹脂絕緣膜(AjinomotoBuild-up Film，簡稱ABF)、聚醯亞胺或感光性介電層。

於一實施例中，該第一絕緣部20c之楊氏係數係大於15GPa，而該第二絕緣部22c之楊氏係數係小於15GPa。

於一實施例中，該第一絕緣部20c之楊氏係數係大於20GPa。

於一實施例中，該第二絕緣部22c之楊氏係數係為2.5至15GPa。

綜上所述，本發明之電子封裝件及其製法，主要藉由該第一基板之剛性不同於該第二基板之剛性，以於高溫製程時，該第一與第二基板之其中一者會拉動另一者朝同一方向發生彎曲，故相較於習知技術，本發明之電子封裝件於高溫製程時可減少其整體翹曲程度之偏差。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

Claims

一種電子封裝件，係包括：第一基板，係包含有第一絕緣部；第一電子元件，係設於該第一基板上；第二基板，係包含有第二絕緣部且藉由複數導電元件堆疊於該第一基板上，其中，該第一絕緣部之剛性不同於該第二絕緣部之剛性；以及第一封裝層，係形成於該第一基板與第二基板之間，以包覆該第一電子元件與該導電元件；其中，該第一絕緣部與第二絕緣部之其中一者之楊氏係數係小於15GPa，而另一者係大於15GPa。
如申請專利範圍第1項所述之電子封裝件，其中，該第一絕緣部之剛性大於或小於該第二絕緣部之剛性。
如申請專利範圍第1項所述之電子封裝件，其中，該導電元件係為金屬塊。
如申請專利範圍第1項所述之電子封裝件，其中，該導電元件包含有金屬塊與包覆該金屬塊之導電材。
如申請專利範圍第1項所述之電子封裝件，其中，該導電元件係為銲錫凸塊。
如申請專利範圍第1項所述之電子封裝件，復包括設於該第一基板與第二基板之間之支撐件。
如申請專利範圍第6項所述之電子封裝件，其中，該支撐件未電性連接該第一基板與第二基板。
如申請專利範圍第1項所述之電子封裝件，復包括設於該第二基板上之第二電子元件。
如申請專利範圍第8項所述之電子封裝件，復包括形成於該第二基板上且包覆該第二電子元件之第二封裝層。
如申請專利範圍第1項所述之電子封裝件，復包括設於該第二基板上之封裝件。
如申請專利範圍第1項所述之電子封裝件，其中，該第一與第二絕緣部之剛性較低者的材質係為環氧樹脂絕緣膜(AjinomotoBuild-up Film，簡稱ABF)、聚醯亞胺或感光性介電層。
如申請專利範圍第1項所述之電子封裝件，其中，該第一與第二絕緣部之剛性較高者的材質係為預浸材。
如申請專利範圍第1項所述之電子封裝件，其中，該第一與第二絕緣部之其中一者之楊氏係數係為2.5至15GPa。
如申請專利範圍第1項所述之電子封裝件，其中，該第一與第二絕緣部之其中一者之楊氏係數係大於20GPa。
一種電子封裝件之製法，係包括：提供包含有第一絕緣部之第一基板及包含有第二絕緣部之第二基板，其中，該第一基板上設有第一電子元件，且該第一絕緣部之剛性不同於該第二絕緣部之剛性；將該第二基板藉由複數導電元件堆疊於該第一基板上；以及形成第一封裝層於該第一基板與第二基板之間，以包覆該第一電子元件與該導電元件；其中，該第一絕緣部與第二絕緣部之其中一者之楊氏係數係小於15GPa，而另一者係大於15GPa。
如申請專利範圍第15項所述之電子封裝件之製法，其中，該第一絕緣部之剛性大於或小於該第二絕緣部之剛性。
如申請專利範圍第15項所述之電子封裝件之製法，其中，該導電元件係為金屬塊。
如申請專利範圍第15項所述之電子封裝件之製法，其中，該導電元件包含有金屬塊與包覆該金屬塊之導電材。
如申請專利範圍第15項所述之電子封裝件之製法，其中，該導電元件係為銲錫凸塊。
如申請專利範圍第15項所述之電子封裝件之製法，復包括設置支撐件於該第一基板與第二基板之間。
如申請專利範圍第20項所述之電子封裝件之製法，其中，該支撐件未電性連接該第一基板與第二基板。
如申請專利範圍第15項所述之電子封裝件之製法，復包括設置第二電子元件於該第二基板上。
如申請專利範圍第22項所述之電子封裝件之製法，復包括形成第二封裝層於該第二基板上，以包覆該第二電子元件。
如申請專利範圍第15項所述之電子封裝件之製法，復包括設置封裝件於該第二基板上。
如申請專利範圍第15項所述之電子封裝件之製法，其中，該第一與第二絕緣部之剛性較低者的材質係為環氧樹脂絕緣膜(AjinomotoBuild-up Film，簡稱ABF)、聚醯亞胺或感光性介電層。
如申請專利範圍第15項所述之電子封裝件之製法，其中，該第一與第二絕緣部之剛性較高者的材質係為預浸材。
如申請專利範圍第15項所述之電子封裝件之製法，其中，該第一與第二絕緣部之其中一者之楊氏係數係為2.5至15GPa。
如申請專利範圍第15項所述之電子封裝件之製法，其中，該第一與第二絕緣部之其中一者之楊氏係數係大於20GPa。