[go: up one dir, main page]

TWI524512B - Solid state image sensing device and solid state image sensing device - Google Patents

Solid state image sensing device and solid state image sensing device Download PDF

Info

Publication number
TWI524512B
TWI524512B TW103107053A TW103107053A TWI524512B TW I524512 B TWI524512 B TW I524512B TW 103107053 A TW103107053 A TW 103107053A TW 103107053 A TW103107053 A TW 103107053A TW I524512 B TWI524512 B TW I524512B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor substrate
region
back side
circuit
Prior art date
Application number
TW103107053A
Other languages
English (en)
Other versions
TW201507120A (zh
Inventor
Ikuko Inoue
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201507120A publication Critical patent/TW201507120A/zh
Application granted granted Critical
Publication of TWI524512B publication Critical patent/TWI524512B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

固態影像感測裝置及固態影像感測裝置之製造方法 關連申請案參照
本申請案享受2013年8月1日申請之日本發明專利申請案編號2013-160565之優先權利益，該日本發明專利申請案的所有內容被援用於本申請案中。
本發明之實施形態係有關固態影像感測裝置及固態影像感測裝置之製造方法。
CCD(Charge Coupling Device)影像感測器或CMOS(Complementary Metal Oxide Semiconductor)影像感測器等固態影像感測裝置，係在數位相機、視訊攝影機、或監視攝影機等多樣用途中使用。
背面照射式影像感測器，能夠將配線這類在像素與微透鏡之間對於光的障礙物予以消除。因此，背面照射式影像感測器能夠提高像素對於入射光的靈敏度，能減小光學陰影。
故，近年來背面照射式影像感測器的開發正在推進。
本發明所欲解決之問題，在於提供一種可謀求固態影像感測裝置尺寸縮小的固態影像感測裝置及固態影像感測裝置之製造方法。
一實施形態的固態影像感測裝置，具備：半導體基板，具備第1面以及與前述第1面相向之第2面；電路，設置於前述半導體基板的前述第1面之側；像素，設置於前述半導體基板中，將來自前述第2面之側的光做光電變換；及元件，在前述半導體基板的前述第2面之側。
另一實施形態的固態影像感測裝置之製造方法，具備：在基板上形成半導體層，該半導體層具備第1面以及與前述第1面相向之第2面，在前述半導體層的前述第1面之側形成像素及電路，前述像素將來自前述第2面之側的光做光電變換；及除去前述基板，在前述半導體層的前述第2面之側形成元件。
按照上述構成的固態影像感測裝置及固態影像感測裝置之製造方法，便可謀求固態影像感測裝置尺寸縮小。
1、1A、1B‧‧‧光二極體
2、2A、2B‧‧‧讀取電晶體
3‧‧‧重置電晶體
4‧‧‧位址電晶體
5‧‧‧放大電晶體
6‧‧‧浮動擴散
7‧‧‧電晶體
9A‧‧‧元件分離區域
9B‧‧‧元件分離區域
10‧‧‧雜質層
11‧‧‧表面屏蔽層
19‧‧‧背面屏蔽層
20‧‧‧單位胞(胞形成區域)
20X‧‧‧單位胞(胞形成區域)
21‧‧‧閘極絕緣膜
22‧‧‧閘極
30‧‧‧半導體基板
31A、31B、31C‧‧‧雜質區域
32‧‧‧半導體區域
38‧‧‧半導體區域(井區域)
39‧‧‧半導體區域(井區域)
60‧‧‧雜質層
71‧‧‧閘極絕緣膜
72‧‧‧閘極
73‧‧‧擴散層
81‧‧‧背面側墊
81A、81B、81E、81F‧‧‧金屬層(背面側配線)
81X‧‧‧遮光膜
82‧‧‧貫通電極(導電體)
83、83C、83R‧‧‧擴散層
84C、84D、84R‧‧‧金屬層
85‧‧‧支撐基板
85A、85B、85C‧‧‧插栓
88‧‧‧黏著層
88C‧‧‧絕緣膜
89‧‧‧平坦化層
89A、89C、89Z‧‧‧絕緣膜
90‧‧‧層間絕緣膜
91‧‧‧導電層(配線)
92‧‧‧插栓
98‧‧‧元件分離層
99‧‧‧元件分離絕緣膜
100‧‧‧影像感測器
101‧‧‧DSP(訊號處理電路)
102‧‧‧光學鏡頭單元
103‧‧‧記憶體
104‧‧‧顯示器
105‧‧‧控制器
114‧‧‧層積體
117‧‧‧鏡頭承座
118‧‧‧電極
119‧‧‧屏蔽部
120‧‧‧像素陣列
121‧‧‧有效區域
125、125A、125B‧‧‧周邊電路區域
129‧‧‧OB區域
131‧‧‧AD變換電路
133‧‧‧垂直位移暫存器
134‧‧‧負載電晶體
180‧‧‧接點區域
200‧‧‧電路基板
300‧‧‧基板
301‧‧‧半導體基板
302‧‧‧BOX層
303‧‧‧SOI層
900‧‧‧阻劑膜
ADR‧‧‧位址控制線
BS‧‧‧半導體基板30的背面(第2面)
CC、CC1、CC2‧‧‧周邊電路
CE‧‧‧背面側電容元件(被動元件)
CF‧‧‧彩色濾光片層
CFX‧‧‧層積膜
FS‧‧‧半導體基板30的表面(第1面)
ML‧‧‧微透鏡陣列
PU‧‧‧處理單元
RD1、RD2‧‧‧讀出控制線
RE‧‧‧裏面側電阻元件(被動元件)
RST‧‧‧重置控制線
UC‧‧‧單位胞
VSL‧‧‧垂直訊號線
圖1揭示含有實施形態之固體影像感測裝置的模組一例。
圖2揭示含有實施形態之固體影像感測裝置的模組一例。
圖3為實施形態之固態影像感測裝置的構造例模型示 意平面圖。
圖4為實施形態之固態影像感測裝置的構造例模型示意截面圖。
圖5為固態影像感測裝置的像素陣列構成例示意等價電路圖。
圖6為實施形態之固態影像感測裝置的製造工程的一工程說明用圖。
圖7為實施形態之固態影像感測裝置的製造工程的一工程說明用圖。
圖8為實施形態之固態影像感測裝置的製造方法的一工程說明用圖。
圖9為實施形態之固態影像感測裝置的製造工程的一工程說明用圖。
圖10為實施形態之固態影像感測裝置的製造工程的一工程說明用圖。
圖11為實施形態之固態影像感測裝置的製造工程的一工程說明用圖。
圖12為實施形態之固態影像感測裝置的製造工程的一工程說明用圖。
圖13為實施形態之固態影像感測裝置的製造工程的一工程說明用圖。
圖14A及14B揭示實施形態之固態影像感測裝置的具體例模型。
圖15A及15B揭示實施形態之固態影像感測裝置的 具體例模型。
圖16A及16B揭示實施形態之固態影像感測裝置的具體例模型。
圖17A及17B揭示實施形態之固態影像感測裝置的具體例模型。
圖18A及18B揭示實施形態之固態影像感測裝置的具體例模型。
圖19A及19B揭示實施形態之固態影像感測裝置的具體例模型。
圖20揭示實施形態之固態影像感測裝置的具體例模型。
實施形態之固態影像感測裝置，具備：半導體基板，具備第1面以及與前述第1面相向之第2面；電路，設置於前述半導體基板的前述第1面之側；像素，設置於前述半導體基板中，將來自前述第2面之側的光做光電變換；及元件，在前述半導體基板的前述第2面之側。
以下參照圖面，詳細說明本實施形態。以下說明中，針對具有同一功能及構成之要素係標註同一符號，視必要進行重複說明。
〔實施形態〕
參照圖1至圖20，說明實施形態之固態影像感測裝 置。
(1)構造
利用圖1至圖5，說明實施形態之固態影像感測裝置的構造。
圖1及圖2為本實施形態之固態影像感測裝置說明用模型圖。圖1為含有本實施形態之固態影像感測裝置(例如影像感測器)100的模組構成例示意方塊圖。圖2為含有本實施形態之影像感測器100的模組構造例模型示意截面圖。以下，將含有本實施形態之影像感測器100的模組，稱為相機模組。
如圖1所示，相機模組含有影像感測器100。圖1的相機模組，除影像感測器100外，例如還含有DSP(訊號處理電路，Digital Signal Processor)101、光學鏡頭單元102、記憶體103、顯示器104、及控制器105。
影像感測器100，將對應於圖像的入射光(來自被攝體的光)變換成電子訊號。光學鏡頭單元102，將入射光(來自被攝體的光)聚集於影像感測器100，使對應於入射光的圖像於影像感測器100上成像。光學鏡頭單元102含有複數個透鏡。藉由對各透鏡做機械性或電性的控制，可控制光學鏡頭單元102的光學特性(例如對焦距離)。
DSP(訊號處理電路)101，處理從影像感測器100輸出之電子訊號。記憶體103，記憶來自DSP101的訊號。記憶體103，還能記憶從外部給與的訊號及資料。
顯示器104，顯示來自DSP101的訊號或來自記憶體 103的訊號。來自DSP101的訊號及來自記憶體103的訊號，係為藉由影像感測器100而取得之，對應於來自被攝體的光之圖像資料(靜態圖資料或動畫資料)。控制器105，控制相機模組內的各構成部101~104的動作。
如圖2所示，影像感測器100係被封裝化及模組化，而設於電路基板(亦稱為印刷基板、模組基板、或撓性基板)200上。影像感測器100的晶片，例如是利用引線框或BGA(球形陣列，Ball Grid Array)等基板(以下稱為封裝基板)而被封裝化。
含有光學鏡頭單元102的鏡頭承座117，係安裝於影像感測器100。來自光學鏡頭單元102的光，會透過安裝於影像感測器100的微透鏡陣列ML，而照射至影像感測器100的像素陣列。
濾光片或保護膜等層積體114，係藉由黏著劑而安裝於影像感測器100與光學鏡頭單元102之間。
含有影像感測器100的相機模組，係藉由電極(銲料球或接腳)118，而連接至電路基板200內形成之連接器(未圖示)或配線(未圖示)。藉此，相機模組便連接至電路基板200上的其他裝置(模組或封裝)。屏蔽部119係安裝於影像感測器100及鏡頭承座117，而覆蓋影像感測器100的側面。舉例來說，DSP101、記憶體103及控制器105，只要是與影像感測器100電性連接，那麼可和影像感測器100設置於同一基板(封裝基板或電路基板)上，亦可和影像感測器100設置於不同基板上。 DSP101、記憶體103及控制器105，可設置於屏蔽部119的外部，亦可設置於屏蔽部119內。
參照圖3至圖5，說明本實施形態之影像感測器100的構造。圖3為含有本實施形態之影像感測器100的平面構造模型示意圖。圖4為含有本實施形態之影像感測器100的截面構造模型示意圖。
如圖3及圖4所示，本實施形態之影像感測器100中，像素陣列120、及形成有用來驅動像素陣列120的電路之區域(以下稱為周邊電路區域)125A、125B，係設置於1個半導體基板(晶片)30內。半導體基板30，具有第1面FS、及相對於第1面FS在垂直方向與第1面FS相向之第2面BS。
本實施形態之影像感測器100，係從半導體基板30的第2面BS側攝入來自被攝體的光。本實施形態之影像感測器100，在半導體基板30的第1面FS側，設有影像感測器的電路內的電晶體及多層配線構造的層間絕緣膜90，而在半導體基板30的第2面BS側，設有影像感測器100所使用之被動元件RE、CE。
像素陣列120含有複數個單位胞20。各單位胞20含有用來將來自外部的入射光變換成電子訊號之像素(也稱為光電變換元件)。1個單位胞20至少含有1個像素。在周邊電路區域125A、125B內，設有邏輯電路或類比電路，更具體而言，是設有用來控制像素陣列120的動作之電路、及用來處理來自像素陣列120的訊號之電路等。
互相鄰接的單位胞20及其中含有的像素，係藉由元件分離區域9A而被分離。各單位胞20及像素的形成區域，係被元件分離區域9A圍繞。在像素陣列120與周邊電路區域125A、125B之間，設有元件分離區域9B。
本實施形態中，像素是利用光二極體(photodiode)來形成。1個光二極體對應於1個像素。舉例來說，利用作為像素之光二極體1，來形成CMOS(互補式金屬氧化物半導體，Complementary Metal Oxide Semiconductor)感測器或CCD(感光耦合元件，Charge Coupling device)感測器。
在此，利用圖5，說明像素陣列120的內部構成一例。圖5為像素陣列120及其鄰近電路的電路構成例示意圖。
如圖5所示，複數個單位胞UC，是在像素陣列120內配置成矩陣狀。各單位胞UC，是設於讀出控制線RD1、RD2與垂直訊號線VSL之交叉位置。
圖5所示之單位胞UC，係具有2像素1胞構造，即1個單位胞UC含有2個像素。2像素1胞構造的單位胞UC中，1個浮動擴散(floating diffusion)6係因2個光二極體1A、1B而共通。
單位胞UC例如含有2個讀取電晶體(read transistor )2A、2B，重置電晶體(reset transistor)3，位址電晶體(address transistor)4，及放大電晶體5。2像素1胞構造的單位胞UC中，2個讀取電晶體2A、2B係為了2個 光二極體1A、1B而分別設置。2像素1胞構造的單位胞UC中，重置電晶體3、位址電晶體4及放大電晶體5，係2個光二極體1A、1B所共有。
光二極體1A、1B的陰極，係透過讀取電晶體2A、2B的電流路徑，而分別連接至浮動擴散6。光二極體1A、1B，將通過微透鏡及彩色濾光片而入射至光二極體的光變換成訊號電荷(電子訊號)，並蓄積該電荷。以下，在不區分光二極體1A、1B的情形下，表記為光二極體1。
讀取電晶體2A、2B控制各自之光二極體1A、1B的訊號電荷的蓄積及傳輸。讀取電晶體2A、2B的閘極，分別連接至讀出控制線RD1、RD2。讀取電晶體2A、2B的電流路徑的一端，分別連接至光二極體1A、1B的陰極。讀取電晶體2A、2B的電流路徑的另一端，連接至浮動擴散6。以下，在不區分讀取電晶體2A、2B的情形下，表記為讀取電晶體2。
重置電晶體3，係重置浮動擴散6的電位(放大電晶體5的閘極電位)。重置電晶體3的閘極連接至重置控制線RST。重置電晶體3的電流路徑的一端連接至浮動擴散6，重置電晶體3的電流路徑的另一端連接至電源端子。
位址電晶體4係作為用來選擇(活性化)單位胞UC的選擇元件而發揮功能。位址電晶體4的閘極連接至位址控制線ADR。位址電晶體4的電流路徑的一端連接至放大電晶體5的電流路徑的另一端，位址電晶體4的電流路 徑的另一端連接至電源端子。
放大電晶體5係將浮動擴散6所保持之來自光二極體1的訊號予以放大。放大電晶體5的閘極連接至浮動擴散6。放大電晶體5的電流路徑的一端連接至垂直訊號線VSL，放大電晶體5的電流路徑的另一端連接至位址電晶體4的電流路徑的一端。藉由放大電晶體5而放大之訊號，會輸出至垂直訊號線VSL以作為單位胞(或像素)的訊號。
垂直位移暫存器(vertical shift register)133，是在各行(row)連接至2條讀出控制線RD1、RD2，位址控制線ADR及重置控制線RST。垂直位移暫存器133係控制讀出控制線RD1、RD2，位址控制線ADR及重置控制線RST的電位(訊號位準)，並以行(row)單位來控制及選擇像素陣列120內的複數個單位胞UC(及像素)。
AD變換電路131連接至垂直訊號線VSL。AD變換電路131含有處理單元PU，用來將來自單位胞UC的類比訊號變換成數位訊號，或對來自單位胞UC的訊號做CDS(Correlated Double Sampling：相關雙重取樣)處理。
負載電晶體134用作為對於垂直訊號線VSL之電流源。負載電晶體134的電流路徑的一端，透過垂直訊號線VSL而連接至放大電晶體3的電流路徑的一端。負載電晶體134的電流路徑的另一端連接至電源端子(例如接地端子)。負載電晶體134的閘極連接至負載電晶體134的電 流路徑的另一端。
另，各單位胞UC亦可不含有位址電晶體4。在此情形下，單位胞UC中，重置電晶體3的電流路徑的另一端會連接至放大電晶體5的電流路徑的另一端。當單位胞UC不含有位址電晶體4的情形下，亦不設置位址訊號線ADR。
單位胞UC可為含有1個像素之1像素1胞構造，亦可為像是4像素1胞構造或8像素1胞構造這樣1個單位胞含有3個以上像素(光二極體)之電路構成(多像素1胞構造)。在含有複數個像素之單位胞內，3個以上的光二極體，共有1個浮動擴散及重置電晶體、放大電晶體及位址電晶體。在含有複數個像素之單位胞中，對每個光二極體設置1個讀取電晶體。
圖4中，為求圖示簡化，在單位胞20的構成要素當中，僅圖示了光二極體1、讀取電晶體2及浮動擴散6。
如圖4所示，光二極體1，是在形成有像素陣列120的單位胞20之區域(以下稱為單位胞形成區域20)中，形成於半導體基板(或半導體層)30內。光二極體1，係由在N型(或P型)的半導體基板30內形成之至少1個雜質層(雜質半導體層、雜質半導體區域)10所形成。光二極體1的至少1個雜質層10，具有N型的導電型。但，為提升光二極體1的特性(例如靈敏度)，亦可藉由導電型及雜質濃度相異的複數個雜質層來形成光二極體1。與藉由光二極體1而被光電變換的入射光光量相應之 電荷，會在光二極體1的雜質層10內產生，蓄積於雜質層10內。
舉例來說，在光二極體1的雜質層10的表層(上面)，設有P型的導電型之雜質層(以下稱為表面屏蔽層)11。表面屏蔽層11係抑制由雜質引起的光二極體1特性劣化，例如暗電流的產生。
在半導體基板30的半導體區域(例如P型的半導體區域)38內，設有作為浮動擴散6之雜質層60。浮動擴散6的雜質層60，例如具有N型的導電型。在作為浮動擴散6之雜質層60內，會保持(蓄積)經由讀取電晶體2而從光二極體1輸出的電荷。
在光二極體1與浮動擴散6之間，讀取電晶體2係設置於半導體基板30上。讀取電晶體2的閘極22，是隔著閘極絕緣膜21而設置於半導體基板30的P型雜質區域(以下表記為P型區域)38上。舉例來說，半導體區域38內形成之雜質層(未圖示)，係被用作為讀取電晶體2的源極及汲極。光二極體1含有的雜質層、或作為浮動擴散6之雜質層，亦可用作為讀取電晶體2的源極及汲極。
元件分離區域9A內設置之元件分離層98，是設置於半導體基板30內，而圍繞互相鄰接之單位胞20及互相鄰接之光二極體1的各者。藉由元件分離層98，互相鄰接之單位胞20及光二極體1係被電性分離。像素陣列120內的元件分離層98，例如是藉由雜質層(以下稱為元件分離雜質層)而形成。作為元件分離層之雜質層98，例 如具有P型的導電型。另，像素陣列120內的元件分離層98，亦可為STI(Shallow Trench Isolation)構造的絕緣膜(元件分離絕緣膜)。
在周邊電路區域125A、125B內，例如設有圖5的AD變換電路131或垂直位移暫存器133等電路。
周邊電路區域125A、125B，例如是藉由元件分離區域9B而與像素陣列120電性分離。在用來區隔周邊電路區域125A、125B之元件分離區域9B內，例如填埋有STI構造的元件分離絕緣膜99，或設有元件分離雜質層31B、98。
舉例來說，當周邊電路區域125A為類比電路區域的情形下，P型雜質區域(P型區域)31A係設置於類比電路區域125A的半導體基板30內。舉例來說，P型區域31A連接至被施加接地電位(ground電位)之金屬層(未圖示)。用來對P型區域31A施加接地電位之金屬層，可設置於第1面FS側、亦可設置於第2面BS側。
舉例來說，當周邊電路區域125B為邏輯電路區域的情形下，N型雜質區域(以下表記為N型區域)32係設置於邏輯電路區域125B的半導體基板30內。邏輯電路區域125B中，P型區域31B係設置成圍繞N型區域32的周圍。周邊電路區域125A、125B的P型區域31A、31B，係形成為從半導體基板30的第1面FS到達至第2面BS。
P型或N型的井區域39，分別設置於類比電路區域 125A的P型區域31A內、及邏輯電路區域125B的N型區域32內。在井區域39內，設有場效電晶體這類影像感測器100的周邊電路的構成元件。圖4中，係揭示場效電晶體7作為周邊電路的構成元件。
在類比及邏輯電路區域125A、125B內，場效電晶體(例如MOS電晶體)7係設置於井區域39內。在井區域39內，設有作為電晶體7的源極/汲極之2個雜質層(擴散層)73。在2個擴散層73間的井區域39上方，隔著閘極絕緣膜71設置有閘極72。2個擴散層73間的井區域39，為電晶體7的通道區域。場效電晶體7是P通道型或N通道型、或者是增強型(enhancement)或空乏型(depletion)，係因應設置場效電晶體7之井區域39的導電型、或作為源極/汲極之雜質區域(擴散層)73的導電型而定。
另，上述例子中，雖揭示類比電路區域125A內的P型區域31A及邏輯電路區域125B內的N型區域32，但各周邊電路區域125A、125亦可含有P型及N型區域雙方，N型區域亦可設置於類比電路區域125A內，P型區域亦可設置於邏輯電路區域125B內。以下，在不區分周邊電路區域125A、125B的情形下，表記為周邊電路區域125。
複數個層間絕緣膜(例如氧化矽膜)90層積於半導體基板30上，以覆蓋電晶體2、7各自的閘極22、72及光二極體1的上面(表面屏蔽層11)。
對於本實施形態之影像感測器100，係使用多層配線(multi-layerinterconnection)技術。也就是說，因應各配線階層(以基板主面為基準的高度)，複數個導電層91分別設置於層積之層間絕緣膜90內。導電層91，係藉由分別填埋於層間絕緣膜90內之插栓(plug)92，而與位於上方或下方的配線階層之其他導電層91電性連接。導電層91例如為含有銅(Cu)或鋁(Al)之金屬層。舉例來說，具有銅(或銅合金)之導電層91，係具有鑲嵌(damascene)構造，而填埋於層間絕緣膜90內形成之溝(鑲嵌溝)內。
舉例來說，電晶體2、7各自的閘極22、72，源極/汲極73，及半導體基板30上形成之元件的端子，是透過接點插栓92，而與從半導體基板30側數來位於第1個(最下層)配線階層之導電層(配線)91連接。各層間絕緣膜90內的導電層91，透過插栓92而連接至上層(或下層)的配線階層的導電層91，藉此，設置於半導體基板30上的複數個元件會互相連接。藉此，形成影像感測器100所包含之複數個電路。
另，導電層91除了含有連接元件間及電路間之配線外，還含有未連接至元件及電路之虛設(dummy)層、及防止光對於光二極體入射之遮光膜。虛設層，是為了對各配線階層的層間絕緣膜中設定好的被覆率(某一區域的面積與該區域內的金屬圖樣面積之比率)進行調整，而設置於層間絕緣膜內。
像這樣，藉由多層配線技術，層積之層間絕緣膜90，會含有設置於各配線階層之多層配線91。
在最上層的層間絕緣膜90上，設置有支撐基板85。支撐基板85例如透過黏著層(保護層、平坦化層)88而層積於層間絕緣膜90上。支撐基板85例如使用矽基板或絕緣性基板。藉由支撐基板85，背面照射式影像感測器100受到支撐。
藉由再配線技術而形成之配線(未圖示)，亦可設置於支撐基板85與層間絕緣膜90之間。以下，將藉由再配線技術而形成之配線，稱為再配線(Re-Distribution Layer)。
本實施形態中，將設置有電晶體2、7各自的閘極22、72之半導體基板30的面(第1面)FS，稱為半導體基板30的表面。在半導體基板30的表面FS上，設置有藉由多層配線技術而形成之層間絕緣膜90。層間絕緣膜90設置於半導體基板30與支撐基板85之間。本實施形態中，將和半導體基板30的表面FS相向之面(第2面)BS，稱為半導體基板30的背面BS。另，圖3揭示從背面BS側觀察影像感測器時，影像感測器的平面構造模型。以下，在不區別半導體基板30的表面FS與背面BS的情形下，將該些面稱為主面。
本實施形態中，如圖4所示，在半導體基板30的背面BS，隔著平坦化層89設置有彩色濾光片層CF。彩色濾光片層CF係設置於，在相對於半導體基板30的主面 (表面及背面)之垂直方向，彩色濾光片層CF和像素陣列120會重疊之位置。平坦化層89，係為具有保護層及黏著層功能之至少1層絕緣膜。
舉例來說，單板式的影像感測器，係藉由單一的像素陣列120來取得複數個色彩資訊。在此情形下，彩色濾光片層CF對於1個像素(光二極體1)，例如含有使對應於紅(R)波長域的光穿透之濾光片(亦稱為色素膜)、使對應於綠(G)波長域的光穿透之濾光片及使對應於藍(B)波長域的光穿透之濾光片。紅、藍及綠當中1色的濾光片，是以對應於1個光二極體1(或單位胞20)的方式，設置於彩色濾光片層CF內。
彩色濾光片層CF的各濾光片，係排列成具有規定圖樣。另，彩色濾光片層CF除紅、綠及藍外，亦可具有使對應於黃(Y)波長域的光穿透之濾光片、或使可視光的全波長域穿透之白(W)濾光片。彩色濾光片層CF，例如具有拜耳排列(Bayer arrangement)或WRGB排列等規定排列圖樣。
微透鏡陣列ML，係透過保護層(未圖示)及黏著層(未圖示)而安裝於彩色濾光片層CF上。
微透鏡陣列ML，在相對於半導體基板30的主面之垂直方向，係透過彩色濾光片層CF設置於半導體基板30的背面BS側的像素陣列120上方。微透鏡陣列ML，是分別對應於1個像素(光二極體1)的微透鏡以2維排列，藉此形成。各微透鏡對於各像素1將入射光聚光。
安裝有彩色濾光片層CF及微透鏡陣列ML的面，為半導體基板30的背面BS。形成有元件的半導體基板30，係被層間絕緣膜90與微透鏡陣列ML包夾。像這樣，本實施形態之影像感測器100中，微透鏡陣列ML及彩色濾光片層CF，係和電晶體2、7的閘極22、72及層間絕緣膜90所設置之面(表面)FS設置於相反側之面(背面)BS。來自被攝體的光，經由微透鏡陣列ML及彩色濾光片層CF，從半導體基板30的背面BS側照射至像素陣列120。
如本實施形態之影像感測器100般，被攝體的光從和設有層間絕緣膜90(及支撐基板85)之半導體基板30的表面FS相向之背面BS側照射至光二極體，這種構造的影像感測器稱為背面照射式影像感測器。
舉例來說，在半導體基板30的背面BS上，設置有覆蓋單位胞20X之遮光膜81X。像素陣列120內被遮光膜81X覆蓋之區域129，為光學黑色區域(以下表記為OB區域或遮光區域)129。藉由OB區域129內的單位胞20X，會生成施加於像素陣列120(例如重置電晶體或放大電晶體)之基準電位、或生成用來修正有效區域129內的單位胞20的暗電流之電位(或電流)。以下，將像素陣列120內的OB區域129以外之區域121，稱為有效區域121。
舉例來說，OB區域129中，顏色相異的複數個濾光片的層積膜CFX，係設置於該膜CFX與遮光膜81X會上 下重疊之位置。藉此，會提升對於OB區域129之遮光性。當複數個濾光片的層積膜CFX設置於OB區域129內的情形下，遮光膜81X亦可不設置於OB區域129內。另，對於OB區域129，亦可不形成微透鏡。
舉例來說，在半導體基板30的背面BS側，於像素陣列120的半導體基板30內，設置有作為屏蔽層之雜質層19。半導體基板30的背面BS側的屏蔽層(以下稱為背面屏蔽層)19，係抑制由於設置於微透鏡陣列ML與半導體基板30之間的各層89、81X、CF所引起之雜質，擴散至半導體基板30內。藉此，會抑制由於來自半導體基板30的背面BS側的雜質擴散所引起之單位胞20的構成要素2、3、6的特性劣化。
藉由設置於半導體基板30的表面FS上之墊(pad)及設置於半導體基板30的背面BS側之墊81、81A，而在影像感測器100與外部裝置之間輸出入訊號，或對影像感測器100供給電壓。
舉例來說，最上方的層間絕緣膜90內的導電層(配線)91、或最上方的層間絕緣膜90上的再配線(未圖示)、或支撐基板85上(或內部)的金屬層(未圖示)，係用作為半導體基板30的表面FS側的墊。以下，將形成有影像感測器之半導體基板30的表面FS側設置之墊，稱為表面側墊。另，背面照射式影像感測器，亦可不含有表面側墊。
如圖3及圖4所示，在半導體基板30的端部(半導 體基板30的外周部)，設置有複數個接點區域180。接點區域180例如與像素陣列120及周邊電路區域125A、125B鄰接。圖3中揭示的例子為，接點區域180設置於像素陣列120與周邊電路區域125A、125B鄰接之方向上的半導體基板30的一端及另一端。但，因應影像感測器100的晶片內的佈局，接點區域180可能會設置於像素陣列120與周邊電路區域125A、125B鄰接之方向的交叉方向上的半導體基板30的一端及另一端，也可能沿著四角形狀的晶片的各邊設置而圍繞像素陣列120及周邊電路區域125A、125B。
接點區域180含有半導體基板30內的P型或N型的雜質區域31C。在接點區域180內，藉由TSV(Through Silicon Via)技術，會在半導體基板30內形成貫通孔(開口部)T1，其從半導體基板30的表面FS側朝向背面BS側貫通半導體基板30。
在該貫通孔T1內，填埋有貫通電極(亦稱為貫通通孔)82。在貫通孔T1內部的側面(側壁)上設有絕緣膜(未圖示)，貫通電極82是藉由絕緣膜而與半導體基板30電性分離。貫通電極82經由最下方(半導體基板30的最表面FS側)的層間絕緣膜90內的插栓92，而連接至層間絕緣膜90內的最下方的導電層91。舉例來說，在各接點區域180內，設置有1個或複數個貫通電極82及1個或複數個貫通孔。
在半導體基板30的背面BS上，複數個墊81設置於 接點區域180內。
1個墊81連接至1個或複數個貫通電極82。在墊81與半導體基板30的背面BS之間設有絕緣膜(未圖示)，墊81是藉由該絕緣膜而與半導體基板30電性分離。
墊81透過貫通電極82及層間絕緣膜90內的插栓92，而連接至半導體基板30的表面FS上的導電層(例如最下方的配線階層的配線91)。以下，將用來形成影像感測器100之半導體基板的背面BS上設置之墊81，稱為背面側墊81。
舉例來說，用來將驅動電壓(電源電壓)Vdd或接地電壓(接地電壓)Vss施加於影像感測器之電源墊、訊號輸出入用墊、連接至測試接腳(test pin)或監測接腳(monitor pin)之墊等，係設置於影像感測器100內而成為表面側墊及背面側墊81。
貫通電極82，係利用含有高濃度雜質之半導體(例如多晶矽)來形成。背面側墊81，係利用金屬層(例如含有鋁或銅作為主成分之金屬)來形成。舉例來說，背面側墊81係與遮光膜81X實質上同時形成，和遮光膜81X具有相同材料(含有鋁或銅作為主成分之金屬)。貫通電極82亦可利用金屬來形成。
複數個背面側墊81及接點區域180，係沿著影像感測器100的晶片30的各邊而排列。以下，將晶片的各邊的背面側墊81、81A排列之方向，稱為墊排列方向。
舉例來說，在半導體基板30的背面BS上，設置有作 為配線之金屬層(以下稱為背面側配線)。背面側配線係與背面側墊81或半導體基板30的背面BS側的遮光膜81X實質上同時形成，利用相同材料來形成。
在半導體基板30的外周，例如接點區域180內，護環(guard ring)(未圖示)係設置於半導體基板30內設置之溝(或貫通孔)內。
舉例來說，護環是藉由與貫通電極82共通之工程，實質上同時形成。在此情形下，護環和貫通電極82具有相同材料。
如圖3及圖4所示，在實施形態的背面照射式影像感測器100中，元件CE、RE設置於半導體基板30的背面BS側。設置於半導體基板30的背面BS側之元件CE、RE為被動元件，例如為電容元件CE或電阻元件RE。
以下，為求說明明確化，將本實施形態中設置於半導體基板30的背面BS側(來自被攝體的光的受光面側)之電容元件CE及電阻元件RE，稱為背面側電容元件CE及背面側電阻元件RE。此外，在不區別背面側電容元件CE及背面側電阻元件RE的情形下，將設置於半導體基板30的背面BS側之元件，稱為背面側被動元件或背面側元件。
背面側被動元件CE、RE，係透過背面側配線81A、81B、81E、81F，而與背面側墊81或貫通電極82連接。
本實施形態中，背面側電容元件CE及背面側電阻元件RE，設置於半導體基板30的背面BS側的周邊電路區 域125內。背面側電容元件CE及背面側電阻元件RE係設置於，和半導體基板30的表面FS側的電路及元件(例如電晶體)在相對於基板的主面之垂直方向會重疊之位置。
舉例來說，背面側電容元件CE，含有半導體基板30的背面BS側的半導體區域31A內的擴散層83C、及在半導體基板30的背面側設於擴散層83C上之絕緣膜(介電膜)88C、及在半導體基板30的背面側設於絕緣膜88C上之金屬層84C。舉例來說，當半導體區域31A為接地之P型區域的情形下，電容元件CE的擴散層83C為N型擴散層。
背面側電容元件CE中的擴散層83C與金屬層84C，係夾著絕緣膜88C彼此相向。擴散層83C及金屬層84C用作為電容元件CE的電極。以下，將電容元件CE的擴散層83C及金屬層84C，稱為電容器電極83C、84C。此外，將電容器電極83C、84C間的絕緣膜88C，稱為電容器絕緣膜(或，電容器介電膜)88C。
為了形成規定靜電容量的電容元件CE，會控制下述當中的至少一者，即，作為電容元件CE的電極之擴散層83C和金屬層84的相向面積、電容器絕緣膜88C的膜厚、及電容器絕緣膜88C的材料(介電率)。
在作為背面側電容元件CE的電容器電極之擴散層83C上，直接或透過接點部(未圖示)，連接有作為電容元件CE的端子(或，背面側配線)之金屬層81E。在作 為背面側電容元件CE的電容器電極之金屬層84C上，直接或透過接點部(未圖示)，連接有背面側配線81F。
背面側電容元件CE，係透過接點部及背面側配線81E、81F而連接至背面側墊81，或透過貫通電極82及配線81E、81F、91而連接至半導體基板30的表面側的電路。背面側電容元件CE，係用作為周邊電路的電容元件、或電源穩定化用的電容器等。
另，背面側電容元件CE中設有擴散層83C之半導體區域若為N型區域的情形下，作為電容器電極之擴散層83C為P型擴散層。
舉例來說，背面側電阻元件RE，含有半導體基板30的背面側的半導體區域(例如N型區域)32內之擴散層(例如P型擴散層)83R、及半導體基板30的背面側上擴散層83R的一端及另一端上之金屬層81A、81B。背面側電阻元件RE的金屬層81A、81B，是在背面側電阻元件RE的擴散層83R，直接或透過接點部(未圖示)而連接。金屬層81A、81B，亦可與擴散層83R直接接觸。
背面側電阻元件RE中的擴散層83R，係用作為電阻元件RE的電阻體。
舉例來說，背面側電阻元件RE的金屬層81A、81B，係用作為電阻元件RE的端子。舉例來說，金屬層81A、81B係與背面側配線連續，背面側電阻元件RE連接至背面側配線。
背面側電阻元件RE，係透過接點部(未圖示)及背 面側配線81A、81B而連接至背面側墊81，或透過貫通電極82及配線91連接至半導體基板30的表面側的電路。背面側電阻元件RE，例如是用作為電壓調整用之電阻元件、或周邊電路之電阻元件等。
另，背面側電阻元件RE中設有擴散層83R之半導體區域若為P型區域的情形下，擴散層83R為N型擴散層。
亦可僅利用設置於半導體基板30的背面BS側之電容元件CE及電阻元件RE，來在半導體基板30的背面BS側形成具有某種功能之電路(例如濾光片或延遲電路)。
圖3及圖4所示例子中，作為背面側被動元件之電容元件CE及電阻元件RE，係分別連接至背面側墊81間，但如後述般，背面側被動元件CE、RE亦可連接至半導體基板30的表面FS側的配線、元件及電路。
舉例來說，亦可在半導體基板30的背面BS側設置感應元件(電感器)，作為本實施形態之影像感測器的背面側元件。背面照射式影像感測器100所使用之被動元件可全部設置於半導體基板30的背面BS側，亦可在半導體基板30的表面FS側設置電阻元件及電容元件。此外，圖3及圖4所示例子中，為求圖示簡化，係揭示電阻元件及電容元件各設置1個之例子，但亦可在半導體基板30的背面BS側設置複數個電阻元件及複數個電容元件。此外，作為背面側被動元件，亦可在半導體基板30的背面BS側僅設置電阻元件，亦可在半導體基板的背面BS側僅設置 電容元件。
本實施形態之背面照射式影像感測器，是在來自被攝體的光的受光面側亦即半導體基板30的背面BS側，設置被動元件CE、RE。
如本實施形態之影像感測器般，影像感測器100的被動元件CE、RE是設置於半導體基板30的背面BS側，而使得設置於半導體基板30的背面BS側之元件CE、RE，會和設置於半導體基板30的表面FS側之電路及元件在相對於半導體基板30的主面之垂直方向上下重疊。藉此，本實施形態中，在相對於半導體基板30的主面之平行方向，能夠減少影像感測器100的晶片30內之被動元件的占有面積。其結果，本實施形態之影像感測器100，能夠縮小影像感測器的晶片尺寸。
含有本實施形態之影像感測器的相機模組，能夠將一般的相機模組中搭載著相機模組的電路基板上設置之元件，設置於影像感測器的背面側，而能夠削減電路基板200上的被動元件的配置區域面積。其結果，按照含有本實施形態之影像感測器100的相機模組，能將相機模組小型化。
此外，按照本實施形態，藉由縮小晶片及模組的尺寸，能夠減低影像感測器及相機模組的成本。
如上所述，按照實施形態之固態影像感測裝置，能夠縮小固態影像感測裝置(影像感測器及含有影像感測器之相機模組)的尺寸。
(2)製造方法
參照圖6至圖13，說明本實施形態之固態影像感測裝置(例如影像感測器)之製造方法。
圖6至圖13為本實施形態之影像感測器之製造方法於各工程中的截面構造模型示意圖。在此，除圖6至圖13外，另適當利用圖1至圖4，說明本實施形態之影像感測器之製造方法的各工程。另，本實施形態之影像感測器之製造方法中，後述各構成要素的形成順序，在確保製程整合性的條件下，亦可適當變更。
如圖6所示，在基板300上形成半導體層30。舉例來說，基板300係為SOI(Silicon On insulator)基板300。SOI基板300，含有半導體基板(例如矽基板)301上作為絕緣層之BOX(Buried Oxide)層302、及BOX層302上之SOI層303。SOI層303為具有50nm~100nm左右的膜厚之結晶層(磊晶層)。SOI層303含有1×1015~1017cm-3左右的雜質濃度的N型摻雜物。
半導體層30形成於SOI層303上。半導體層30例如為N型的磊晶層30。舉例來說，SOI層303上的磊晶層30，係形成為具有3μm至8μm左右的膜厚。此外，舉例來說，磊晶層30係形成為具有1×1014~1017cm-3左右的N型摻雜物的雜質濃度。
SOI層303上的磊晶層30，係用作為用來形成本實施形態之影像感測器100的半導體基板30。
在磊晶層30上，氧化矽膜(未圖示)是利用CVD (Chemical Vapor Deposition)法或熱氧化法來形成。在磊晶層30上的氧化矽膜上，例如利用CVD法來形成氮化矽膜(未圖示)。具有氧化矽膜與氮化矽膜的層積膜之硬遮罩(hard mask)層(未圖示)，係形成於磊晶層30上。
在硬遮罩層上塗布阻劑膜900。藉由光微影(photolithography)及蝕刻，在阻劑膜900內形成用來使磊晶層30露出之開口部。阻劑膜900的開口部，係形成於欲形成貫通磊晶層30的表面與背面之通孔(貫通孔)的位置。此時，在欲形成護環之位置，於阻劑膜900內形成開口。
形成有開口的阻劑膜900被用作為遮罩，在磊晶層30內，欲填埋貫通電極之貫通孔亦即溝槽T1，是以到達BOX層302或SOI層303的方式，形成於接點形成區域180內。在形成溝槽T1的同時，形成填埋有護環之溝槽。舉例來說，溝槽T1形成為貫通磊晶層303內，在溝槽T1的形成位置，SOI層303的上面係露出。
如圖7所示，阻劑膜除去後，對於在形成之溝槽(貫通孔)T1內露出的磊晶層30施以氧化處理，在磊晶層30內的溝槽T1之內側面(側壁)上，形成氧化膜(未圖示)。此外，在磊晶層30內的溝槽T1之內側面(氧化膜)上，例如藉由CVD法來形成氮化矽膜(未圖示)，且使氮化矽膜不填滿溝槽T1內部。另，氮化矽膜亦可藉由氮化處理來形成。
又，摻雜了高濃度雜質之多晶矽層82，例如是利用CVD法及CMP(化學機械研磨，Chemical Mechanical Polishing)法，填埋於磊晶層30內的溝槽T1。
藉由圖6及圖7所示之工程，在磊晶層30的溝槽(貫通孔)T1內，形成從磊晶層(半導體基板)30的表面側到達背面側之貫通電極亦即導電體82。
另，接點形成區域180內形成之溝槽T1及貫通電極82的個數，可依每個接點形成區域180的墊的形成區域而相異。
如圖8所示，藉由光微影技術及RIE(反應性離子蝕刻，Reactive Ion Etching)，在磊晶層30內的規定區域內形成元件分離溝。在元件分離溝內，藉由CVD法或塗布法填埋絕緣體。藉此，STI構造的元件分離絕緣膜99，便形成於磊晶層30內的規定位置。舉例來說，元件分離絕緣膜99，是形成於後續工程中形成之周邊電路區域125A、125B內的N型雜質區域(例如N型井區域)與P型雜質區域(例如P型井區域)之交界、及像素陣列120內。
在不同於用來形成元件分離絕緣膜99之工程的另一工程中，雜質區域31A、31B、98是利用阻劑膜(未圖示)作為遮罩而藉由離子植入，於磊晶層30內依序形成。
舉例來說，在N型的磊晶層30內，P型雜質半導體區域(P型區域)31A、98是利用具有開口的阻劑膜作為 遮罩而藉由離子植入，形成於對應於規定的元件形成區域及元件分離區域之位置。P型區域31A，係用作為像素陣列120內及周邊電路區域125A、125B的元件形成區域31A。P型區域31B、98，係用作為像素陣列120與周邊電路區域125A、125B之間的元件分離雜質層、或像素陣列120內的元件分離雜質層98。
舉例來說，在形成元件形成區域及元件分離區域內的P型區域31A、98的同時，於影像感測器的接點區域180內形成P型區域31C。另，接點區域180亦可為N型雜質半導體區域(N型區域)。
舉例來說，離子植入當中的離子加速能量，係設定為100keV至3MeV左右。但，加速能量的上限係依離子植入裝置的性能、生產性及製程而適當變更。離子的加速能量較佳是設定為3MeV以下。舉例來說，形成P型區域31A、31B、98時的硼劑量，係設定為1×1011至1013cm-2左右。舉例來說，P型區域31A、31B、98係形成為具有1×1015cm-3至1017cm-3左右的雜質濃度。
當形成P型區域31A、31B、98，且用來形成P型區域31A、31B、98的遮罩除去後，在磊晶層30上形成其他的阻劑膜(未圖示)，該阻劑膜在對應於規定的元件形成區域及元件分離區域之位置係具有開口。阻劑膜的開口部，形成於對應於欲形成N型區域之區域。利用該具有開口之阻劑膜作為遮罩，藉由離子植入，在周邊電路區域125A、125B內形成N型區域32。
其後，在欲形成元件之P型或N型區域31A、32內，利用阻劑膜作為遮罩而藉由離子植入，適當形成P型或N型的井區域39。
在此工程中，例如是在形成P型井區域的同時，在像素陣列120內被P型的元件分離雜質層98包圍之區域(胞形成區域)20內，利用阻劑膜作為遮罩而藉由離子植入，在磊晶層30內形成P型區域(井區域)38。
如上所述，藉由圖8所示工程，在半導體層30內，形成將鄰接的元件予以電性分離之元件分離絕緣膜99及元件分離雜質層98。藉此，像素陣列120，周邊電路區域125A、125B，會各自在SOI基板300上的半導體層30內被區隔開來。在像素陣列120及周邊電路區域125A、125B的各元件形成區域內，形成P型或N型區域31A、32、38、39。在像素陣列120內，形成胞形成區域20。
另，在P型及N型區域31A、31B、32、38、39、98形成後，亦可在半導體層30內形成元件分離絕緣膜99。
如圖9所示，在像素陣列120的胞形成區域20內及周邊電路區域125A、125B的井區域38、39內，形成影像感測器中含有之元件。
電晶體2、7各自的閘極絕緣膜21、71，例如是藉由對磊晶層30做熱氧化處理，而形成於磊晶層30的露出之面上。在形成之閘極絕緣膜21、71上，藉由CVD法堆積多晶矽層。接著，多晶矽層藉由光微影技術及RIE法而被加工，便在磊晶層30的表面(第1面)上隔著閘極絕緣 膜21、71形成具有規定的閘極長度及規定的閘極寬度之閘極22、72。
舉例來說，在像素陣列120內，利用形成之閘極22及阻劑膜(未圖示)作為遮罩，藉由離子植入法，在胞形成區域20內形成光二極體1的N型雜質層(N型區域)10。此外，在形成之N型雜質層10的表層，藉由離子植入，形成作為表面屏蔽層之P型雜質層11。此外，在胞形成區域20內的P型區域38內，分別形成作為浮動擴散之N型雜質層60、及作為電晶體(例如讀取電晶體)2的源極/汲極之N型區域(未圖示)。
舉例來說，當單位胞的構成要素1、2、6中含有之雜質層形成於像素陣列120內的工程的期間，周邊電路區域125A、125B係被阻劑膜(未圖示)覆蓋。
在欲形成周邊電路區域125A、125B內的電晶體7之區域(N型或P型井區域)39，係利用閘極72作為遮罩而藉由離子植入，在磊晶層30內形成作為電晶體7的源極/汲極之P型或N型的雜質層。
如上所述，藉由圖9所示工程，形成單位胞20之光二極體1、浮動擴散6及場效電晶體2，形成周邊電路之場效電晶體7，係分別形成於像素陣列120內及周邊電路區域125A、125B內。
單位胞20內的電晶體2及周邊電路的電晶體7，可藉由同時的工程來形成，亦可藉由分別的工程來形成。此外，亦可在光二極體1形成後，形成電晶體2、7。
如圖10所示，在形成有元件1、2、7之磊晶層30的表面上，藉由多層配線製程(多層配線技術)，例如利用CVD法來堆積層間絕緣膜(例如氧化矽膜)90。層間絕緣膜90係覆蓋磊晶層30的表面，例如覆蓋電晶體2、7的閘極22、72。
利用CMP法使層間絕緣膜90的上面平坦化後，在層間絕緣膜90內，藉由光微影技術及RIE法形成接觸孔。接點插栓(例如鎢或鉬)92會被填埋於形成之接觸孔內。
舉例來說，鋁或銅等導電層，是藉由濺鍍法而堆積於層間絕緣膜90上及接點插栓92上。堆積之導電層，係藉由光微影技術及RIE法等，被加工成規定的形狀，而連接至接點插栓92。藉此，便形成作為配線之導電層91。在形成作為配線之導電層91的同時，在層間絕緣膜90上形成具有相同材料之遮光膜及虛設層。當藉由鑲嵌法來形成配線(銅配線)91的情形下，是在某一配線階層的層間絕緣膜90內形成溝(鑲嵌溝)後，再於層間絕緣膜90上堆積銅。其後，對堆積之銅做CMP處理，藉此，銅配線會以自動對準(self-alignment)的方式填埋於層間絕緣膜90內形成之鑲嵌溝內。藉此，便形成鑲嵌構造的多層配線。
在覆蓋接點區域180的表面之層間絕緣膜90內，在形成連接至磊晶層30的表面側元件之插栓92及配線91的同時，插栓92及配線91係形成為連接至作為貫通電極 之導電體82。
藉由和形成最下方的配線階層之配線層實質上同樣之工程，於各配線階層，藉由多層配線製程依序形成層間絕緣膜90、插栓(導通插栓)92及導電層(配線、遮光膜或虛設層)91。舉例來說，影像感測器的表面側的墊，亦可利用最上層的配線階層的導電層91來形成。
如上所述，在半導體基板30的表面FS側，多層配線構造的配線91及層間絕緣膜90，是以覆蓋半導體基板的表面FS側的元件2、7的方式，形成於半導體基板30的表面FS上。
藉此，作為半導體基板之磊晶層30上的複數個元件1、2、7，便藉由多層配線技術的配線而連接，形成影像感測器的各電路。此外，在接點區域180內填埋於磊晶層30內的導電體(貫通電極)，係連接至層間絕緣膜90內的導電層91及插栓92。
如圖11所示，磊晶層30的表面側當中最上方的層間絕緣膜90及導電層91的上面，例如是利用CMP法平坦化後，在最上方的層間絕緣膜90及導電層(配線及表面側墊)91上，形成黏著層(例如氧化矽膜)88。接著，在黏著層88上形成支撐基板85。舉例來說，在支撐基板85上形成之黏著層(未圖示)，係貼附於層間絕緣膜90上的黏著層88。藉此，支撐基板85與覆蓋磊晶層30之層間絕緣膜90接合。
舉例來說，在支撐基板85貼附於層間絕緣膜90前， 亦可藉由再配線技術，於最上方的層間絕緣膜90上形成再配線層，使其連接至層間絕緣膜90內的配線。
如圖12所示，支撐基板85貼附於層間絕緣膜90後，SOI基板內含有之半導體基板及BOX層及SOI層，係利用CMP法、運用HF溶液之濕蝕刻等而被選擇性除去，半導體基板、BOX層及SOI層係從磊晶層30剝離。藉此，填埋於磊晶層30的背面及磊晶層30內之導電體82便露出。
在露出之磊晶層30的背面BS側，藉由離子植入，在胞形成區域20的磊晶層(N型區域)30內，形成作為屏蔽層之P型雜質層19。
亦可不除去SOI層(矽層)，而將SOI層用作為影像感測器的構成要素。在此情形下，圖6及圖7所示工程中，會在SOI層內形成貫通電極，圖12所示工程中，會在SOI層內形成背面屏蔽層19。
本實施形態中，如圖12所示，在磊晶層30的背面側，作為背面側被動元件(電容元件及電阻元件)的構成要素之擴散層83C、83R，是依據磊晶層30的背面BS上形成之阻劑遮罩(未圖示)，在周邊電路區域125A、125B的規定位置的半導體區域31A、31B內，例如藉由離子植入而形成。背面側被動元件內含有之擴散層83C、83R，係用作為元件的電極(例如電容器電極)83C、或用作為元件的電阻體83R、或用作為元件的端子。
擴散層83C、83R的雜質濃度，是因應作為被動元件 之電容元件CE及電阻元件RE的特性來適當調整。舉例來說，欲形成擴散層83C、83R之半導體區域31A、31B若為N型區域的情形下，會在N型區域內形成P型的擴散層83C、83R。欲形成擴散層83C、83R之半導體區域31A、31B若為P型區域的情形下，會在P型區域內形成N型的擴散層83C、83R。
如圖13所示，在欲形成電容元件CE之區域內，在電容元件的電極(電容器電極)亦即擴散層83C上，利用CVD法或熱氧化法等形成作為電容元件的構成要素之絕緣膜(介電膜、電容器絕緣膜)。電容器絕緣膜88C係形成為，與作為電容器電極之擴散層83C接觸。
舉例來說，在磊晶層30的背面上形成保護膜(未圖示)後，在磊晶層30的背面上藉由濺鍍法堆積金屬層。堆積之金屬層，係藉由光微影技術法及RIE法，被加工成規定的形狀。另，在金屬層與貫通電極82及半導體區域31A、31B直接接觸之處，於金屬層堆積前，會除去保護膜。
藉此，像素陣列120中，複數個胞形成區域20、20X當中，會在一部分的胞形成區域20X的背面側形成遮光膜(金屬層)81X。藉由形成被遮光膜81X覆蓋之胞形成區域20X，會在像素陣列120內分別形成OB區域129及有效區域。
在形成遮光膜81X的同時，具有金屬層的墊(背面側墊)81係形成於接點區域180的背面側，以使其連接至 磊晶層30內的導電體(貫通電極)82。此外，在形成遮光膜81X的同時，具有金屬層的配線(背面側配線)係形成於磊晶層30的背面BS上。
本實施形態之影像感測器之製造方法中，舉例來說，在形成遮光膜81X及墊81的實質同時，在磊晶層30的背面側形成作為背面側被動元件CE、RE的構成要素之金屬層81A、81B、84C。作為背面側被動元件CE、RE的構成要素之金屬層81A、81B、84C，係形成圖樣為規定形狀，而成為電容元件的電容器電極、電阻元件的電阻體、或元件的端子。作為電容器電極之金屬層84C，係形成於電容器絕緣膜88C上。作為元件CE、RE的端子之金屬層81A、81B，係形成於擴散層83C、83R上而與擴散層83C、83R直接接觸。
背面側被動元件CE、RE的金屬層81A、81B、84C，例如是形成於磊晶層30的背面側的周邊電路區域125內。
像這樣，在用來形成影像感測器之半導體基板30的背面側，便形成電容元件CE或電阻元件RE等被動元件。
當作為元件的端子及電極之金屬層81A、81B、84C，是和背面側配線(或背面側墊)81F以相同材料來形成的情形下，金屬層81A、81B、84C會成為與背面側配線(或，背面側墊)81F連續之層。背面側被動元件CE、RE，係透過背面側配線81F，而與背面側墊81或貫通電 極82連接。藉此，背面側被動元件CE、RE會連接至磊晶層(半導體基板)30的表面側的元件及電路。
遮光膜81X、背面側墊81及背面側元件(例如電阻元件及電容元件)形成於磊晶層(基板)的背面側後，如圖4所示，在磊晶層30的背面上形成平坦化層89以覆蓋遮光膜81X、背面側墊81及背面側被動元件CE、RE。平坦化層89例如是利用丙烯酸樹脂或含有氧化矽膜之層積膜來形成。
在相對於磊晶層30的主面之垂直方向，與像素陣列120上下重疊之位置，在背面側的平坦化層89上形成具有規定的濾光片(色素膜)排列圖樣之彩色濾光片層CF。在隔著彩色濾光片層CF而與像素陣列120上下重疊之位置，在磊晶層30的背面側形成微透鏡陣列ML。
1個濾光片及1個微透鏡，是以對應於像素陣列120內的1個光二極體的方式，配置於磊晶層30的背面側。舉例來說，對於OB區域83C的單位胞，為提升遮光性，亦可形成層積了複數個濾光片之濾光片層CFX。
在平坦化層89形成開口而使背面側墊81露出後，背面照射式影像感測器100的晶片，會搭載於引線框或BGA這樣的封裝基板上。另，當影像感測器中設置表面側墊的情形下，會在支撐基板85內形成開口以使表面側墊露出。
影像感測器100的背面側墊81及表面側墊，係藉由打線或銲料球(或，銲料凸塊)而與封裝基板的配線及端 子電性連接。藉此，影像感測器100便被封裝化。
如圖2所示，鏡頭承座117或屏蔽部119安裝於影像感測器100，而搭載於電路基板(印刷基板)200上。記憶體或控制器之封裝，係搭載於電路基板200上。藉此，便形成含有背面照射式影像感測器之相機模組。
以上工程中，形成本實施形態之影像感測器100及含有該影像感測器之相機模組。
本實施形態之影像感測器之製造方法中，雖示例利用SOI基板300來形成影像感測器之情形，但亦可利用塊體基板(例如單晶矽基板)來形成影像感測器。舉例來說，當使用塊體基板的情形下，為了形成所需深度的溝槽，會調整用以形成溝槽(貫通孔)的蝕刻時間。又，在支撐基板貼合後，塊體基板的背面會被研磨至到達溝槽為止，以形成從塊體基板的表面到達背面之貫通孔。
本實施形態之影像感測器之製造方法中，係講述了在半導體基板內形成貫通電極後，形成影像感測器的單位胞(像素)及層間絕緣膜之情形。但，本實施形態之影像感測器之製造方法中，亦可在形成影像感測器的單位胞(像素)及層間絕緣膜後，再於半導體基板內形成貫通電極。
如圖6至圖13所示，本實施形態之影像感測器之製造方法中，在來自被攝體的光的受光面側亦即半導體基板的背面側，形成用來形成影像感測器100之電容元件及電阻元件等被動元件(背面側被動元件)CE、RE。本實施形態中，設置於半導體基板30的背面側之背面側被動元 件CE、RE，係形成於半導體基板30的背面側，使得在周邊電路區域125內，該些元件CE、RE與設置於半導體基板30的表面側之電路及元件7會在相對於半導體基板30的主面之垂直方向上下重疊。藉此，按照本實施形態之影像感測器之製造方法，便能提供晶片尺寸得以縮小之影像感測器100。
藉由本實施形態之製造方法而形成之含有影像感測器100的相機模組中，相機模組的構成元件是形成於影像感測器100的背面側，故能夠減少電路基板(印刷基板)200上的被動元件的配置區域面積。其結果，按照本實施形態，能夠提供小型化之相機模組。
本實施形態之影像感測器之製造方法中，舉例來說，背面側被動元件CE、RE含有之金屬層81A、81B、84C，是利用和背面側墊81及背面側配線實質上相同的材料，藉由實質上共通的工程來形成。因此，如本實施形態之影像感測器般，即使在半導體基板30的背面側形成被動元件CE、RE，也幾乎不會讓影像感測器的製造工程過份增加或變得複雜。因此，按照本實施形態之影像感測器之製造方法，能夠抑制由於在半導體基板的背面側形成元件所引起之影像感測器製造成本增加，故能藉由晶片尺寸縮小來謀求影像感測器的晶片成本減低。
如上所述，按照實施形態之固態影像感測裝置之製造方法，能夠提供一種可縮小尺寸之固態影像感測裝置(影像感測器或相機模組)。
(3)具體例
參照圖14A及圖14B至圖20，說明本實施形態之影像感測器的具體例。
圖14A及圖14B至圖20，為本實施形態之影像感測器中含有之背面側元件的具體構造例示意截面圖。另，圖14A及圖14B至圖20中，係將本實施形態之影像感測器當中設置有背面側元件RE、CE之周邊電路區域125予以抽出圖示。
圖14A及圖14B至圖17A及圖17B，揭示本實施形態之影像感測器當中設置於半導體基板的背面側之電阻元件的幾個具體構造例。
圖14A揭示作為背面型被動元件之電阻元件的平面構造，圖14B揭示圖14A之電阻元件的截面構造。
如圖14A及圖14B所示，作為背面側被動元件之電阻元件RE，係為將擴散層83R用作為電阻體之擴散層電阻。作為電阻體之擴散層83R，在半導體基板30的背面側，設置於半導體區域(半導體基板30)內。為了形成具有規定電阻值之電阻元件RE，作為電阻體之擴散層83R，係分別具有規定的擴散層雜質濃度、擴散層的長度及深度。另，作為電阻體之擴散層83R的導電型，是因應電阻元件RE的特性、或擴散層83R所設置之半導體區域的導電型來適當變更。
在擴散層83R的一端及另一端，連接有插栓85A、85B。插栓85A設置於半導體基板30的背面上的絕緣膜 (保護膜或平坦化層)89A內。
擴散層83R的一端，透過插栓85A連接至金屬層81A。金屬層81A從擴散層83R的一端側拉出至背面側墊81側。金屬層81A連接至影像感測器100的背面側墊81。背面側墊81設置於金屬層81A上，與金屬層81A直接接觸。金屬層81A、81B的材料可和背面側墊81為相同材料，亦可和背面側墊81為不同材料。
藉此，作為電阻體之擴散層83R，會透過背面側墊81連接至影像感測器100外部的元件(未圖示)。
擴散層83R的另一端，透過插栓85B連接至金屬層81B。
金屬層81B從擴散層83R的另一端側拉出至貫通電極82側。金屬層81B透過插栓85C連接至半導體基板30內的貫通電極82。貫通電極82透過半導體基板30的表面FS側的接點插栓92及層間絕緣膜90內的配線(表面側配線)91，連接至影像感測器100的周邊電路CC的電晶體7。
藉此，作為電阻體之擴散層83R，會透過貫通電極82及表面側配線91連接至半導體基板30的表面FS側的元件7。
連接至作為電阻體之擴散層83R的插栓85A、85B及金屬層81A、81B，會作為背面側電阻元件RE的端子。另，作為背面側電阻元件RE的端子之金屬層81A、81B，亦用作為背面側配線81A、81B。
如圖14A及圖14B所示，運用了擴散層83R之電阻元件RE，係連接至影像感測器100的背面BS側的背面側墊81與影像感測器100的表面FS側的周邊電路CC之間。
圖15A揭示作為背面型被動元件之電阻元件的平面構造，圖15B揭示圖15A之電阻元件的截面構造。
如圖15A及圖15B所示，運用了擴散層83R之電阻元件RE，亦可連接至半導體基板30的表面FS側的2個周邊電路CC1、CC2。電阻元件RE的一端81B，係透過貫通電極82而連接至周邊電路CC1的電晶體7。電阻元件RE的另一端81A，係透過貫通電極82連接至周邊電路CC2的電晶體7。
像這樣，本實施形態之影像感測器所含有之背面側電阻元件RE，係連接至半導體基板30的表面FS側的2個周邊電路CC1、CC2。
另，1個電阻元件RE亦可連接至半導體基板的表面FS側的3個以上的電路。
圖16A及圖16B及圖17A及圖17B，揭示不同於圖14A及圖14B及圖5A及圖15B的構成之背面側電阻元件RE的截面構造。
圖16A揭示作為背面型被動元件之電阻元件的平面構造，圖16B揭示圖16A之電阻元件的截面構造。
如圖16A及圖16B所示，電阻元件RE的電阻體，亦可利用設置於半導體基板30的背面BS側之金屬層84R 來形成。舉例來說，作為電阻體之金屬層84R，是利用和遮光膜或背面側的配線相同之材料來形成。
舉例來說，作為電阻體之金屬層84R，是設置於半導體基板30的背面上的絕緣膜(保護膜或平坦化層)89Z上。金屬層84R藉由絕緣膜89Z而與半導體基板30電性分離。
圖16A及圖16B中，作為背面側電阻元件RE的電阻體之金屬層84R，具有矩形狀的平面形狀。但，為了在某一面積的區域內形成具有規定電阻值之電阻元件RE，亦可形成具有折返形狀(鋸齒狀、迂迴狀)的平面形狀之金屬層84R，以控制作為電阻體之金屬層84R的長度。此外，亦可藉由調整金屬層84R的膜厚或線寬，來控制電阻元件RE的電阻值。亦可利用金屬層84R與擴散層雙方來形成電阻元件RE的電阻體。
圖17A揭示作為背面型被動元件之電阻元件的平面構造，圖17B揭示圖17A之電阻元件的截面構造。
如圖17A及圖17B所示，含有作為電阻體之金屬層84R的電阻元件RE，實質上如同圖15A及圖15B所示例子般，亦可連接至半導體基板30的表面FS側的2個周邊電路CC1、CC2間。
圖18A及圖18B至圖20，揭示本實施形態之影像感測器當中設置於半導體基板的背面側之電容元件的具體例。
圖18A揭示作為背面型被動元件之電容元件的平面構 造，圖18B揭示圖18A之電容元件的截面構造。
如圖18A及圖18B所示，背面側電容元件CE含有擴散層83C、金屬層84C、及擴散層83C與金屬層84C之間的絕緣膜(介電膜)88C。
作為電容元件CE的構成要素(電極)之擴散層83C，在半導體基板30的背面側，設置於半導體基板30內。
作為電容元件CE的構成要素之擴散層83C，例如是發揮電容元件CE的電極(電容器電極)的功能。當擴散層83C用作為電容器電極的情形下，為了減低擴散層83C的電阻值，作為電容元件CE的電容器電極之擴散層83C，較佳是其雜質濃度高。另，作為電容器電極之擴散層83C的導電型，可因應電容元件CE的特性、或擴散層83C所設置之半導體區域的導電型來適當變更。
在半導體基板30的背面BS側，於擴散層83C上設置有絕緣膜(電容器絕緣膜)88C。在半導體基板30的背面BS側，於電容器絕緣膜88C上設置有作為電容器電極之金屬層84C。作為背面側電容元件CE的相向電極之擴散層83C及金屬層84C，是隔著絕緣膜89C而相向。
為了形成規定靜電容量的電容元件CE，會控制下述當中的至少一者，即，作為電容元件CE的電極之擴散層83C和金屬層84的相向面積、電容器絕緣膜88C的膜厚、及電容器絕緣膜88C的材料(介電率)。
作為電容器電極之金屬層84C，是經由插栓85A及金 屬層(元件的端子及背面側配線)81F而連接至背面側墊81。背面側墊81與金屬層81F直接接觸。藉此，作為電容元件CE一方的電容器電極之金屬層84C，會透過背面側墊81而連接至影像感測器100外部的元件(未圖示)。金屬層81F、81E的材料可和背面側墊81為相同材料，亦可和背面側墊81為不同材料。
擴散層83C，是經由插栓85B、85C及金屬層(元件的端子及背面側配線)81E而連接至貫通電極82。藉此，作為電容元件CE另一方的電容器電極之擴散層83C，會透過貫通電極82而連接至半導體基板30的表面FS側的周邊電路CC的元件(例如電晶體)7。
如圖18A及圖18B所示，運用了擴散層83R之電容元件CE，係連接至影像感測器100的背面BS側的背面側墊81與影像感測器100的表面FS側的周邊電路CC之間。
另，背面側電容元件CE，亦可為MOS電容器，其含有半導體基板30的背面側之半導體區域(本質區域或低濃度雜質區域)83C、金屬層84C、及半導體區域83C與金屬層84C之間的電容器絕緣膜89C。作為背面側被動元件之MOS電容器中，在半導體區域83C與插栓85B之接觸部，為了減低低濃度的半導體區域83C與插栓85B之接觸電阻，較佳是在半導體區域83C內設置高濃度雜質區域(未圖示)。此外，背面側電容元件CE，亦可不含有電容器絕緣膜，而是藉由運用了擴散層的接面電容 (junction capacitance)之電容元件來形成。
圖19A揭示作為背面型被動元件之電容元件的平面構造，圖19B揭示圖19A之電容元件的截面構造。
如圖19A及圖19B所示，背面側電容元件CE，亦可連接至半導體基板30的表面FS側的2個周邊電路CC1、CC2。作為電容器電極之擴散層83C，係透過貫通電極82而連接至周邊電路CC1的電晶體7。作為電容器電極之金屬層84C，係透過貫通電極82而連接至周邊電路CC2的電晶體7。
像這樣，本實施形態之影像感測器所含有之背面側電容元件CE，係連接至半導體基板30的表面FS側的2個周邊電路CC1、CC2間。
圖20揭示作為背面型被動元件之電容元件的截面構造。如圖20所示，背面側電容元件CE，亦可藉由彼此相向而作為電容器電極之2個金屬層84C、84D，以及金屬層84C、84D間的絕緣膜88C，來形成。
另，圖14A及圖14B至圖20之構造的背面側被動元件CE、RE，和利用圖1至圖13所說明之實施形態之影像感測器中的背面側被動元件，係實質上以相同製造方法來形成。因此，此處省略關於背面側被動元件的製造方法之說明。
如上所述，本實施形態之影像感測器中，在半導體基板30的背面BS側，係設置作為背面側被動元件之電阻元件RE或電容元件CE的至少其中一者，而該背面側被動 元件具有圖14A及圖14B至圖20所示構造。
如本實施形態般，藉由在半導體基板30的背面BS側設置元件CE、RE，能夠縮小影像感測器100的晶片尺寸及含有本實施形態之影像感測器100的相機模組的尺寸。
以上已說明了本發明的數個實施形態，但該些實施形態僅是提出作為一例，並非意圖限定發明之範圍。該些新穎之實施形態，可藉由其他各種形態而實施，在不脫離發明要旨之範圍內，能夠進行種種省略、置換、變更。該些實施形態或其變形，均包含於發明之範圍或要旨中，且包含於申請專利範圍所記載之發明及其均等範圍內。
9A‧‧‧元件分離區域
9B‧‧‧元件分離區域
20‧‧‧單位胞(胞形成區域)
20X‧‧‧單位胞(胞形成區域)
30‧‧‧半導體基板
81‧‧‧背面側墊
81A‧‧‧金屬層(背面側配線)
81B‧‧‧金屬層(背面側配線)
81E‧‧‧金屬層(背面側配線)
81F‧‧‧金屬層(背面側配線)
81X‧‧‧遮光膜
83C‧‧‧擴散層
83R‧‧‧擴散層
84C‧‧‧金屬層
100‧‧‧影像感測器
120‧‧‧像素陣列
121‧‧‧有效區域
125A‧‧‧周邊電路區域
125B‧‧‧周邊電路區域
129‧‧‧OB區域
180‧‧‧接點區域
CE‧‧‧被動元件
RE‧‧‧被動元件

Claims (10)

  1. 一種固態影像感測裝置，其特徵為，具備：半導體基板，具備第1面、與前述第1面相向之第2面、像素區域、以及與前述像素區域相鄰之電路區域；電路，設置於前述第1面側的前述電路區域；像素，設置於前述第1面側的前述像素區域的前述半導體基板中，將來自前述第2面側的光做光電變換；及電阻元件，在前述第2面側的前述電路區域，設置成於與前述半導體基板的前述第1面垂直之方向，和前述第1面的前述電路重疊；前述電阻元件，具備：形成於前述第2面側的前述半導體基板中的擴散層、或形成於前述第2面上方的第1導電層；及分別形成於前述擴散層或前述第1導電層上的第1位置及第2位置之第2導電層。
  2. 如申請專利範圍第1項之固態影像感測裝置，其中，前述電阻元件的前述擴散層或前述導電層之兩端部，係分別透過背面側配線連接至前述第2面側的墊。
  3. 一種固態影像感測裝置，其特徵為，具備：半導體基板，具備第1面、與前述第1面相向之第2面、像素區域、以及與前述像素區域相鄰之電路區域；電路，設置於前述第1面側的前述電路區域；像素，設置於前述第1面側的前述像素區域的前述半 導體基板中，將來自前述第2面側的光做光電變換；及電容元件，在前述第2面側的前述電路區域，設置成於與前述半導體基板的前述第1面垂直之方向，和前述第1面的前述電路重疊；前述電容元件具備：形成於前述第2面側的前述半導體基板中的擴散層、或形成於前述第2面上的第1導電層；形成於前述擴散層或前述第1導電層上之絕緣膜；及形成於前述絕緣膜上之第2導電層。
  4. 如申請專利範圍第3項之固態影像感測裝置，其中，前述電容元件的前述擴散層或前述第1導電層，係透過背面側配線連接至前述第2面側的第1墊，且前述第2導電層，係透過背面側配線連接至前述第2面側的第2墊。
  5. 如申請專利範圍第1項之固態影像感測裝置，其中，前述像素具備光二極體，該光二極體具有設於前述第1面側的前述半導體基板中的擴散層，前述裝置更具備透鏡，該透鏡在前述第2面上方與前述光二極體相向。
  6. 一種固態影像感測裝置之製造方法，其特徵為，具備： 將具備第1面、與前述第1面相向之第2面、像素區域、以及與前述像素區域相鄰之電路區域的半導體層形成於基板上，而以前述第2面作為前述基板側；在前述第1面側的前述電路區域形成電路；在前述第1面側的前述像素區域，形成將來自前述第2面側的光做光電變換之像素；及將前述基板除去，令前述半導體層的前述第2面露出，在前述半導體層的前述第2面側的前述電路區域形成電阻元件，使其於與前述半導體基板的前述第1面垂直之方向，和前述第1面的前述電路重疊；前述電阻元件之形成，係具備：在前述第2面之側於前述半導體層中形成擴散層、或在前述第2面上方形成第1導電層；在前述擴散層或前述第1導電層上的第1位置及第2位置分別形成第2導電層。
  7. 一種固態影像感測裝置之製造方法，其特徵為，具備：將具備第1面、與前述第1面相向之第2面、像素區域、以及與前述像素區域相鄰之電路區域的半導體層形成於基板上，而以前述第2面作為前述基板側；在前述第1面側的前述電路區域形成電路；在前述第1面側的前述像素區域，形成將來自前述第2面側的光做光電變換之像素；及將前述基板除去，令前述半導體層的前述第2面露 出，在前述半導體層的前述第2面側的前述電路區域形成電容元件，使其於與前述半導體基板的前述第1面垂直之方向，和前述第1面的前述電路重疊；前述電容元件之形成，係具備：在前述第2面側於前述半導體層中形成擴散層、或在前述第2面上方形成第1導電層；在前述擴散層或前述第1導電層上形成絕緣膜；在前述絕緣膜上形成第2導電層。
  8. 如申請專利範圍第6或7項之固態影像感測裝置之製造方法，其中，前述像素之形成，係具備：在前述半導體層中形成雜質區域；且在前述雜質區域中的前述第1面側形成擴散層而形成光二極體；前述方法，更在前述第2面上方形成與前述光二極體相向之透鏡。
  9. 如申請專利範圍第6項之固態影像感測裝置之製造方法，其中，在前述電阻元件的前述擴散層上或前述導電層上的第1位置及第2位置，分別透過背面側配線連接至前述第2面側的墊。
  10. 如申請專利範圍第7項之固態影像感測裝置之製造方法，其中， 前述電容元件的前述擴散層或前述第1導電層，係透過背面側配線連接至前述第2面側的第1墊，且前述第2導電層，係透過背面側配線連接至前述第2面側的第2墊。
TW103107053A 2013-08-01 2014-03-03 Solid state image sensing device and solid state image sensing device TWI524512B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013160565A JP2015032663A (ja) 2013-08-01 2013-08-01 固体撮像装置

Publications (2)

Publication Number Publication Date
TW201507120A TW201507120A (zh) 2015-02-16
TWI524512B true TWI524512B (zh) 2016-03-01

Family

ID=52426916

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103107053A TWI524512B (zh) 2013-08-01 2014-03-03 Solid state image sensing device and solid state image sensing device

Country Status (5)

Country Link
US (1) US9214488B2 (zh)
JP (1) JP2015032663A (zh)
KR (1) KR101579372B1 (zh)
CN (1) CN104347653A (zh)
TW (1) TWI524512B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI857229B (zh) * 2020-06-18 2024-10-01 美商豪威科技股份有限公司 像素陣列基板、影像感測器和用於防止沉積在包括像素陣列的半導體基板的薄膜的缺陷的方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2899760B1 (en) * 2014-01-27 2018-08-29 ams AG Semiconductor device for optical applications and method of producing such a semiconductor device
CN104201115A (zh) * 2014-09-12 2014-12-10 苏州晶方半导体科技股份有限公司 晶圆级指纹识别芯片封装结构及封装方法
JP6185193B2 (ja) * 2014-10-20 2017-08-30 シャープ株式会社 受光器、携帯型電子機器、及び受光器の製造方法
US20180026203A1 (en) * 2015-02-13 2018-01-25 Idemitsu Kosan Co., Ltd. Compound, material for organic electroluminescent element, ink composition, organic electroluminescent element, and electronic device
TWI585960B (zh) * 2015-03-27 2017-06-01 恆景科技股份有限公司 形成半導體元件及影像感測器的製程
WO2017018216A1 (ja) * 2015-07-27 2017-02-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法、並びに電子機器
KR102414038B1 (ko) * 2015-09-16 2022-06-30 에스케이하이닉스 주식회사 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법
WO2017060948A1 (ja) 2015-10-05 2017-04-13 オリンパス株式会社 固体撮像装置および撮像装置
US10341952B2 (en) * 2016-03-14 2019-07-02 Apple Inc. Low power LTE (LP-LTE) paging monitoring
FR3049389A1 (fr) * 2016-03-22 2017-09-29 St Microelectronics Crolles 2 Sas Mur d'isolement et son procede de fabrication
JP7058479B2 (ja) * 2016-10-18 2022-04-22 ソニーセミコンダクタソリューションズ株式会社 光検出器
KR102786020B1 (ko) 2016-10-18 2025-03-26 소니 세미컨덕터 솔루션즈 가부시키가이샤 광검출기
US11329077B2 (en) * 2017-03-31 2022-05-10 Sony Semiconductor Solutions Corporation Semiconductor device with a through electrode reception part wider than a through electrode, solid-state imaging device, and electronic equipment
JP2018200423A (ja) * 2017-05-29 2018-12-20 ソニーセミコンダクタソリューションズ株式会社 撮像装置、および電子機器
EP3410485B1 (en) * 2017-05-30 2022-08-03 ams AG Backside illuminated image sensor
EP3422413A1 (en) 2017-06-26 2019-01-02 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Photodetector array and method of manufacturing the same, as well as an imaging device including the photodetector array
FR3074962A1 (fr) * 2017-12-08 2019-06-14 Stmicroelectronics (Crolles 2) Sas Dispositif electronique capteur d'images
EP3506356B1 (en) * 2017-12-28 2023-07-12 IMEC vzw Method for producing an image sensor, and image sensor
CN108470711B (zh) * 2018-02-12 2020-10-02 上海集成电路研发中心有限公司 图像传感器的深沟槽和硅通孔的制程方法
JP7273488B2 (ja) 2018-12-04 2023-05-15 ソニーセミコンダクタソリューションズ株式会社 半導体装置、及び電子機器
KR102611170B1 (ko) 2018-12-28 2023-12-08 에스케이하이닉스 주식회사 수직 핀형 캐패시터 및 이를 포함하는 이미지 센싱 장치
KR102611171B1 (ko) * 2018-12-28 2023-12-08 에스케이하이닉스 주식회사 수직 판형 캐패시터 및 이를 포함하는 이미지 센싱 장치
US11404534B2 (en) 2019-06-28 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Backside capacitor techniques
KR20210023459A (ko) * 2019-08-23 2021-03-04 에스케이하이닉스 주식회사 이미지 센싱 장치
CN113130450A (zh) * 2019-12-30 2021-07-16 格科微电子（上海）有限公司 背照式图像传感器芯片
CN113130451A (zh) * 2019-12-30 2021-07-16 格科微电子（上海）有限公司 背照式图像传感器芯片
KR102384473B1 (ko) 2020-01-28 2022-04-07 김태중 어린이 운동 컨텐츠 제공 방법 및 그 장치
US11450600B2 (en) * 2020-05-12 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices including decoupling capacitors
DE102020122823B4 (de) 2020-05-12 2022-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtungen mit entkopplungskondensatoren
US11923297B2 (en) * 2021-04-27 2024-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and methods for generating a circuit with high density routing layout
US20230013764A1 (en) * 2021-07-16 2023-01-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Devices Including Backside Capacitors and Methods of Manufacture
KR20230077033A (ko) * 2021-11-24 2023-06-01 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US12289927B2 (en) * 2022-03-25 2025-04-29 Omni Vision Technologies, Inc. Image sensor diagonal isolation structures

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4831431A (en) * 1986-03-31 1989-05-16 Honeywell Inc. Capacitance stabilization
US5210438A (en) * 1989-05-18 1993-05-11 Fujitsu Limited Semiconductor resistance element and process for fabricating same
JP2008270500A (ja) 2007-04-19 2008-11-06 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
JP5061915B2 (ja) 2008-01-18 2012-10-31 ソニー株式会社 固体撮像素子及び撮像装置
JP2010098219A (ja) 2008-10-20 2010-04-30 Toshiba Corp 裏面照射型固体撮像装置
JP5182143B2 (ja) * 2009-02-19 2013-04-10 ソニー株式会社 半導体装置の製造方法
JP5306123B2 (ja) 2009-09-11 2013-10-02 株式会社東芝 裏面照射型固体撮像装置
JP5509846B2 (ja) 2009-12-28 2014-06-04 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
KR101069629B1 (ko) * 2009-12-29 2011-10-05 한국기초과학지원연구원 파이프라인방식의 이온 싸이클로트론 공명 질량 분석 제어장치 및 방법
JP2012204403A (ja) 2011-03-23 2012-10-22 Toshiba Corp 固体撮像装置及びその製造方法
JP2013004686A (ja) * 2011-06-15 2013-01-07 Canon Inc 固体撮像装置およびその製造方法
JP2013115289A (ja) * 2011-11-30 2013-06-10 Sony Corp 半導体装置、半導体装置の製造方法、および電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI857229B (zh) * 2020-06-18 2024-10-01 美商豪威科技股份有限公司 像素陣列基板、影像感測器和用於防止沉積在包括像素陣列的半導體基板的薄膜的缺陷的方法

Also Published As

Publication number Publication date
TW201507120A (zh) 2015-02-16
CN104347653A (zh) 2015-02-11
KR20150016078A (ko) 2015-02-11
JP2015032663A (ja) 2015-02-16
US9214488B2 (en) 2015-12-15
KR101579372B1 (ko) 2015-12-21
US20150035103A1 (en) 2015-02-05

Similar Documents

Publication Publication Date Title
TWI524512B (zh) Solid state image sensing device and solid state image sensing device
JP5696081B2 (ja) 固体撮像装置
US12419127B2 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
US20220415956A1 (en) Solid-state image sensor, method for producing solid-state image sensor, and electronic device
TWI406406B (zh) 固態攝像裝置及其之製造方法
US9263488B2 (en) Semiconductor device, manufacturing method of semiconductor device, semiconductor wafer, and electronic equipment
CN103646953B (zh) 半导体器件、半导体器件制造方法及电子装置
CN104662662B (zh) 半导体器件和电子电器
TWI497702B (zh) Solid state camera device
JP6789653B2 (ja) 光電変換装置およびカメラ
JP2014011304A (ja) 固体撮像装置
US8698934B2 (en) Solid-state image sensing device, camera module, and solid-state image sensing device manufacturing method
JP2014022448A (ja) 固体撮像装置
US9287318B2 (en) Solid-state imaging sensor, method of manufacturing the same, and camera
US20160156817A1 (en) Manufacturing method of imaging apparatus, imaging apparatus, and imaging system
TW201803100A (zh) 半導體裝置及其製造方法
JP2013162077A (ja) 固体撮像装置
JP2013016702A (ja) 固体撮像装置及びカメラモジュール
JP6701149B2 (ja) 撮像装置およびカメラ
JP2014053431A (ja) 固体撮像装置の製造方法
JP2020129688A (ja) 撮像装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees