[go: up one dir, main page]

TWI515735B - 資料抹除方法、記憶體控制電路單元及記憶體儲存裝置 - Google Patents

資料抹除方法、記憶體控制電路單元及記憶體儲存裝置 Download PDF

Info

Publication number
TWI515735B
TWI515735B TW102145213A TW102145213A TWI515735B TW I515735 B TWI515735 B TW I515735B TW 102145213 A TW102145213 A TW 102145213A TW 102145213 A TW102145213 A TW 102145213A TW I515735 B TWI515735 B TW I515735B
Authority
TW
Taiwan
Prior art keywords
unit
data
entity
physical erasing
physical
Prior art date
Application number
TW102145213A
Other languages
English (en)
Other versions
TW201523618A (zh
Inventor
葉志剛
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW102145213A priority Critical patent/TWI515735B/zh
Priority to US14/166,815 priority patent/US9582416B2/en
Publication of TW201523618A publication Critical patent/TW201523618A/zh
Application granted granted Critical
Publication of TWI515735B publication Critical patent/TWI515735B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Description

資料抹除方法、記憶體控制電路單元及記憶體儲存裝置
本發明是有關於一種用於可複寫式非揮發性記憶體模組的資料抹除方法以及使用此方法的記憶體控制電路單元和記憶體儲存裝置。
數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體(rewritable non-volatile memory)具有資料非揮發性、省電、體積小、無機械結構、讀寫速度快等特性，最適於可攜式電子產品，例如筆記型電腦。固態硬碟就是一種以快閃記憶體作為儲存媒體的記憶體儲存裝置。因此，近年快閃記憶體產業成為電子產業中相當熱門的一環。
快閃記憶體模組具有多個實體抹除單元且每一實體抹除單元具有多個實體程式化單元(physical page)，其中在實體抹除單元中寫入資料時必須依據實體程式化單元的順序寫入資料。此 外，已被寫入資料之實體程式化單元並需先被抹除後才能再次用於寫入資料。特別是，實體抹除單元為抹除之最小單位，並且實體程式化單元為程式化(亦稱寫入)的最小單元。因此，在快閃記憶體模組的管理中，實體抹除單元會被區分為資料區與閒置區。
資料區的實體抹除單元是用以儲存主機系統所儲存之資料。具體來說，記憶體儲存裝置中的記憶體控制電路單元會將主機系統所存取的邏輯存取位址轉換為邏輯區塊的邏輯子單元並且將邏輯區塊的邏輯子單元映射至資料區的實體抹除單元的實體程式化單元。也就是說，快閃記憶體模組的管理上資料區的實體抹除單元是被視為已被使用之實體抹除單元(例如，已儲存主機系統所寫入的資料)。例如，記憶體控制電路單元會使用邏輯轉實體位址映射表來記載邏輯區塊與資料區的實體抹除單元的映射關係，其中邏輯區塊中的邏輯子單元是對應所映射之實體抹除單元的實體程式化單元。
閒置區的實體抹除單元是用以輪替資料區中的實體抹除單元。具體來說，如上所述，已寫入資料的實體抹除單元必須被抹除後才可再次用於寫入資料，因此，閒置區的實體抹除單元是被設計用於寫入資料以替換映射邏輯區塊的實體抹除單元。基此，在閒置區中的實體抹除單元為空或可使用的實體抹除單元，即無記錄資料或標記為已沒用的無效資料。
也就是說，資料區與閒置區的實體抹除單元的實體程式化單元是以輪替方式來映射邏輯區塊的邏輯子單元，以儲存主機 系統所寫入的資料。基此，當主機系統下達刪除指令以請求清除邏輯子單元上之資料時，記憶體控制電路單元會將此邏輯子單元(以下稱為邏輯子單元資料無效邏輯子單元)所映射之實體程式化單元標記為無效資料狀態，由此完成刪除指令。儘管，在記憶體控制電路單元的管理資訊中，映射邏輯子單元資料無效邏輯子單元的實體程式化單元已被標記為無效資料狀態，但此實體程式化單元上的資料並未實際地被抹除，因此，此資料仍可能有被竊取的風險。
本發明提供一種資料抹除方法、記憶體控制電路單元及記憶體儲存裝置，其能夠避免可複寫式非揮發性記憶體中已被刪除的資料被還原與竊取。
本發明的一範例實施例提出一種用於可複寫式非揮發性記憶體模組的資料抹除方法，此可複寫式非揮發性記憶體模組包括多個實體抹除單元，且每一實體抹除單元包括多個實體程式化單元。本資料抹除方法包括：將此些實體抹除單元至少分組為資料區與閒置區；且配置多個邏輯單元，其中此些邏輯單元包括多個邏輯子單元。本資料抹除方法包括：從主機系統接收寫入指令與對應此寫入指令的第一資料，其中此寫入指令請求寫入第一資料至此些邏輯子單元之中的第一邏輯子單元中。本資料抹除方法還包括：從閒置區的實體抹除單元中提取第一實體抹除單元，根 據此寫入指令將第一資料程式化至第一實體抹除單元的第一實體程式化單元中，並且將第一邏輯子單元映射至第一實體程式化單元。本資料抹除方法也包括：從主機系統接收指示於第一邏輯子單元上執行的預先定義指令；依據該預先定義指令將第一邏輯子單元所映射之第一實體程式化單元標記為無效資料狀態，並且在對應第一實體程式化單元之特定區域中記錄標記，以回應此預先定義指令。本資料抹除方法更包括：依據此標記確認對應第一邏輯子單元所映射之第一實體程式化單元所屬的第一實體抹除單元，將第一實體抹除單元中的有效資料搬移至從閒置區的該些實體抹除單元中所提取的第二實體抹除單元中並且對第一實體抹除單元執行實體抹除。
在本發明的一實施例中，上述的資料抹除方法，更包括：在對第一實體抹除單元執行實體抹除之後，從垃圾回收表中刪除對應第一實體抹除單元的標記。
在本發明的一實施例中，上述指示於第一邏輯子單元上執行的預先定義指令為用於指示第一邏輯子單元上之資料已被刪除的整理指令或者用於指示寫入預先定義態樣資料至第一邏輯子單元的預先定義寫入指令。
在本發明的一實施例中，上述依據標記確認對應第一邏輯子單元所映射之第一實體程式化單元所屬的第一實體抹除單元，將第一實體抹除單元中的有效資料搬移至從閒置區的實體抹除單元中所提取的第二實體抹除單元中並且對第一實體抹除單元 執行實體抹除的運作是在記憶體控制電路單元的背景執行模式中被執行。
在本發明的一實施例中，上述特定區域為垃圾回收表。
本發明的一範例實施例提出一種用於控制可複寫式非揮發性記憶體模組的記憶體控制電路單元。此記憶體控制電路單元包括主機介面、記憶體介面與記憶體管理電路。主機介面用以耦接至主機系統。記憶體介面用以耦接至可複寫式非揮發性記憶體模組，其中可複寫式非揮發性記憶體模組具有多個實體抹除單元並且每一實體抹除單元包括多個實體程式化單元。記憶體管理電路耦接至主機介面與記憶體介面，並且用以將此些實體抹除單元至少分組為資料區與閒置區。在此，記憶體管理電路更用以配置多個邏輯單元，且此些邏輯單元包括多個邏輯子單元。並且，記憶體管理電路更用以從主機系統接收寫入指令與對應此寫入指令的第一資料，其中此寫入指令請求寫入第一資料至此些邏輯子單元之中的第一邏輯子單元。另外，記憶體管理電路更用以從閒置區的實體抹除單元中提取第一實體抹除單元，根據此寫入指令將第一資料程式化至第一實體抹除單元的第一實體程式化單元，並且將第一邏輯子單元映射至第一實體程式化單元。此外，記憶體管理電路更用以從主機系統接收指示於第一邏輯子單元上執行的預先定義指令。記憶體管理電路更用以依據該預先定義指令將第一邏輯子單元所映射之第一實體程式化單元標記為無效資料狀態，並且在對應第一實體程式化單元之特定區域中記錄標記，以 回應此預先定義指令。再者，記憶體管理電路更用以依據此標記確認對應第一邏輯子單元所映射之第一實體程式化單元所屬的第一實體抹除單元，將第一實體抹除單元中的有效資料搬移至從閒置區的該些實體抹除單元中所提取的第二實體抹除單元中並且對第一實體抹除單元執行實體抹除。
在本發明的一實施例中，上述記憶體管理電路更用以在對第一實體抹除單元執行實體抹除之後，從垃圾回收表中刪除對應第一實體抹除單元的標記。
在本發明的一實施例中，上述的記憶體管理電路在背景執行模式中執行上述依據標記確認對應第一邏輯子單元所映射之第一實體程式化單元所屬的第一實體抹除單元，將第一實體抹除單元中的有效資料搬移至從閒置區的實體抹除單元中所提取的第二實體抹除單元中並且對第一實體抹除單元執行實體抹除的運作。
本發明的一範例實施例提出一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組與記憶體控制電路單元。連接介面單元用以耦接至主機系統。可複寫式非揮發性記憶體模組具有多個實體抹除單元，且每一實體抹除單元包括多個實體程式化單元。記憶體控制電路單元耦接至連接介面單元與可複寫式非揮發性記憶體模組，並且用以將此些實體抹除單元至少分組為資料區與閒置區。在此，記憶體控制電路單元更用以配置多個邏輯單元，且此些邏輯單元包括多個邏輯子單元。並且， 記憶體控制電路單元更用以從主機系統接收寫入指令與對應此寫入指令的第一資料，其中此寫入指令請求寫入第一資料至此些邏輯子單元之中的第一邏輯子單元。另外，記憶體控制電路單元更用以從閒置區的實體抹除單元中提取第一實體抹除單元，根據此寫入指令將第一資料程式化至第一實體抹除單元的第一實體程式化單元，並且將第一邏輯子單元映射至第一實體程式化單元。此外，記憶體控制電路單元更用以從主機系統接收指示於第一邏輯子單元上執行的預先定義指令。記憶體控制電路單元更用以依據該預先定義指令將第一邏輯子單元所映射之第一實體程式化單元標記為無效資料狀態，並且在對應第一實體程式化單元之特定區域中記錄標記，以回應此預先定義指令。再者，記憶體控制電路單元更用以依據標記確認對應第一邏輯子單元所映射之第一實體程式化單元所屬的第一實體抹除單元，將第一實體抹除單元中的有效資料搬移至從閒置區的該些實體抹除單元中所提取的第二實體抹除單元中並且對第一實體抹除單元執行實體抹除。
在本發明的一實施例中，上述記憶體控制電路單元更用以在對第一實體抹除單元執行實體抹除之後，從垃圾回收表中刪除對應第一實體抹除單元的標記。
在本發明的一實施例中，上述的記憶體控制電路單元在背景執行模式中執行上述依據標記確認對應第一邏輯子單元所映射之第一實體程式化單元所屬的第一實體抹除單元，將第一實體抹除單元中的有效資料搬移至從閒置區的實體抹除單元中所提取 的第二實體抹除單元中並且對第一實體抹除單元執行實體抹除的運作。
基於上述，本發明範例實施例中的資料抹除方法、記憶體控制電路單元及記憶體儲存裝置在接收到來自於主機系統的預先定義指令後，會將邏輯子單元資料無效邏輯子單元所映射的實體抹除單元標記在垃圾回收表中，並且透過資料合併程序實際地抹除以刪除的資料，由此避免以刪除之資料被還原與竊取。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
1000‧‧‧主機系統
1100‧‧‧電腦
1102‧‧‧微處理器
1104‧‧‧隨機存取記憶體
1106‧‧‧輸入/輸出裝置
1108‧‧‧系統匯流排
1110‧‧‧資料傳輸介面
1202‧‧‧滑鼠
1204‧‧‧鍵盤
1206‧‧‧顯示器
1208‧‧‧印表機
1212‧‧‧隨身碟
1214‧‧‧記憶卡
1216‧‧‧固態硬碟
1310‧‧‧數位相機
1312‧‧‧SD卡
1314‧‧‧MMC卡
1316‧‧‧記憶棒
1318‧‧‧CF卡
1320‧‧‧嵌入式儲存裝置
100‧‧‧記憶體儲存裝置
102‧‧‧連接介面單元
104‧‧‧記憶體控制電路單元
106‧‧‧可複寫式非揮發性記憶體模組
202‧‧‧記憶體管理電路
204‧‧‧主機介面
206‧‧‧記憶體介面
208‧‧‧緩衝記憶體
210‧‧‧電源管理電路
212‧‧‧錯誤檢查與校正電路
410(0)~410(N)‧‧‧實體抹除單元
502‧‧‧系統區
504‧‧‧資料區
506‧‧‧閒置區
508‧‧‧取代區
LBA(0)~LBA(H)‧‧‧邏輯單元
LZ(0)~LZ(M)‧‧‧邏輯區域
UD1~UD14‧‧‧資料
S2501、S2503、S2505、S2601、S2603、S2605、S2607‧‧‧資料抹除方法的步驟
圖1是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
圖2是根據本發明範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。
圖3是根據本發明範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖4是繪示圖1所示的記憶體儲存裝置的概要方塊圖。
圖5是根據一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。
圖6與圖7是根據第一範例實施例所繪示之管理實體區塊的 範例示意圖。
圖8~20是根據本發明一範例實施例所繪示之寫入資料的範例。
圖21與22是繪示執行有效資料合併程序以完成後續寫入指令的簡化範例。
圖23與24是根據本發明一範例實施例繪示接收到整理指令後的運作範例。
圖25與圖26是根據本發明一範例實施例所繪示之資料抹除方法的流程圖。
圖1是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
請參照圖1，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖2的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是，圖2所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。
在本發明實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器 1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖2所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。
一般而言，主機系統1000為可實質地與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖3所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。
圖4是繪示圖1所示的記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置100包括連接介面單元102、記憶體控制電路單元104與可複寫式非揮發性記憶體模組106。
在本範例實施例中，連接介面單元102是相容於序列先進附件(Serial Advanced Technology Attachment,SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元102亦可以 是符合並列先進附件(Parellel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、通用序列匯流排(Universal Serial Bus,USB)標準、超高速一代(Ultra High Speed-I,UHS-I)介面標準、超高速二代(Ultra High Speed-II,UHS-II)介面標準、安全數位(Secure Digital,SD)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。在本範例實施例中，連接介面單元可與記憶體控制電路單元封裝在一個晶片中，或佈設於一包含記憶體控制電路單元之晶片外。
記憶體控制電路單元104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組106是耦接至記憶體控制電路單元104，並且用以儲存主機系統1000所寫入之資料。可複寫式非揮發性記憶體模組106具有實體抹除單元410(0)~410(N)。例如，實體抹除單元410(0)~410(N)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有複數個 實體程式化單元，其中屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。然而，必須瞭解的是，本發明不限於此，每一實體抹除單元是可由64個實體程式化單元、256個實體程式化單元或其他任意個實體程式化單元所組成。
更詳細來說，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。每一實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體存取位址用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，控制資訊與錯誤更正碼)。在本範例實施例中，每一個實體程式化單元的資料位元區中會包含4個實體存取位址，且一個實體存取位址的大小為512位元組(byte)。然而，在其他範例實施例中，資料位元區中也可包含數目更多或更少的實體存取位址，本發明並不限制實體存取位址的大小以及個數。例如，在一範例實施例中，實體抹除單元為實體區塊，並且實體程式化單元為實體頁面或實體扇區，但本發明不以此為限。
在本範例實施例中，可複寫式非揮發性記憶體模組106為多階記憶胞(Multi Level Cell，MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元資料的快閃記憶體模組)。然而，本發明不限於此，可複寫式非揮發性記憶體模組106亦可是單階記憶胞(Single Level Cell，SLC)NAND型快閃記憶體模 組(即，一個記憶胞中可儲存1個位元資料的快閃記憶體模組)、複數階記憶胞(Trinary Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元資料的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
圖5是根據一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。
請參照圖5，記憶體控制電路單元104包括記憶體管理電路202、主機介面204與記憶體介面206。
記憶體管理電路202用以控制記憶體控制電路單元104的整體運作。具體來說，記憶體管理電路202具有多個控制指令，並且在記憶體儲存裝置100運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。
在本範例實施例中，記憶體管理電路202的控制指令是以韌體型式來實作。例如，記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置100運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組106的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀 記憶體具有驅動碼，並且當記憶體控制電路單元104被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組106中之控制指令載入至記憶體管理電路202的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路202包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。其中，記憶胞管理電路用以管理可複寫式非揮發性記憶體模組106的實體抹除單元；記憶體寫入電路用以對可複寫式非揮發性記憶體模組106下達寫入指令以將資料寫入至可複寫式非揮發性記憶體模組106中；記憶體讀取電路用以對可複寫式非揮發性記憶體模組106下達讀取指令以從可複寫式非揮發性記憶體模組106中讀取資料；記憶體抹除電路用以對可複寫式非揮發性記憶體模組106下達抹除指令以將資料從可複寫式非揮發性記憶體模組106中抹除；而資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組106的資料以及從可複寫式非揮發性記憶體模組106中讀取的資料。
主機介面204是耦接至記憶體管理電路202並且用以接收與識別主機系統1000所傳送的指令與資料。也就是說，主機系 統1000所傳送的指令與資料會透過主機介面204來傳送至記憶體管理電路202。在本範例實施例中，主機介面204是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面204亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、UHS-I介面標準、UHS-II介面標準、SD標準、MS標準、MMC標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面206是耦接至記憶體管理電路202並且用以存取可複寫式非揮發性記憶體模組106。也就是說，欲寫入至可複寫式非揮發性記憶體模組106的資料會經由記憶體介面206轉換為可複寫式非揮發性記憶體模組106所能接受的格式。
在本發明一範例實施例中，記憶體控制電路單元104還包括緩衝記憶體208、電源管理電路210與錯誤檢查與校正電路212。
緩衝記憶體208是耦接至記憶體管理電路202並且用以暫存來自於主機系統1000的資料與指令或來自於可複寫式非揮發性記憶體模組106的資料。
電源管理電路210是耦接至記憶體管理電路202並且用以控制記憶體儲存裝置100的電源。
錯誤檢查與校正電路212是耦接至記憶體管理電路202並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路202從主機系統1000中接收到寫入指令時，錯誤檢查與校正電路212會為對應此寫入指令的資料產生對 應的錯誤檢查與校正碼(Error Checking and Correcting Code,ECC Code)，並且記憶體管理電路202會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組106中。之後，當記憶體管理電路202從可複寫式非揮發性記憶體模組106中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路212會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。
圖6與圖7是根據第一範例實施例所繪示之管理實體抹除單元的範例示意圖。
請參照圖6，記憶體控制電路單元104(或記憶體管理電路202)會將實體抹除單元410(0)~410-(N)邏輯地分組為資料區502、閒置區504、系統區506與取代區508。
邏輯上屬於資料區502與閒置區504的實體抹除單元是用以儲存來自於主機系統1000的資料。具體來說，資料區502的實體抹除單元是被視為已儲存資料的實體抹除單元，而閒置區504的實體抹除單元是用以替換資料區502的實體抹除單元。也就是說，當從主機系統1000接收到寫入指令與欲寫入之資料時，記憶體管理電路202會從閒置區504中提取實體抹除單元，並且將資料寫入至所提取的實體抹除單元中，以替換資料區502的實體抹除單元。
邏輯上屬於系統區506的實體抹除單元是用以記錄系統資料。例如，系統資料包括關於可複寫式非揮發性記憶體模組的 製造商與型號、可複寫式非揮發性記憶體模組的實體抹除單元數、每一實體抹除單元的實體程式化單元數等。
邏輯上屬於取代區508中的實體抹除單元是用於壞實體抹除單元取代程序，以取代損壞的實體抹除單元。具體來說，倘若取代區508中仍存有正常之實體抹除單元並且資料區502的實體抹除單元損壞時，記憶體管理電路202會從取代區508中提取正常的實體抹除單元來更換損壞的實體抹除單元。
特別是，資料區502、閒置區504、系統區506與取代區508之實體抹除單元的數量會依據不同的記憶體規格而有所不同。此外，必須瞭解的是，在記憶體儲存裝置100的運作中，實體抹除單元關聯至資料區502、閒置區504、系統區506與取代區508的分組關係會動態地變動。例如，當閒置區504中的實體抹除單元損壞而被取代區508的實體抹除單元取代時，則原本取代區508的實體抹除單元會被關聯至閒置區504。
請參照圖7，記憶體控制電路單元104(或記憶體管理電路202)會配置邏輯單元LBA(0)~LBA(H)以映射資料區502的實體抹除單元，其中每一邏輯單元具有多個邏輯子單元以映射對應之實體抹除單元的實體程式化單元。並且，當主機系統100欲寫入資料至邏輯單元或更新儲存於邏輯單元中的資料時，記憶體控制電路單元104(或記憶體管理電路202)會從閒置區504中提取一個實體抹除單元來寫入資料，以輪替資料區502的實體抹除單元。在本範例實施例中，邏輯子單元可以是邏輯頁面或邏輯扇區。
為了識別資料每個邏輯單元的資料被儲存在那個實體抹除單元，在本範例實施例中，記憶體控制電路單元104(或記憶體管理電路202)會記錄邏輯單元與實體抹除單元之間的映射。並且，當主機系統1000欲在邏輯子單元中存取資料時，記憶體控制電路單元104(或記憶體管理電路202)會確認此邏輯子單元所屬的邏輯單元，並且在此邏輯單元所映射的實體抹除單元中來存取資料。例如，在本範例實施例中，記憶體控制電路單元104(或記憶體管理電路202)會在可複寫式非揮發性記憶體模組106中儲存邏輯轉實體位址映射表來記錄每一邏輯單元所映射的實體抹除單元，並且當欲存取資料時記憶體控制電路單元104(或記憶體管理電路202)會將邏輯轉實體位址映射表載入至緩衝記憶體208來維護。
值得一提的是，由於緩衝記憶體208的容量有限無法儲存記錄所有邏輯單元之映射關係的映射表，因此，在本範例實施例中，記憶體控制電路單元104(或記憶體管理電路202)會將邏輯單元LBA(0)~LBA(H)分組為多個邏輯區域LZ(0)~LZ(M)，並且為每一邏輯區域配置一個邏輯轉實體位址映射表。特別是，當記憶體控制電路單元104(或記憶體管理電路202)欲更新某個邏輯單元的映射時，對應此邏輯單元所屬之邏輯區域的邏輯轉實體位址映射表會被載入至緩衝記憶體208來被更新。
如上所述，在本範例實施例中，記憶體儲存裝置100的可複寫式非揮發性記憶體模組106是以頁面為基礎來進行管理， 因此，在執行寫入指令時，不管目前資料是要寫入至那個邏輯單元的邏輯子單元，記憶體控制電路單元104(或記憶體管理電路202)皆會以一個實體程式化單元接續一個實體程式化單元的方式來寫入資料(以下亦稱為隨機寫入機制)。具體來說，記憶體控制電路單元104(或記憶體管理電路202)會從閒置區504中提取一個空的實體抹除單元作為目前使用之實體抹除單元來寫入資料。並且，當此目前使用之實體抹除單元已被寫滿時，記憶體控制電路單元104(或記憶體管理電路202)會再從閒置區504中提取另一個空的實體抹除單元作為目前使用之實體抹除單元，以繼續寫入對應來自於主機系統1000之寫入指令的資料。特別是，為了避免閒置區504的實體抹除單元被耗盡，當記憶體控制電路單元104(或記憶體管理電路202)欲從閒置區504中提取實體抹除單元且閒置區504的實體抹除單元的數目下降到所設定之垃圾回收門檻值時，記憶體控制電路單元104(或記憶體管理電路202)會先執行資料合併程序，來使資料區502的至少一個實體抹除單元中的資料成為無效資料，並且將資料區502中所儲存之資料皆為無效資料之實體抹除單元關聯回閒置區504，以致於閒置區504的實體抹除單元的數目大於所設定之垃圾回收門檻值。例如，在執行資料合併程序時，記憶體控制電路單元104(或記憶體管理電路202)至少需使用一個空的實體抹除單元，因此，垃圾回收門檻值至少會被設定為大於1的數值。
圖8~20是根據本發明一範例實施例所繪示之寫入資料的 範例。
請參照圖8，為方便說明，在此假設資料區502初始地未有映射邏輯單元的實體抹除單元(即，記憶體儲存裝置100於開卡後尚未寫入過使用者資料)，閒置區504具有5個實體抹除單元，每一實體抹除單元具有3個實體程式化單元，欲寫入至每一實體抹除單元的資料必須依照實體程式化單元的順序來被寫入。此外假設記憶體控制電路單元104(或記憶體管理電路202)會配置3個邏輯單元以供主機系統1000存取，並且設定垃圾回收門檻值為1其中每個邏輯單元具有3個邏輯子單元且每一個邏輯子單元的容量等於1實體抹除單元的容量。
請參照圖9，假設欲程式化資料UD1並且資料UD1是屬於邏輯單元LBA(0)的第1個邏輯子單元時，記憶體控制電路單元104(或記憶體管理電路202)會從閒置區504中提取實體抹除單元410(0)，下達程式化指令以將此資料UD1寫入至實體抹除單元410(0)的第0個實體程式化單元並且將實體抹除單元410(0)關聯至資料區502。
請參照圖10，接續圖9，假設欲再程式化資料UD2並且資料UD2是屬於邏輯單元LBA(1)的第0個邏輯子單元時，記憶體控制電路單元104(或記憶體管理電路202)會下達程式化指令以將此資料UD2寫入至實體抹除單元410(0)的第1個實體程式化單元。
請參照圖11，接續圖10，假設欲再程式化資料UD3並且資料UD3是屬於邏輯單元LBA(2)的第1個邏輯子單元時，記憶 體控制電路單元104(或記憶體管理電路202)會下達程式化指令以將此資料UD3寫入至實體抹除單元410(0)的第2個實體程式化單元。
請參照圖12，接續圖11，假設欲再程式化資料UD4並且資料UD4是屬於邏輯單元LBA(0)的第0個邏輯子單元時，由於實體抹除單元410(0)已無儲存空間，因此，記憶體控制電路單元104(或記憶體管理電路202)會從閒置區504中提取實體抹除單元410(1)，下達程式化指令以將此資料UD4寫入至實體抹除單元410(1)的第0個實體程式化單元並且將實體抹除單元410(1)關聯至資料區502。
請參照圖13，接續圖12，假設欲再程式化資料UD5並且資料UD5是屬於邏輯單元LBA(1)的第1個邏輯子單元時，記憶體控制電路單元104(或記憶體管理電路202)會下達程式化指令以將此資料UD5寫入至實體抹除單元410(1)的第1個實體程式化單元。
請參照圖14，接續圖13，假設欲再程式化資料UD6並且資料UD6是屬於邏輯單元LBA(0)的第2個邏輯子單元時，記憶體控制電路單元104(或記憶體管理電路202)會下達程式化指令以將此資料UD6寫入至實體抹除單元410(1)的第2個實體程式化單元。
請參照圖15，接續圖14，假設欲再程式化資料UD7並且資料UD4是屬於邏輯單元LBA(2)的第0個邏輯子單元時，由於 實體抹除單元410(1)已無儲存空間，因此，記憶體控制電路單元104(或記憶體管理電路202)會從閒置區504中提取實體抹除單元410(2)，下達程式化指令以將此資料UD7寫入至實體抹除單元410(2)的第0個實體程式化單元並且將實體抹除單元410(2)關聯至資料區502。
請參照圖16，接續圖15，假設欲再程式化資料UD8並且資料UD8是屬於邏輯單元LBA(1)的第2個邏輯子單元時，記憶體控制電路單元104(或記憶體管理電路202)會下達程式化指令以將此資料UD8寫入至實體抹除單元410(2)的第1個實體程式化單元。
請參照圖17，接續圖16，假設欲再程式化資料UD9並且資料UD9是屬於邏輯單元LBA(2)的第2個邏輯子單元時，記憶體控制電路單元104(或記憶體管理電路202)會下達程式化指令以將此資料UD9寫入至實體抹除單元410(2)的第2個實體程式化單元。
請參照圖18，接續圖17，假設欲再程式化資料UD10並且資料UD10是屬於邏輯單元LBA(1)的第2個邏輯子單元時，由於實體抹除單元410(2)已無儲存空間，因此，記憶體控制電路單元104(或記憶體管理電路202)會從閒置區504中提取實體抹除單元410(3)，下達程式化指令以將此資料UD10寫入至實體抹除單元410(3)的第0個實體程式化單元並且將實體抹除單元410(3)關聯至資料區502，其中實體抹除單元410(2)的第1個實體程式化單 元會被標記為無效資料狀態(如虛線所示)。
請參照圖19，接續圖18，假設欲再程式化資料UD11並且資料UD11是屬於邏輯單元LBA(2)的第2個邏輯子單元時，記憶體控制電路單元104(或記憶體管理電路202)會下達程式化指令以將此資料UD11寫入至實體抹除單元410(3)的第1個實體程式化單元，其中實體抹除單元410(2)的第2個實體程式化單元會被標記為無效資料狀態(如虛線所示)。
請參照圖20，接續圖19，假設欲再程式化資料UD12並且資料UD12是屬於邏輯單元LBA(1)的第1個邏輯子單元時，記憶體控制電路單元104(或記憶體管理電路202)會下達程式化指令以將此資料UD12寫入至實體抹除單元410(3)的第2個實體程式化單元，其中實體抹除單元410(1)的第1個實體程式化單元會被標記為無效資料狀態(如虛線所示)。
以此類推，不論主機系統1000欲將資料儲存至那個邏輯單元的邏輯子單元中，記憶體控制電路單元104(或記憶體管理電路202)會依序地將主機系統1000欲儲存的資料寫入目前使用的實體抹除單元中。特別是，當閒置區504的實體抹除單元的數目不大於垃圾回收門檻值時，記憶體控制電路單元104(或記憶體管理電路202)會在執行寫入指令時一併執行資料合併程序，以防止閒置區的實體抹除單元被用盡。
圖21與22是繪示執行有效資料合併程序以完成後續寫入指令的簡化範例。
接續圖20，假設欲再程式化資料UD13與UD14並且資料UD13與UD14是屬於邏輯單元LBA(2)的第0與第1個邏輯子單元時，由於實體抹除單元410(3)已無儲存空間，因此，記憶體控制電路單元104(或記憶體管理電路202)需要從閒置區504中提取空的實體抹除單元。然而，此時，閒置區504的實體抹除單元的數目是不大於垃圾回收門檻值，因此，記憶體控制電路單元104(或記憶體管理電路202)必須先執行資料合併程序。
請參照圖21，例如，記憶體控制電路單元104(或記憶體管理電路202)從閒置區504中提取實體抹除單元410(4)，將實體抹除單元410(1)中的有效資料(即，資料UD4與UD6)和實體抹除單元410(2)中的有效資料(即，資料UD7)複製到實體抹除單元410(4)，將實體抹除單元410(4)關聯至資料區502，將實體抹除單元410(1)的第0與1個實體程式化單元和實體抹除單元410(2)的第0實體程式化單元標記為無效，對僅儲存無效資料的實體抹除單元(即，實體抹除單元410(1)與實體抹除單元410(2))執行實體抹除，並且將抹除後的實體抹除單元關聯回閒置區504。此時，閒置區504的實體抹除單元的數目會回復為2(大於垃圾回收門檻值)。
請參照圖22，之後，記憶體控制電路單元104(或記憶體管理電路202)會從閒置區504中提取實體抹除單元410(1)，下達程式化指令以將資料UD13與資料UD14寫入至實體抹除單元410(1)的第0與第1個實體程式化單元並且將實體抹除單元410(1)關聯至資料區502，其中邏輯單元LBA(2)的第0與第1個邏輯子 單元所映射的實體程式化單元(即，實體抹除單元410(0)的第2個實體程式化單元以及實體抹除單元410(4)的第2個實體程式化單元)會被標記為無效資料狀態。
在本範例實施中，記憶體控制電路單元104(或記憶體管理電路202)會判斷是否從主機系統1000接收到用於在一邏輯子單元上執行的預先定義指令。特別是，當判斷接收到此預先定義指令時，記憶體控制電路單元104(或記憶體管理電路202)會對應此邏輯子單元所映射的實體抹除單元的特殊區域記錄一標記，並且之後根據此標記對此邏輯子單元所映射的實體抹除單元執行上述資料合併程序，由此對此實體抹除單元執行實體抹除，以致於屬於此邏輯子單元的資料可以完全地從記憶體儲存裝置100中被移除。例如，當判斷接收到此預先定義指令時，記憶體控制電路單元104(或記憶體管理電路202)會在一垃圾回收表中記錄此邏輯子單元所映射的實體抹除單元，並且之後根據此垃圾回收表對此邏輯子單元所映射的實體抹除單元執行上述資料合併程序。
例如，在一範例實施例中，垃圾回收表可以是由多個表所組成，其中一個表先記錄邏輯子單元與實體程式化單元之間的映射關係，並且另一個表記錄實體程式化單元與實體抹除單元的從屬關係。基此，記憶體控制電路單元104(或記憶體管理電路202)可透過垃圾回收表識別映射一個邏輯子單元之實體程式化單元所屬的實體抹除單元。
例如，在本發明一範例實施例中，上述之預先定義指令 為整理(Trim)指令用以告知哪些數據已不再被使用。必須了解的是，在另一範例實施例中，預先定義指令亦可為刪除指令(delete command)、移除指令(remove command)、批次檔快速複製指令(robocopy command)、寫入特定資料指令或其他用以指示哪些數據已不再使用的指令。具體來說，記憶體控制電路單元104(或記憶體管理電路202)可根據主機系統1000所下達的整理指令來識別邏輯子單元之中的資料無效邏輯子單元並且將資料無效邏輯子單元所映射的實體程式化單元識別為空的。在此，資料無效邏輯子單元是指儲存於其上之資料已被主機系統1000透過檔案配置表(File Allocation Table)所刪除的邏輯子單元並且主機系統1000可透過文件系统確認此邏輯子單元上的資料不再被考慮使用且此邏輯子單元可被寫入新資料。在本範例實施例中，文件系统可例如是檔案配置表(File Allocation Table)、視窗作業系統的NTFS、麥金塔作業系統(OS X)的HFS+、Linux的Ext等。在本範例實施例中，當主機系統1000的作業系統為微軟視窗7時，主機系統1000會藉由整理指令來告知記憶體儲存裝置100哪些邏輯子單元上的資料已為無效資料。也就是說，在主機系統1000將資料刪除並透過整理指令告知記憶體儲存裝置100之後，記憶體控制電路單元104(或記憶體管理電路202)會將此邏輯子單元所映射的實體抹除單元記錄在垃圾回收表中。之後，記憶體控制電路單元104(或記憶體管理電路202)會根據垃圾回收表對此邏輯子單元所映射的實體抹除單元執行資料合併程序來實際地抹除其上之資料，以避免 被主機認知為已刪除的資料仍存在可複寫式非揮發性記憶體模組106中，而有機會被竊取。
圖23與24是根據本發明一範例實施例繪示接收到整理指令後的運作範例。
請參照圖23，假設在如圖22的狀態下，記憶體儲存裝置100接收到整理指令且此整理指令告知在檔案配置表中邏輯單元LBA(0)的第0邏輯子單元的資料已為無效資料時，記憶體控制電路單元104(或記憶體管理電路202)會將邏輯單元LBA(0)的第0邏輯子單元所映射的實體程式化單元(即，實體抹除單元410(4)的第0個實體程式化單元)標記為無效狀態，並且在垃圾回收表中記錄對應實體抹除單元410(4)的標記，以回應所接收的整理指令。此外，例如，在另一範例實施例中，記憶體控制電路單元104(或記憶體管理電路202)更會在邏輯轉實體位址映射表中刪除邏輯單元LBA(0)的第0邏輯子單元的映射關係。
請參照圖24，在將實體抹除單元410(4)的第0個實體程式化單元標記為無效狀態之後，例如，記憶體控制電路單元104(或記憶體管理電路202)會閒置區504中提取實體抹除單元410(2)，將實體抹除單元410(4)中的有效資料(即，資料UD6)和實體抹除單元410(0)中的有效資料(即，資料UD1與資料UD2)複製到實體抹除單元410(2)，將實體抹除單元410(2)關聯至資料區502，將實體抹除單元410(0)的第0與1個實體程式化單元和實體抹除單元410(4)的第1個實體程式化單元標記為無效，對僅儲存無效資料的 實體抹除單元410(0)與實體抹除單元410(4)執行實體抹除，並且將抹除後的實體抹除單元關聯回閒置區504。
值得一提的是，透過執行資料合併程序來對已無效的資料進行實際地抹除的運作(如圖24所示的運作)可以是在接收到整理指令時立即執行，或者是在一背景執行模式中執行。具體來說，當記憶體儲存裝置100接收到來自主機系統1000的指令時，記憶體控制電路單元104(或記憶體管理電路202)需立即執行並且回應主機系統1000，以避免逾時。在此，為回應主機系統1000所執行之程序的模式，稱為前景執行模式。相對地，記憶體控制電路單元104(或記憶體管理電路202)亦可在閒置下(即，未收到主機系統1000所傳送之指令)運作，例如，搬移資料等。在此，非為回應主機系統1000所執行之程序的模式，稱為背景執行模式。
例如，在一範例實施例中，記憶體控制電路單元104(或記憶體管理電路202)會傳送確認訊息給主機系統1000，以表示已完成對應此整理指令的運作。基此，在一範例實施例中，記憶體控制電路單元104(或記憶體管理電路202)可以在傳送此確認訊息之前，執行如圖24所示的運作，即，在前景執行模式中來執行資料合併程序以將主機系統1000欲刪除之資料實際地抹除。或者，在另一範例實施例中，記憶體控制電路單元104(或記憶體管理電路202)可以在傳送此確認訊息之後，執行如圖24所示的運作，即， 在背景執行模式中執行資料合併程序以將主機系統1000欲刪除之資料實際地抹除。
此外，值得一提的是，在本範例實施例中，記憶體控制電路單元104(或記憶體管理電路202)是在識別接收到整理指令時，透過執行資料合併程序以將主機系統1000欲刪除之資料實際地抹除。然而，本發明不限於此，在本發明另一範例實施例中，記憶體控制電路單元104(或記憶體管理電路202)亦可在從主機系統1000中接收到指示寫入預先定義態樣之資料至邏輯子單元的寫入指令(亦稱為預先定義寫入指令)時，透過執行資料合併程序以將此邏輯子單元的資料實際地抹除。在此，預先定義態樣之資料可根據使用者的需求自行設定，在此不作限制。
例如，在本發明一範例實施例中，主機系統1000預先安裝有安全抹除應用程式，並且當使用者使用此安全抹除應用程式來刪除資料時，安全抹除應用程式透過主機系統1000的作業系統發送預先定義指令(例如，整理指令或指示寫入預先定義態樣之資料至邏輯子單元的寫入指令)給記憶體儲存裝置100。
圖25與圖26是根據本發明一範例實施例所繪示之資料抹除方法的流程圖。
請參照圖25，步驟S2501中，記憶體控制電路單元104(或記憶體管理電路202)會將可複寫式非揮發性記憶體模組106的實體抹除單元至少分組為資料區502與閒置區504，並且配置具有多個邏輯子單元的多個邏輯單元以供主機系統1000存取。
在步驟S2503中，記憶體控制電路單元104(或記憶體管理電路202)從主機系統1000接收寫入指令與對應此寫入指令的資料(以下稱為第一資料)，其中此寫入指令請求寫入此第一資料至邏輯子單元之中其中一個邏輯子單元(以下稱為第一邏輯子單元)。
在步驟S2505中，記憶體控制電路單元104(或記憶體管理電路202)從閒置區504的實體抹除單元中提取一個實體抹除單元(以下稱為第一實體抹除單元)，根據此寫入指令將第一資料程式化至第一實體抹除單元的實體程式化單元(以下稱為第一實體程式化單元)，並且將該第一邏輯子單元映射至第一實體程式化單元。
請參照圖26，在步驟S2601中，記憶體控制電路單元104(或記憶體管理電路202)從主機系統100接收到指示於第一邏輯子單元上執行的預先定義指令。
在步驟S2603中，記憶體控制電路單元104(或記憶體管理電路202)將第一邏輯子單元所映射之第一實體程式化單元標記為一無效資料狀態，並且在垃圾回收表中記錄對應第一邏輯子單元所映射之第一實體程式化單元所屬的第一實體抹除單元的一標記，以回應此預先定義指令。
然後，在步驟S2605中，記憶體控制電路單元104(或記憶體管理電路202)根據垃圾回收表的記錄選擇第一實體抹除單元，將第一實體抹除單元中的有效資料搬移至從閒置區504的實體抹除單元中提取的第二實體抹除單元中並且對第一實體抹除單 元執行實體抹除。
最後，在步驟S2607中，記憶體控制電路單元104(或記憶體管理電路202)從垃圾回收表中刪除對應第一實體抹除單元的標記。
綜上所述，本發明範例實施例所提出的資料抹除方法、記憶體控制電路單元以及記憶體儲存裝置會根據主機系統的請求，在快閃記憶體模組中實際地抹除欲刪除的資料，由此避免資料被還原或竊取。
S2601、S2603、S2605、S2607‧‧‧資料抹除方法的步驟

Claims (15)

  1. 一種資料抹除方法，用於一可複寫式非揮發性記憶體模組，該可複寫式非揮發性記憶體模組包括多個實體抹除單元，每一該些實體抹除單元包括多個實體程式化單元，該資料抹除方法包括：將該些實體抹除單元至少分組為一資料區與一閒置區；配置多個邏輯單元，其中該些邏輯單元包括多個邏輯子單元；從一主機系統接收一寫入指令與對應該寫入指令的一第一資料，其中該寫入指令請求寫入該第一資料至該些邏輯子單元之中的一第一邏輯子單元；從該閒置區的該些實體抹除單元中提取一第一實體抹除單元，根據該寫入指令將該第一資料程式化至該第一實體抹除單元的一第一實體程式化單元，並且將該第一邏輯子單元映射至該第一實體程式化單元；從該主機系統接收指示於該第一邏輯子單元上執行的一預先定義指令；依據該預先定義指令將該第一邏輯子單元所映射之該第一實體程式化單元標記為一無效資料狀態，並且在對應該第一實體程式化單元之一特定區域中記錄一標記，以回應該預先定義指令；以及依據該標記確認對應該第一邏輯子單元所映射之該第一實體程式化單元所屬的該第一實體抹除單元，將該第一實體抹除單元 中的有效資料搬移至從該閒置區的該些實體抹除單元中所提取的一第二實體抹除單元中並且對該第一實體抹除單元執行一實體抹除。
  2. 如申請專利範圍第1項所述的資料抹除方法，更包括：在對該第一實體抹除單元執行該實體抹除之後，從該特定區域中刪除對應該第一實體抹除單元的該標記。
  3. 如申請專利範圍第1項所述的資料抹除方法，其中上述指示於該第一邏輯子單元上執行的該預先定義指令為用於指示該第一邏輯子單元上之資料已被刪除的一整理指令或者用於指示寫入一預先定義態樣資料至該第一邏輯子單元的一預先定義寫入指令。
  4. 如申請專利範圍第1項所述的資料抹除方法，其中上述依據該標記確認對應該第一邏輯子單元所映射之該第一實體程式化單元所屬的該第一實體抹除單元，將該第一實體抹除單元中的有效資料搬移至從該閒置區的該些實體抹除單元中所提取的該第二實體抹除單元中並且對該第一實體抹除單元執行該實體抹除的運作是在一記憶體控制電路單元的一背景執行模式中被執行。
  5. 如申請專利範圍第1項所述的資料抹除方法，其中該特定區域為一垃圾回收表。
  6. 一種記憶體控制電路單元，用於控制一可複寫式非揮發性記憶體模組，該記憶體控制電路單元包括：一主機介面，用以耦接至一主機系統； 一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組具有多個實體抹除單元並且每一該些實體抹除單元包括多個實體程式化單元；以及一記憶體管理電路，耦接至該主機介面與該記憶體介面，並且用以將該些實體抹除單元至少分組為一資料區與一閒置區；其中該記憶體管理電路更用以配置多個邏輯單元，且該些邏輯單元包括多個邏輯子單元，其中該記憶體管理電路更用以從該主機系統接收一寫入指令與對應該寫入指令的一第一資料，其中該寫入指令請求寫入該第一資料至該些邏輯子單元之中的一第一邏輯子單元，其中該記憶體管理電路更用以從該閒置區的該些實體抹除單元中提取一第一實體抹除單元，根據該寫入指令將該第一資料程式化至該第一實體抹除單元的一第一實體程式化單元，並且將該第一邏輯子單元映射至該第一實體程式化單元，其中該記憶體管理電路更用以從該主機系統接收指示於該第一邏輯子單元上執行的一預先定義指令，其中該記憶體管理電路更用以依據該預先定義指令將該第一邏輯子單元所映射之該第一實體程式化單元標記為一無效資料狀態，並且在對應該第一實體程式化單元之一特定區域中記錄一標記，以回應該預先定義指令，其中該記憶體管理電路更用以依據該標記確認對應該第一邏輯子單元所映射之該第一實體程式化單元所屬的該第一實體抹除 單元，將該第一實體抹除單元中的有效資料搬移至從該閒置區的該些實體抹除單元中所提取的一第二實體抹除單元中並且對該第一實體抹除單元執行一實體抹除。
  7. 如申請專利範圍第6項所述的記憶體控制電路單元，其中該記憶體管理電路更用以在對該第一實體抹除單元執行該實體抹除之後，從該特定區域中刪除對應該第一實體抹除單元的該標記。
  8. 如申請專利範圍第6項所述的記憶體控制電路單元，其中上述指示於該第一邏輯子單元上執行的該預先定義指令為用於指示該第一邏輯子單元上之資料已被刪除的一整理指令或者用於指示寫入一預先定義態樣資料至該第一邏輯子單元的一預先定義寫入指令。
  9. 如申請專利範圍第6項所述的記憶體控制電路單元，其中該記憶體管理電路在一背景執行模式中執行上述依據該標記確認對應該第一邏輯子單元所映射之該第一實體程式化單元所屬的該第一實體抹除單元，將該第一實體抹除單元中的有效資料搬移至從該閒置區的該些實體抹除單元中所提取的該第二實體抹除單元中並且對該第一實體抹除單元執行該實體抹除的運作。
  10. 如申請專利範圍第6項所述的記憶體控制電路單元，其中該特定區域為一垃圾回收表。
  11. 一種記憶體儲存裝置，包括：一連接介面單元，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組，具有多個實體抹除單元， 其中每一該些實體抹除單元包括多個實體程式化單元；以及一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組，並且用以將該些實體抹除單元至少分組為一資料區與一閒置區；其中該記憶體控制電路單元更用以配置多個邏輯單元，且該些邏輯單元包括多個邏輯子單元，其中該記憶體控制電路單元更用以從該主機系統接收一寫入指令與對應該寫入指令的一第一資料，其中該寫入指令請求寫入該第一資料至該些邏輯子單元之中的一第一邏輯子單元，其中該記憶體控制電路單元更用以從該閒置區的該些實體抹除單元中提取一第一實體抹除單元，根據該寫入指令將該第一資料程式化至該第一實體抹除單元的一第一實體程式化單元，並且將該第一邏輯子單元映射至該第一實體程式化單元，其中該記憶體控制電路單元更用以從該主機系統接收指示於該第一邏輯子單元上執行的一預先定義指令，其中該記憶體控制電路單元更用以依據該預先定義指令將該第一邏輯子單元所映射之該第一實體程式化單元標記為一無效資料狀態，並且在對應該第一實體程式化單元之一特定區域中記錄一標記，以回應該預先定義指令，其中該記憶體控制電路單元更用以依據該標記確認對應該第一邏輯子單元所映射之該第一實體程式化單元所屬的該第一實體抹除單元，將該第一實體抹除單元中的有效資料搬移至從該閒置 區的該些實體抹除單元中所提取的一第二實體抹除單元中並且對該第一實體抹除單元執行一實體抹除。
  12. 如申請專利範圍第11項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以在對該第一實體抹除單元執行該實體抹除之後，從該特定區域中刪除對應該第一實體抹除單元的該標記。
  13. 如申請專利範圍第11項所述的記憶體儲存裝置，其中上述指示於該第一邏輯子單元上執行的該預先定義指令為用於指示該第一邏輯子單元上之資料已被刪除的一整理指今或者用於指示寫入一預先定義態樣資料至該第一邏輯子單元的一預先定義寫入指令。
  14. 如申請專利範圍第11項所述的記憶體儲存裝置，其中該記憶體控制電路單元在一背景執行模式中執行上述依據該標記確認對應該第一邏輯子單元所映射之該第一實體程式化單元所屬的該第一實體抹除單元，將該第一實體抹除單元中的有效資料搬移至從該閒置區的該些實體抹除單元中所提取的該第二實體抹除單元中並且對該第一實體抹除單元執行該實體抹除的運作。
  15. 如申請專利範圍第11項所述的記憶體儲存裝置，其中該特定區域為一垃圾回收表。
TW102145213A 2013-12-09 2013-12-09 資料抹除方法、記憶體控制電路單元及記憶體儲存裝置 TWI515735B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102145213A TWI515735B (zh) 2013-12-09 2013-12-09 資料抹除方法、記憶體控制電路單元及記憶體儲存裝置
US14/166,815 US9582416B2 (en) 2013-12-09 2014-01-28 Data erasing method, memory control circuit unit and memory storage apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102145213A TWI515735B (zh) 2013-12-09 2013-12-09 資料抹除方法、記憶體控制電路單元及記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TW201523618A TW201523618A (zh) 2015-06-16
TWI515735B true TWI515735B (zh) 2016-01-01

Family

ID=53271294

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102145213A TWI515735B (zh) 2013-12-09 2013-12-09 資料抹除方法、記憶體控制電路單元及記憶體儲存裝置

Country Status (2)

Country Link
US (1) US9582416B2 (zh)
TW (1) TWI515735B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI584292B (zh) * 2016-09-08 2017-05-21 群聯電子股份有限公司 記憶體抹除方法、記憶體控制電路單元及記憶體儲存裝置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102282006B1 (ko) * 2014-08-19 2021-07-28 삼성전자주식회사 컴퓨터 장치 및 저장 장치
US9606733B2 (en) * 2014-11-10 2017-03-28 Silicon Motion, Inc. Data storage device and operating method
US9760281B2 (en) * 2015-03-27 2017-09-12 Intel Corporation Sequential write stream management
TWI553477B (zh) * 2015-06-12 2016-10-11 群聯電子股份有限公司 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
TWI602186B (zh) * 2015-12-09 2017-10-11 慧榮科技股份有限公司 快閃記憶體之廢料收集方法以及使用該方法的裝置
TWI609323B (zh) * 2016-01-29 2017-12-21 捷鼎國際股份有限公司 資料儲存方法及其系統
CN107025062B (zh) * 2016-01-29 2020-03-06 宜鼎国际股份有限公司 数据储存方法及其系统
TWI615847B (zh) * 2016-02-17 2018-02-21 光寶電子（廣州）有限公司 固態儲存裝置及其資料處理方法
CN107357520B (zh) * 2016-05-10 2020-12-01 群联电子股份有限公司 整理指令处理方法、存储器控制电路单元及其存储装置
CN106681653B (zh) * 2016-09-14 2019-10-25 合肥兆芯电子有限公司 存储器抹除方法、存储器控制电路单元及存储器存储装置
TWI644210B (zh) * 2017-09-08 2018-12-11 群聯電子股份有限公司 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
KR102567140B1 (ko) 2017-11-24 2023-08-16 삼성전자주식회사 데이터 관리 방법 및 이를 수행하는 저장 장치
TWI700636B (zh) * 2018-09-07 2020-08-01 神雲科技股份有限公司 叢集式儲存系統的資料抹除方法
CN112181859B (zh) * 2019-07-02 2024-03-12 群联电子股份有限公司 有效数据合并方法、存储器控制电路单元与存储装置
US11221949B2 (en) * 2020-02-10 2022-01-11 Micron Technology, Inc. Multi state purgatory for media management for a memory subsystem
CN112051971B (zh) * 2020-09-10 2023-06-27 群联电子股份有限公司 数据整并方法、存储器存储装置及存储器控制电路单元

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011128998A (ja) * 2009-12-18 2011-06-30 Toshiba Corp 半導体記憶装置
JP2012123499A (ja) 2010-12-07 2012-06-28 Toshiba Corp メモリシステム
US9323667B2 (en) * 2012-04-12 2016-04-26 Violin Memory Inc. System and method for managing trim operations in a flash memory system using mapping tables and block status tables

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI584292B (zh) * 2016-09-08 2017-05-21 群聯電子股份有限公司 記憶體抹除方法、記憶體控制電路單元及記憶體儲存裝置

Also Published As

Publication number Publication date
TW201523618A (zh) 2015-06-16
US9582416B2 (en) 2017-02-28
US20150161039A1 (en) 2015-06-11

Similar Documents

Publication Publication Date Title
TWI515735B (zh) 資料抹除方法、記憶體控制電路單元及記憶體儲存裝置
CN104732153B (zh) 数据抹除方法、存储器控制电路单元及存储器存储装置
TWI533308B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI526830B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI524183B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI622923B (zh) 整理指令處理方法、記憶體控制電路單元與記憶體儲存裝置
TWI569139B (zh) 有效資料合併方法、記憶體控制器與記憶體儲存裝置
US9176865B2 (en) Data writing method, memory controller, and memory storage device
TWI470431B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI423026B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI436212B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
CN106469122B (zh) 有效数据合并方法、存储器控制器与存储器储存装置
CN104793891B (zh) 数据写入方法、存储器控制电路单元与存储器存储装置
TWI420308B (zh) 區塊管理方法、記憶體控制器與記憶體儲存裝置
TWI438630B (zh) 用於非揮發性記憶體的資料合併方法、控制器與儲存裝置
TWI421870B (zh) 用於快閃記憶體的資料寫入方法及其控制器與儲存系統
TWI660271B (zh) 整理指令記錄方法、記憶體控制電路單元與記憶體儲存裝置
TWI517165B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI534814B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI509615B (zh) 資料儲存方法、記憶體控制器與記憶體儲存裝置
TW201413450A (zh) 資料儲存方法、記憶體控制器與記憶體儲存裝置
TWI451247B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI553477B (zh) 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
CN102467459B (zh) 数据写入方法、存储器控制器与存储器储存装置
TW201337553A (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置