[go: up one dir, main page]

TWI584292B - 記憶體抹除方法、記憶體控制電路單元及記憶體儲存裝置 - Google Patents

記憶體抹除方法、記憶體控制電路單元及記憶體儲存裝置 Download PDF

Info

Publication number
TWI584292B
TWI584292B TW105129176A TW105129176A TWI584292B TW I584292 B TWI584292 B TW I584292B TW 105129176 A TW105129176 A TW 105129176A TW 105129176 A TW105129176 A TW 105129176A TW I584292 B TWI584292 B TW I584292B
Authority
TW
Taiwan
Prior art keywords
unit
logical address
logical
physical
erase
Prior art date
Application number
TW105129176A
Other languages
English (en)
Other versions
TW201810283A (zh
Inventor
陳建佑
蔡岳軒
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW105129176A priority Critical patent/TWI584292B/zh
Priority to US15/333,196 priority patent/US9946491B2/en
Application granted granted Critical
Publication of TWI584292B publication Critical patent/TWI584292B/zh
Publication of TW201810283A publication Critical patent/TW201810283A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

記憶體抹除方法、記憶體控制電路單元及記憶體儲存裝置
本發明是有關於一種記憶體抹除方法，且特別是有關於一種用於可複寫式非揮發性記憶體模組的記憶體抹除方法以及使用此方法的記憶體控制電路單元與記憶體儲存裝置。
數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體(rewritable non-volatile memory)模組具有資料非揮發性、省電、體積小、無機械結構、讀寫速度快等特性，最適於可攜式電子產品，例如筆記型電腦。固態硬碟就是一種以可複寫式非揮發性記憶體模組作為儲存媒體的儲存裝置。因此，近年可複寫式非揮發性記憶體儲存裝置產業成為電子產業中相當熱門的一環。
一般來說，可複寫式非揮發性記憶體儲存裝置必須先經過格式化程序，才能被用來儲存資料。又或者，當使用者想要將儲存於可複寫式非揮發性記憶體中的資料徹底刪除，使用者會對可複寫式非揮發性記憶體儲存裝置進行格式化操作。具體來說，以安全數位（Secure Digital, SD）標準為例，當使用者使用主機系統的操作介面對連接至主機系統的可複寫式非揮發性記憶體儲存裝置下達格式化指令時，指示有起始邏輯位址(CMD 32)、結束邏輯位址(CMD 32)和執行抹除(CMD 38)的抹除指令會下達給可複寫式非揮發性記憶體儲存裝置，並且可複寫式非揮發性記憶體儲存裝置的記憶體控制器會依據抹除指令中的起始邏輯位址和結束邏輯位址來執行抹除操作。也就是說，之後，當主機系統欲從已執行抹除操作的邏輯位址範圍中讀取資料時，記憶體控制器會將預設資料（例如，每個位元皆為0的資料）傳送給主機系統。
然而，每次接收之抹除指令的欲抹除邏輯範圍不盡相同，特別是，隨著可複寫式非揮發性記憶體儲存裝置的容量越來越大，若每次接收之抹除指令所指示的欲抹除邏輯範圍較小時，記憶體控制器需反覆地執行接收指令與執行抹除操作，由此造成格式化所需要的時間亦隨著大幅地增加。因此，實有必要研發一套能夠快速地對可複寫式非揮發性記憶體儲存裝置執行格式化的機制。
本發明提供一種記憶體抹除方法、記憶體控制電路單元及記憶體儲存裝置，其能夠大幅縮短執行抹除指令的時間。
本發明的一範例實施例提出一種用於一可複寫式非揮發性記憶體模組的記憶體抹除方法，此可複寫式非揮發性記憶體模組具有多個實體抹單元且每一實體抹除單元具有多個實體程式化單元。本記憶體抹除方法包括：接收抹除指令，並且依據此抹除指令識別欲抹除邏輯位址範圍，其中此欲抹除邏輯位址範圍屬於第一邏輯單元。本方法還包括：依據邏輯位址-實體位址映射表，判斷第一邏輯單元是否映射任一實體抹除單元，並且倘若第一邏輯單元無映射實體抹除單元時，在未對該可複寫式非揮發性記憶體模組實際地執行抹除操作下，傳送抹除指令完成訊息以回應此抹除指令。本方法更包括：倘若第一實體抹除單元被指派作為對應第一邏輯單元的母實體抹除單元且無實體抹除單元作為對應第一邏輯單元的子實體抹除單元時，建立對應第一邏輯單元的抹除索引表，並且將此抹除索引表的多個位元之中至少一個位元標記為第一值，其中第一邏輯單元被劃分為多個邏輯位址區域，此些位元的每一個位元是對應此些邏輯位址區域的其中之一，且上述欲抹除邏輯位址範圍為被標記為第一值的至少一位元對應的邏輯位址區域。
在本發明的一範例實施例中，上述記憶體抹除方法更包括：在建立對應第一邏輯單元的抹除索引表，並且將抹除索引表的位元之中的至少一位元標記為該第一值之後，倘若有屬於欲抹除邏輯位址範圍的資料被儲存在對應第一邏輯單元的暫存實體抹除單元中時，刪除對應欲抹除邏輯位址範圍的映射登錄。
在本發明的一範例實施例中，上述記憶體抹除方法更包括：在建立對應第一邏輯單元的抹除索引表，並且將抹除索引表的位元之中的至少一位元標記為該第一值之後，判斷是否有屬於欲抹除邏輯位址範圍的資料被儲存在對應第一邏輯單元的暫存實體抹除單元中。
在本發明的一範例實施例中，上述記憶體抹除方法更包括：刪除對應欲抹除邏輯位址範圍的映射登錄之後，更新對應第一邏輯單元的暫存實體抹除單元的暫存映射表。
在本發明的一範例實施例中，上述判斷第一邏輯單元是否映射此些實體抹除單元之中的任一實體抹除單元的步驟包括：判斷是否任一實體抹除單元被指派作為對應第一邏輯單元的母實體抹除單元；判斷是否任一實體抹除單元被指派作為對應第一邏輯單元的子實體抹除單元；判斷是否任一實體抹除單元被指派作為對應第一邏輯單元的暫存實體抹除單元；並且倘若無實體抹除單元被指派作為對應第一邏輯單元的母實體抹除單元、子實體抹除單元與暫存實體抹除單元時，識別第一邏輯單元無映射實體抹除單元。
在本發明的一範例實施例中，上述建立對應第一邏輯單元的抹除索引表的步驟包括：動態地依據邏輯單元的大小設定每一個邏輯位址區域的大小，依據每一個邏輯位址區域的大小計算邏輯位址區域的數目，並且根據邏輯位址區域的數目配置抹除索引表的位元。
在本發明的一範例實施例中，上述記憶體抹除方法更包括：倘若第二實體抹除單元已被程式化作為對應第一邏輯單元的子實體抹除單元時，判斷欲抹除邏輯位址範圍的起始邏輯位址是否接續前一個抹除指令指示的結束邏輯位址；倘若欲抹除邏輯位址範圍的起始邏輯位址接續前一個抹除指令指示的結束邏輯位址時，判斷欲抹除邏輯位址範圍的結束邏輯位址是否等於第一邏輯單元的結束邏輯位址；以及倘若欲抹除邏輯位址範圍的結束邏輯位址等於第一邏輯單元的結束邏輯位址時，在邏輯位址-實體位址映射表中刪除第一邏輯單元的映射登錄。
在本發明的一範例實施例中，上述記憶體抹除方法更包括：倘若欲抹除邏輯位址範圍的起始邏輯位址非接續前一個抹除指令指示的結束邏輯位址時，將預設資料程式化至第二實體抹除單元的至少一實體程式化單元中，其中第二實體抹除單元的此至少一實體程式化單元映射欲抹除邏輯位址範圍。
在本發明的一範例實施例中，上述記憶體抹除方法更包括：倘若欲抹除邏輯位址範圍的結束邏輯位址不等於第一邏輯單元的結束邏輯位址時，將預設資料程式化至第二實體抹除單元的至少一實體程式化單元中，其中第二實體抹除單元的此至少一實體程式化單元映射欲抹除邏輯位址範圍。
本發明的一範例實施例提出一種用於控制一可複寫式非揮發性記憶體模組的記憶體控制電路單元。此記憶體控制電路單元包括：主機介面、記憶體介面和記憶體管理電路。主機介面用以耦接至主機系統。記憶體介面用以耦接至可複寫式非揮發性記憶體模組，其中此可複寫式非揮發性記憶體模組具有多個實體抹單元且每一實體抹除單元具有多個實體程式化單元。記憶體管理電路耦接至主機介面和記憶體介面。記憶體管理電路用以接收抹除指令，且依據抹除指令識別欲抹除邏輯位址範圍，其中此欲抹除邏輯位址範圍屬於第一邏輯單元。記憶體管理電路更用以依據邏輯位址-實體位址映射表，判斷第一邏輯單元是否映射任一實體抹除單元。倘若第一邏輯單元無映射實體抹除單元時，記憶體管理電路更用以在未對可複寫式非揮發性記憶體模組實際地執行抹除操作下，傳送抹除指令完成訊息以回應此抹除指令。倘若第一實體抹除單元被指派作為對應第一邏輯單元的母實體抹除單元且無實體抹除單元作為對應第一邏輯單元的子實體抹除單元時，記憶體管理電路更用以建立對應第一邏輯單元的抹除索引表，將抹除索引表的多個位元之中至少一個位元標記為第一值，其中第一邏輯單元被劃分為多個邏輯位址區域，此些位元的每一個位元是對應該些邏輯位址區域的其中之一，且欲抹除邏輯位址範圍為此至少一位元對應的邏輯位址區域。
在本發明的一範例實施例中，在建立對應第一邏輯單元的抹除索引表，並且將抹除索引表的位元之中的至少一個位元標記為第一值之後，倘若有屬於欲抹除邏輯位址範圍的資料被儲存在對應第一邏輯單元的暫存實體抹除單元中時，記憶體管理電路更用以刪除對應欲抹除邏輯位址範圍的映射登錄並且更新對應第一邏輯單元的暫存實體抹除單元的暫存映射表。
在本發明的一範例實施例中，在建立對應第一邏輯單元的抹除索引表，並且將抹除索引表的位元之中的至少一個位元標記為第一值之後，該記憶體管理電路更用以判斷是否有屬於欲抹除邏輯位址範圍的資料被儲存在對應第一邏輯單元的暫存實體抹除單元中。
在本發明的一範例實施例中，刪除對應欲抹除邏輯位址範圍的映射登錄之後，記憶體管理電路更用以更新對應第一邏輯單元的暫存實體抹除單元的暫存映射表。
在本發明的一範例實施例中，在上述判斷第一邏輯單元是否映射此些實體抹除單元之中的任一實體抹除單元的運作中，記憶體管理電路單元判斷是否任一實體抹除單元被指派作為對應第一邏輯單元的母實體抹除單元，判斷是否任一實體抹除單元被指派作為對應第一邏輯單元的子實體抹除單元並且判斷是否任一實體抹除單元被指派作為對應第一邏輯單元的暫存實體抹除單元。倘若無實體抹除單元被指派作為對應第一邏輯單元的母實體抹除單元、子實體抹除單元與暫存實體抹除單元時，記憶體管理電路單元識別第一邏輯單元無映射實體抹除單元。
在本發明的一範例實施例中，在建立對應第一邏輯單元的抹除索引表的運作中，記憶體控制電路單元動態地依據邏輯單元的大小設定每一個邏輯位址區域的大小，依據每一個邏輯位址區域的大小計算邏輯位址區域的數目，並且根據邏輯位址區域的數目配置抹除索引表的位元。
在本發明的一範例實施例中，倘若第二實體抹除單元已被程式化作為對應第一邏輯單元的子實體抹除單元時，記憶體管理電路判斷欲抹除邏輯位址範圍的起始邏輯位址是否接續前一個抹除指令指示的結束邏輯位址。倘若欲抹除邏輯位址範圍的起始邏輯位址接續前一個抹除指令指示的結束邏輯位址時，記憶體管理電路判斷欲抹除邏輯位址範圍的結束邏輯位址是否等於第一邏輯單元的結束邏輯位址。以及，倘若欲抹除邏輯位址範圍的結束邏輯位址等於第一邏輯單元的結束邏輯位址時，記憶體管理電路在邏輯位址-實體位址映射表中刪除第一邏輯單元的映射登錄。
在本發明的一範例實施例中，倘若欲抹除邏輯位址範圍的起始邏輯位址非接續前一個抹除指令指示的結束邏輯位址時，記憶體管理電路將預設資料程式化至第二實體抹除單元的至少一實體程式化單元中，其中第二實體抹除單元的此至少一實體程式化單元映射欲抹除邏輯位址範圍。
在本發明的一範例實施例中，倘若欲抹除邏輯位址範圍的結束邏輯位址不等於第一邏輯單元的結束邏輯位址時，記憶體管理電路下達指令序列以將預設資料程式化至第二實體抹除單元的至少一實體程式化單元中，其中第二實體抹除單元的此至少一實體程式化單元映射欲抹除邏輯位址範圍。
本發明的一範例實施例提出一種記憶體儲存裝置，其包括用以耦接至主機系統的連接介面單元、可複寫式非揮發性記憶體模組以及上述記憶體控制電路單元。可複寫式非揮發性記憶體模組具有多個實體抹除單元，且每一個實體抹除單元具有多個實體程式化單元。記憶體控制電路單元耦接至此連接介面單元與可複寫式非揮發性記憶體模組。
基於上述，本發明範例實施例的記憶體抹除方法、記憶體控制電路單元及記憶體儲存裝置會根據欲抹除邏輯位址範圍及其所屬的邏輯單元的映射狀態來執行對應的操作，由此大幅縮短執行抹除指令的時間。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路單元)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出（I/O）裝置的示意圖，並且圖2是根據另一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出（I/O）裝置的示意圖。
請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體（random access memory, RAM）112、唯讀記憶體（read only memory, ROM）113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排（system bus）110。
在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料寫入至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114是可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟（Solid State Drive, SSD）203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊（Near Field Communication Storage, NFC）記憶體儲存裝置、無線傳真（WiFi）記憶體儲存裝置、藍牙（Bluetooth）記憶體儲存裝置或低功耗藍牙記憶體儲存裝置（例如，iBeacon）等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統（Global Positioning System, GPS）模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖3是根據另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的SD卡32、CF卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡（embedded MMC, eMMC）341及/或嵌入式多晶片封裝儲存裝置（embedded Multi Chip Package, eMCP）342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。
在本範例實施例中，連接介面單元402是相容於安全數位（Secure Digital, SD）介面標準。然而，必須瞭解的是，本發明不限於此，連接介面單元402亦可以是符合序列先進附件（Serial Advanced Technology Attachment, SATA）標準、並列先進附件（Parallel Advanced Technology Attachment, PATA）標準、電氣和電子工程師協會（Institute of Electrical and Electronic Engineers, IEEE）1394標準、高速周邊零件連接介面（Peripheral Component Interconnect Express, PCI Express）標準、通用序列匯流排（Universal Serial Bus, USB）標準、超高速一代（Ultra High Speed-I, UHS-I）介面標準、超高速二代（Ultra High Speed-II, UHS-II）介面標準、記憶棒（Memory Stick, MS）介面標準、多晶片封裝（Multi-Chip Package）介面標準、多媒體儲存卡（Multi Media Card, MMC）介面標準、嵌入式多媒體儲存卡（Embedded Multimedia Card, eMMC）介面標準、通用快閃記憶體（Universal Flash Storage, UFS）介面標準、嵌入式多晶片封裝（embedded Multi Chip Package, eMCP）介面標準、小型快閃（Compact Flash, CF）介面標準、整合式驅動電子介面（Integrated Device Electronics, IDE）標準或其他適合的標準。在本範例實施例中，連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元之晶片外。
記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等操作。
可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404，並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406具有實體抹除單元410(0)~ 410(N)。例如，實體抹除單元410(0)~410(N)可屬於同一個記憶體晶粒（die）或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有複數個實體程式化單元，其中屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。然而，必須瞭解的是，本發明不限於此，每一實體抹除單元是可由64個實體程式化單元、256個實體程式化單元或其他任意個實體程式化單元所組成。
更詳細來說，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。每一實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體存取位址用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料（例如，控制資訊與錯誤更正碼）。在本範例實施例中，每一個實體程式化單元的資料位元區中會包含8個實體存取位址，且一個實體存取位址的大小為512位元組（byte）。然而，在其他範例實施例中，資料位元區中也可包含數目更多或更少的實體存取位址，本發明並不限制實體存取位址的大小以及個數。例如，在一範例實施例中，實體抹除單元為實體區塊，並且實體程式化單元為實體頁面或實體扇區，但本發明不以此為限。
在本範例實施例中，可複寫式非揮發性記憶體模組406為單階記憶胞（Single Level Cell，SLC）NAND型快閃記憶體模組（即，一個記憶胞中可儲存1個資料位元的快閃記憶體模組）。然而，本發明不限於此，可複寫式非揮發性記憶體模組406亦可是多階記憶胞（Multi Level Cell，MLC）NAND型快閃記憶體模組（即，一個記憶胞中可儲存2個資料位元的快閃記憶體模組）、複數階記憶胞（Trinary Level Cell，TLC）NAND型快閃記憶體模組（即，一個記憶胞中可儲存3個資料位元的快閃記憶體模組）或其他具有相同特性的記憶體模組。
圖5是根據一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。
請參照圖5，記憶體控制電路單元404包括記憶體管理電路502、主機介面504與記憶體介面506、緩衝記憶體508、電源管理電路510與錯誤檢查與校正電路512。
記憶體管理電路502用以控制記憶體控制電路單元404的整體操作。具體來說，記憶體管理電路502具有多個控制指令，並且在記憶體儲存裝置10操作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等操作。以下描述記憶體管理電路502所執行的操作與功能，亦可視為由記憶體控制電路單元404所執行。
在本範例實施例中，記憶體管理電路502的控制指令是以韌體型式來實作。例如，記憶體管理電路502具有微處理器單元（未繪示）與唯讀記憶體（未繪示），並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10操作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等操作。
圖6與圖7是根據一範例實施例所繪示之管理實體抹除單元的範例示意圖。
必須瞭解的是，在此描述可複寫式非揮發性記憶體模組406之實體抹除單元的操作時，以“提取”、“分組”、“劃分”、“關聯”等詞來操作實體抹除單元是邏輯上的概念。也就是說，可複寫式非揮發性記憶體模組之實體抹除單元的實際位置並未更動，而是邏輯上對可複寫式非揮發性記憶體模組的實體抹除單元進行操作。
請參照圖6，記憶體管理電路502會將實體抹除單元410(0)~410(N)邏輯地分組為資料區602、閒置區604、系統區606與取代區608。
邏輯上屬於資料區602與閒置區604的實體抹除單元是用以儲存來自於主機系統11的資料。具體來說，資料區602的實體抹除單元是被視為已儲存資料的實體抹除單元，而閒置區604的實體抹除單元是用以替換資料區602的實體抹除單元。也就是說，當從主機系統11接收到寫入指令與欲寫入之資料時，記憶體管理電路502會使用從閒置區604中提取實體抹除單元來寫入資料，以替換資料區602的實體抹除單元。
邏輯上屬於系統區606的實體抹除單元是用以記錄系統資料。例如，系統資料包括關於可複寫式非揮發性記憶體模組的製造商與型號、可複寫式非揮發性記憶體模組的實體抹除單元數、每一實體抹除單元的實體程式化單元數等。
邏輯上屬於取代區608中的實體抹除單元是用於壞實體抹除單元取代程序，以取代損壞的實體抹除單元。具體來說，倘若取代區608中仍存有正常之實體抹除單元並且資料區602的實體抹除單元損壞時，記憶體管理電路502會從取代區608中提取正常的實體抹除單元來更換損壞的實體抹除單元。
特別是，資料區602、閒置區604、系統區606與取代區608之實體抹除單元的數量會根據不同的記憶體規格而有所不同。此外，必須瞭解的是，在記憶體儲存裝置10的操作中，實體抹除單元關聯至資料區602、閒置區604、系統區606與取代區608的分組關係會動態地變動。例如，當閒置區604中的實體抹除單元損壞而被取代區608的實體抹除單元取代時，則原本取代區608的實體抹除單元會被關聯至閒置區604。
請參照圖7，記憶體管理電路502會配置邏輯為邏輯單元LBA(0)~LBA(H)以映射資料區602的實體抹除單元，其中每一邏輯單元具有多個邏輯子單元以映射對應之實體抹除單元的實體程式化單元。並且，當主機系統11欲寫入資料至邏輯位址或更新儲存於邏輯位址中的資料時，記憶體管理電路502會從閒置區604中提取一個實體抹除單元來寫入資料，以輪替資料區602的實體抹除單元。在本範例實施例中，邏輯子單元可以是邏輯頁面或邏輯扇區。
為了識別資料每個邏輯單元的資料被儲存在那個實體抹除單元，在本範例實施例中，記憶體管理電路502會記錄邏輯單元與實體抹除單元之間的映射。並且，當主機系統11欲在邏輯子單元中存取資料時，記憶體管理電路502會確認此邏輯子單元所屬的邏輯單元，並且在此邏輯單元所映射的實體抹除單元中來存取資料。例如，在本範例實施例中，記憶體管理電路502會在可複寫式非揮發性記憶體模組406中儲存邏輯位址-實體位址映射表來記錄每一邏輯單元所映射的實體抹除單元，並且當欲存取資料時記憶體管理電路502會將邏輯位址-實體位址映射表載入至緩衝記憶體508來維護。
值得一提的是，由於緩衝記憶體508的容量有限，無法儲存記錄所有邏輯位址之映射關係的映射表，因此，在本範例實施例中，記憶體管理電路502會將邏輯單元LBA(0)~LBA(H)分組為多個邏輯區域LZ(0)~LZ(M)，並且為每一邏輯區域配置一個邏輯位址-實體位址映射表。特別是，當記憶體管理電路502欲更新某個邏輯單元的映射時，對應此邏輯單元所屬之邏輯區域的邏輯位址-實體位址映射表會被載入至緩衝記憶體508來被更新。
圖8~圖13是根據一範例實施例所繪示的寫入資料至可複寫式非揮發性記憶體模組的範例及其對應的邏輯位址-實體位址映射表。
請參照圖8~圖13，在此範例中，記憶體儲存裝置10的可複寫式非揮發性記憶體模組406是以實體抹除單元為基礎(亦稱為區塊為基礎(block based))來進行管理。具體而言，在邏輯單元LBA(0)是映射至實體抹除單元410(0)的映射狀態（如圖11所示的邏輯位址-實體位址映射表1101）下，當記憶體管理電路502從主機系統1000中接收到寫入指令而欲寫入資料至屬於邏輯單元LBA(0)的邏輯位址時，記憶體管理電路502會依據邏輯位址-實體位址映射表識別邏輯單元LBA(0)目前是映射至實體抹除單元410(0)並且從閒置區604中提取實體抹除單元410(F)作為替換實體抹除單元來輪替實體抹除單元410(0)。然而，當記憶體管理電路502將新資料寫入至實體抹除單元410(F)的同時，記憶體管理電路502不會立刻將實體抹除單元410(0)中的所有有效資料搬移至實體抹除單元410(F)而抹除實體抹除單元410(0)。具體來說，記憶體管理電路502會將實體抹除單元410(0)中欲寫入實體程式化單元之前的有效資料(即，實體抹除單元410(0)的第0實體程式化單元與第1實體程式化單元中的資料)複製至實體抹除單元410(F)的第0實體程式化單元與第1實體程式化單元中(如圖8所示)，並且將新資料寫入至實體抹除單元410(F)的第2實體程式化單元與第3實體程式化單元中(如圖9所示)。此時，記憶體管理電路502即完成寫入的操作。因為實體抹除單元410(0)中的有效資料有可能在下個操作(例如，寫入指令)中變成無效，因此立刻將實體抹除單元410(0)中的有效資料搬移至實體抹除單元410(F)可能會造成無謂的搬移。此外，資料必須依序地寫入至實體抹除單元內的實體程式化單元，因此，記憶體管理電路502僅會先搬移欲寫入實體程式化單元之前的有效資料。
在本範例實施例中，暫時地維持此等母子暫態關係(即，實體抹除單元410(0)與實體抹除單元410(F))的操作稱為開啟(open)母子實體抹除單元，並且原實體抹除單元稱為對應此邏輯單元的母實體抹除單元而替換實體抹除單元稱為對應此邏輯單元的子實體抹除單元。例如，記憶體管理電路502會在邏輯位址-實體位址映射表中記錄此子實體抹除單元的映射登錄（如圖12所示的邏輯位址-實體位址映射表1101）。
此外，對應一個邏輯單元的母子實體抹除單元已被開啟（即，一個邏輯單元的資料已被儲存在一個實體抹除單元（即，母實體抹除單元）且另一個實體抹除單元已被指派作為此邏輯單元的子實體抹除單元來寫入更新資料）下，記憶體管理電路502亦可再使用另一個實體抹除單元（例如，實體抹除單元410(F+1)）來儲存屬於邏輯單元LBA(0)的小資料（即，資料量小於一個實體程式化單元的容量的資料）。具體來說，如上所述，實體程式化單元為寫入資料的最小單元，因此，記憶體管理電路502會先將小資料暫時地程式化至一個實體抹除單元（亦可稱為暫存實體抹除單元），並且之後再將可填滿整個實體程式化單元的資料一起程式化至子實體抹除單元。例如，此暫存實體抹除單元的指派資訊亦可記錄在邏輯位址-實體位址映射表中或者記錄在額外配置的暫存映射表中。
之後，當需要將實體抹除單元410(0)與實體抹除單元410(F)的內容合併(merge)時，記憶體管理電路502才會將實體抹除單元410(0)與實體抹除單元410(F)的資料整併至一個實體抹除單元，由此提升實體抹除單元的使用效率。在此，合併母子實體抹除單元的操作稱為資料合併操作或關閉(close)母子實體抹除單元。例如，如圖10所示，當進行關閉母子實體抹除單元時，記憶體管理電路502會將實體抹除單元410(0)中剩餘的有效資料(即，實體抹除單元410(0)的第4實體程式化單元～第(K)實體程式化單元中的資料)複製至替換實體抹除單元410(F)的第4實體程式化單元～第(K)實體程式化單元中，然後將實體抹除單元410(0)抹除並關聯至閒置區604，同時，將實體抹除單元410(F)關聯至資料區502。也就是說，記憶體管理電路502會在邏輯位址-實體位址映射表中將邏輯單元LBA(0)重新映射至實體抹除單元410(F)（如圖13所示的邏輯位址-實體位址映射表1101）。值得一提的是，倘若有實體抹除單元被指派作為此邏輯單元的暫存實體抹除單元時，在執行資料合併操作時，由於此暫存實體抹除單元上的有效資料已被程式化至對應的實體程式化單元，因此，記憶體管理電路502會將此暫存實體抹除單元重新關聯至閒置區604。
在本範例實施例中，記憶體管理電路502會建立閒置區實體抹除單元表(未繪示)來記錄目前被關聯至閒置區的實體抹除單元。值得一提的是，閒置區604中實體抹除單元的數目是有限的，基此，在記憶體儲存裝置10操作期間，開啟之母子實體抹除單元的組數亦會受到限制。因此，當記憶體儲存裝置10接收到來自於主機系統11的寫入指令時，倘若已開啟母子實體抹除單元的組數達到上限時，記憶體管理電路502需關閉至少一組目前已開啟之母子實體抹除單元(即，執行關閉母子實體抹除單元操作)以執行此寫入指令。
在本發明另一範例實施例中，記憶體管理電路502的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域（例如，記憶體模組中專用於存放系統資料的系統區）中。此外，記憶體管理電路502具有微處理器單元（未繪示）、唯讀記憶體（未繪示）及隨機存取記憶體（未繪示）。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路502的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等操作。
此外，在本發明另一範例實施例中，記憶體管理電路502的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路502包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。其中，記憶胞管理電路用以管理可複寫式非揮發性記憶體模組406的實體抹除單元；記憶體寫入電路用以對可複寫式非揮發性記憶體模組406下達寫入指令以將資料寫入至可複寫式非揮發性記憶體模組406中；記憶體讀取電路用以對可複寫式非揮發性記憶體模組406下達讀取指令以從可複寫式非揮發性記憶體模組406中讀取資料；記憶體抹除電路用以對可複寫式非揮發性記憶體模組406下達抹除指令以將資料從可複寫式非揮發性記憶體模組406中抹除；而資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組406的資料以及從可複寫式非揮發性記憶體模組406中讀取的資料。
請再參照圖5，主機介面504是耦接至記憶體管理電路502並且用以耦接至連接介面單元402，以接收與識別主機系統11所傳送的指令與資料。也就是說，主機系統11所傳送的指令與資料會透過主機介面504來傳送至記憶體管理電路502。在本範例實施例中，主機介面504是相容於SD標準。然而，必須瞭解的是本發明不限於此，主機介面504亦可以是相容於SATA標準、PATA標準、IEEE 1394標準、PCI Express標準、USB標準、UHS-I介面標準 、UHS-II介面標準、MS標準、MMC標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面506是耦接至記憶體管理電路502並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面506轉換為可複寫式非揮發性記憶體模組406所能接受的格式。
緩衝記憶體508是耦接至記憶體管理電路502並且用以暫存來自於主機系統11的暫存資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。
電源管理電路510是耦接至記憶體管理電路502並且用以控制記憶體儲存裝置10的電源。
錯誤檢查與校正電路512是耦接至記憶體管理電路502並且用以執行錯誤檢查與校正程序以確保資料的正確性。例如，當記憶體管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路512會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼（Error Checking and Correcting Code, ECC Code），並且記憶體管理電路502會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路512會根據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。
在本範例實施例中，當記憶體儲存裝置10接收到抹除指令時，記憶體管理電路502會依據抹除指令中所指示的起始邏輯位址和結束邏輯位址識別出欲抹除邏輯位址範圍，並且依據欲抹除邏輯位址範圍識別對應的邏輯單元（例如，邏輯單元LBA(0)）。特別是，記憶體管理電路502會判斷所識別出的邏輯單元是否有映射實體抹除單元。例如，記憶體管理電路502會根據邏輯位址-實體位址映射表來判斷是否有實體抹除單元被指派作為此邏輯單元的母實體抹除單元、子實體抹除單元或暫存實體抹除單元。倘若無實體抹除單元被指派作為此邏輯單元的母實體抹除單元、子實體抹除單元或暫存實體抹除單元時，記憶體管理電路502會傳送抹除指令完成訊息以回應此抹除指令。也就是說，在欲抹除邏輯位址範圍所屬的邏輯單元尚未儲存資料下，記憶體管理電路502不會對可複寫式非揮發性記憶體模組406實際地執行程式化或抹除操作（也就是說，記憶體管理電路502不會對可複寫式非揮發性記憶體模組406執行實體抹除操作），直接回覆抹除指令完成訊息，以表示已完成抹除操作。在此例子中，記憶體管理電路502不會對可複寫式非揮發性記憶體模組406執行程式化或抹除操作，因此，大幅縮短執行抹除指令的時間。
在本範例實施例中，倘若可複寫式非揮發性記憶體模組406的其中一個實體抹除單元已被指派作為包含欲抹除邏輯位址範圍的邏輯單元的母實體抹除單元時，記憶體管理電路502會判斷是否有一個實體抹除單元被指派作為包含欲抹除邏輯位址範圍的邏輯單元的子實體抹除單元。倘若無實體抹除單元被指派作為包含欲抹除邏輯位址範圍的邏輯單元的子實體抹除單元時，記憶體管理電路502會建立對應此邏輯單元的抹除索引表，並且將對應欲抹除邏輯位址範圍的索引（或稱為位元）標記為代表已被抹除的值（以下參考為第一值）。此外，記憶體管理電路502會判斷是否有一個實體抹除單元被指派作為包含欲抹除邏輯位址範圍的邏輯單元的暫存實體抹除單元並且暫存有屬於欲抹除邏輯位址範圍的資料。若屬於欲抹除邏輯位址範圍的資料被暫存在對應此邏輯單元的暫存實體抹除單元時，記憶體管理電路502會刪除對應的映射登錄。在另一範例實施例中，記憶體管理電路502會再進一步地更新一對應此暫存實體抹除單元的暫存映射表。基此，後續主機系統11在從此邏輯單元中讀取資料時，若抹除索引表中的對應位元被標記為第一值，則記憶體管理電路502會傳送預設資料給主機系統11，而若抹除索引表中的對應位元被標記為另一個值（例如，第二值）時，則記憶體管理電路502會傳送所儲存的資料給主機系統11。由於記憶體管理電路502是利用抹除索引表來快速記錄已被抹除的位址，而未實際對實體位址進行抹除或程式化預設資料，因此，大幅縮短執行抹除指令的時間。
圖14是根據一範例實施例所繪示的抹除索引表的示意圖。
請參照圖14，在對應邏輯單元的抹除索引表1401被建立時，記憶體管理電路502會將邏輯單元（例如，邏輯單元LBA(0)）劃分為多個邏輯位址區域LBA(0-1)~LBA(0-T)並且在抹除索引表1401中配置T個位元，以分別對應邏輯單元的邏輯位址區域LBA(0-1)~LBA(0-T)。若欲抹除邏輯位址範圍涵蓋邏輯位址區域LBA(0-1)~LBA(0-3)時，記憶體管理電路502會將對應邏輯位址區域LBA(0-1)~LBA(0-3)的位元標記為第一值（例如，’1’）。例如，每個邏輯位址區域的大小固定為1百萬位元組。然而，必須需了解的是，另一範例實施例中，記憶體管理電路502是可在建立抹除索引表時，邏輯單元的大小動態地設定每一個邏輯位址區域的大小，依據每一個邏輯位址區域的大小計算邏輯位址區域的數目，並且根據邏輯位址區域的數目來配置抹除索引表的位元。
倘若可複寫式非揮發性記憶體模組406的其中一個實體抹除單元已被指派作為包含欲抹除邏輯位址範圍的邏輯單元的母實體抹除單元且另一個實體抹除單元被指派作為包含欲抹除邏輯位址範圍的邏輯單元的子實體抹除單元時，記憶體管理電路502會依據欲抹除邏輯位址範圍來決定將預設資料程式化至對應此邏輯單元的子實體抹除單元或僅是更新邏輯位址-實體位址表的映射登錄。
具體來說，記憶體管理電路502會判斷欲抹除邏輯位址範圍的起始邏輯位址是否接續前一個抹除指令指示的結束邏輯位址以及欲抹除邏輯位址範圍的結束邏輯位址是否為欲抹除邏輯位址範圍所屬邏輯單元的結束邏輯位址。倘若欲抹除邏輯位址範圍的起始邏輯位址接續前一個抹除指令指示的結束邏輯位址且欲抹除邏輯位址範圍的結束邏輯位址為欲抹除邏輯位址範圍所屬邏輯單元的結束邏輯位址時，記憶體管理電路502會直接在邏輯位址-實體位址表中更新此邏輯單元的映射登錄（即，將此邏輯單元的映射登錄刪除）。倘若欲抹除邏輯位址範圍的起始邏輯位址非接續前一個抹除指令指示的結束邏輯位址或者欲抹除邏輯位址範圍的結束邏輯位址非為欲抹除邏輯位址範圍所屬邏輯單元的結束邏輯位址時，記憶體管理電路502會如圖8~圖10所述的寫入操作，在對應的實體程式化單元中程式化預設資料。
例如，倘若在圖9所示的狀態下，主機系統11指示的欲抹除邏輯位址範圍是屬於邏輯單元LBA(0)且是映射實體抹除單元410(0)的第(0)~(K/3)實體程式化單元時，由於欲抹除邏輯位址範圍的結束邏輯位址非為欲抹除邏輯位址範圍所屬邏輯單元的結束邏輯位址並且對應母實體抹除單元410(0)的子實體抹除單元的第(0)~(3)實體程式化單元已儲存資料，因此，記憶體管理電路502會提取另一個實體抹除單元（例如實體抹除單元410(S-1)）作為對應母實體抹除單元410(0)的子實體抹除單元，將預設資料程式化至子實體抹除單元410(S-1)的第(0)~(K/3)實體程式化單元中，且將實體抹除單元410(F)關聯回閒置區604。之後，倘若主機系統11再指示的欲抹除邏輯位址範圍屬於邏輯單元LBA(0)且是映射實體抹除單元410(0)的第(K/3+1)~(2×K/3)實體程式化單元時，由於欲抹除邏輯位址範圍的結束邏輯位址非為欲抹除邏輯位址範圍所屬邏輯單元的結束邏輯位址，因此，記憶體管理電路502將預設資料程式化至子實體抹除單元410(S-1)的第(K/3+1)~( 2×K/3)實體程式化單元。再者，倘若主機系統11再指示的欲抹除邏輯位址範圍是屬於邏輯單元LBA(0)且是映射實體抹除單元410(0)的第(2×K/3)~(K)實體程式化單元時，由於欲抹除邏輯位址範圍的起始邏輯位址是接續前一個抹除指令指示的結束邏輯位址並且欲抹除邏輯位址範圍的結束邏輯位址為欲抹除邏輯位址範圍所屬邏輯單元的結束邏輯位址，因此，記憶體管理電路502會在邏輯位址-實體位址映射表中，將邏輯單元LBA(0)的映射登錄刪除，也就是，邏輯單元LBA(0)不再映射實體抹除單元。在此例子中，針對一個邏輯單元的抹除，記憶體管理電路502可節省最後一個執行程式化預設資料的時間，因此，有效縮短執行抹除指令的時間。
圖15A與圖15B是根據一範例實施例所繪示的記憶體抹除方法的流程圖。
請參照圖15，在步驟S1501中，記憶體管理電路502接收抹除指令，並且依據抹除指令識別欲抹除邏輯位址範圍以及此欲抹除邏輯位址範圍所屬的邏輯單元（以下稱為第一邏輯單元）。
在步驟S1503中，記憶體管理電路502會判斷是否有實體抹除單元被指派作為第一邏輯單元的母實體抹除單元。例如，記憶體管理電路502可根據邏輯位址-實體位址表中的映射登錄來獲取第一邏輯單元的映射資訊。
倘若其中一個實體抹除單元（以下稱為第一實體抹除單元）被指派作為第一邏輯單元的母實體抹除單元時，在步驟S1505中，記憶體管理電路502會判斷是否有實體抹除單元被指派作為第一邏輯單元的子實體抹除單元。倘若其中一個實體抹除單元（以下稱為第二實體抹除單元）被指派作為第一邏輯單元的子實體抹除單元時，在步驟S1507中，記憶體管理電路502會判斷在第二實體抹除單元中對應欲抹除邏輯位址範圍的位址是否儲存預設資料（例如，每個位元皆為0的資料）。
倘第二實體抹除單元中對應欲抹除邏輯位址範圍的位址是儲存預設資料時，在步驟S1509中，記憶體管理電路502會建立對應第一邏輯單元的抹除索引表，並且將此抹除索引表中對應的欲抹除邏輯位址範圍的至少一個位元標記為第一值。建立抹除索引表與標記位元的方是以配合圖式詳細描述如上，在此不再重複描述。
然後，在步驟S1511中，記憶體管理電路502會判斷是否有實體抹除單元被指派作為第一邏輯單元的暫存實體抹除單元且儲存屬於欲抹除邏輯位址範圍的資料。
倘若其中一個實體抹除單元被指派作為第一邏輯單元的暫存實體抹除單元且此第一邏輯單元的暫存實體抹除單元儲存屬於欲抹除邏輯位址範圍的資料時，在步驟S1513中，記憶體管理電路502會刪除對應的映射登錄並更新第一邏輯單元的暫存實體抹除單元的暫存映射表。
之後，在步驟S1515中，記憶體管理電路502會傳送抹除指令完成訊息，以回應所接收的抹除指令。
倘若在步驟S1511中判斷無實體抹除單元被指派作為第一邏輯單元的暫存實體抹除單元或者第一邏輯單元的暫存實體抹除單元無儲存屬於欲抹除邏輯位址範圍的資料時，步驟S1515會被執行。
倘若在步驟S1507中判斷第二實體抹除單元中對應欲抹除邏輯位址範圍的位址非儲存預設資料時，在步驟S1517中，記憶體管理電路502會判斷欲抹除邏輯位址範圍的起始邏輯位址是否接續前一個抹除指令指示的結束邏輯位址且欲抹除邏輯位址範圍的結束邏輯位址是否為第一邏輯單元的結束邏輯位址。
倘若欲抹除邏輯位址範圍的起始邏輯位址接續前一個抹除指令指示的結束邏輯位址且欲抹除邏輯位址範圍的結束邏輯位址為第一邏輯單元的結束邏輯位址時，在步驟S1519中，記憶體管理電路502會在邏輯位址-實體位址映射表中更新第一邏輯單元的映射登錄（即，刪除第一邏輯單元與實體抹除單元的映射關係），並且之後步驟S1515會被執行。
倘若欲抹除邏輯位址範圍的起始邏輯位址非接續前一個抹除指令指示的結束邏輯位址或者欲抹除邏輯位址範圍的結束邏輯位址非為第一邏輯單元的結束邏輯位址時，在步驟S1521中，記憶體管理電路502會將預設資料程式化至欲抹除邏輯位址範圍所映射的實體程式化單元中，並且之後步驟S1515會被執行。
倘若在步驟S1505中判斷無實體抹除單元被指派作為第一邏輯單元的子實體抹除單元時，步驟S1523中，記憶體管理電路502會選擇一個實體抹除單元作為第一邏輯單元的子實體抹除單元並且將預設資料程式化至欲抹除邏輯位址範圍所映射的實體程式化單元中。然後，步驟1515會被執行。
倘若在步驟S1503中判斷無實體抹除單元被指派作為第一邏輯單元的母實體抹除單元時，在步驟S1525中，記憶體管理電路502會判斷是否有實體抹除單元被指派作為第一邏輯單元的子實體抹除單元。倘若其中一個實體抹除單元（以下稱為第二實體抹除單元）被指派作為第一邏輯單元的子實體抹除單元時，在步驟S1527中，記憶體管理電路502會判斷在第二實體抹除單元中對應欲抹除邏輯位址範圍的位址是否儲存預設資料（例如，每個位元皆為0的資料）。
倘若在第二實體抹除單元中對應欲抹除邏輯位址範圍的位址是儲存預設資料，步驟S1515會被執行；並且倘若在第二實體抹除單元中對應欲抹除邏輯位址範圍的位址不是儲存預設資料時，步驟S1523會被執行。
倘若在步驟S1525中判斷無實體抹除單元被指派作為第一邏輯單元的子實體抹除單元時，在步驟S1529中，記憶體管理電路502會判斷是否有實體抹除單元被指派作為第一邏輯單元的暫存實體抹除單元且儲存屬於欲抹除邏輯位址範圍的資料。倘若其中一個實體抹除單元被指派作為第一邏輯單元的暫存實體抹除單元且此第一邏輯單元的暫存實體抹除單元儲存屬於欲抹除邏輯位址範圍的資料時，在步驟S1531中，記憶體管理電路502會刪除對應的映射登錄並更新第一邏輯單元的暫存實體抹除單元的暫存映射表；並且倘若無實體抹除單元被指派作為第一邏輯單元的暫存實體抹除單元或者第一邏輯單元的暫存實體抹除單元未儲存屬於欲抹除邏輯位址範圍的資料時，步驟S1515會被執行。也就是說，在判斷無實體抹除單元儲存屬於第一邏輯單元的資料時，記憶體管理電路502不會執行在可複寫式非揮發性記憶體模組406上執行實體抹除操作，而直接回覆已完成抹除指令的訊息。
綜上所述，本發明範例實施例的抹除方法、記憶體控制電路單元與記憶體儲存裝置，在接收到抹除指令後，會根據欲抹除邏輯位址範圍及其所屬邏輯單元的映射狀態來執行不同的操作，由此快速地將從欲抹除邏輯位址範圍中讀取的值更改為預設資料，並且大幅縮短執行抹除指令所需的時間。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧記憶體儲存裝置
11‧‧‧主機系統
12‧‧‧輸入/輸出（I/O）裝置
110‧‧‧系統匯流排
111‧‧‧處理器
112‧‧‧隨機存取記憶體（RAM）
113‧‧‧唯讀記憶體（ROM）
114‧‧‧資料傳輸介面
20‧‧‧主機板
204‧‧‧無線記憶體儲存裝置
205‧‧‧全球定位系統模組
206‧‧‧網路介面卡
207‧‧‧無線傳輸裝置
208‧‧‧鍵盤
209‧‧‧螢幕
210‧‧‧喇叭
30‧‧‧記憶體儲存裝置
31‧‧‧主機系統
32‧‧‧SD卡
33‧‧‧CF卡
34‧‧‧嵌入式儲存裝置
341‧‧‧嵌入式多媒體卡
342‧‧‧嵌入式多晶片封裝儲存裝置
402‧‧‧連接介面單元
404‧‧‧記憶體控制電路單元
406‧‧‧可複寫式非揮發性記憶體模組
410(0)、410(1)、410(F-1)、410(F)、410(F+1)、410(S-1)、410(S)、410(S+1)、410(R-1)、410(R)、410(R+1)、410(N)‧‧‧實體抹除單元
502‧‧‧記憶體管理電路
504‧‧‧主機介面
506‧‧‧記憶體介面
508‧‧‧緩衝記憶體
510‧‧‧電源管理電路
512‧‧‧錯誤檢查與校正電路
602‧‧‧資料區
604‧‧‧閒置區
606‧‧‧系統區
608‧‧‧取代區
LBA(0)~LBA(H)‧‧‧邏輯單元
LZ(0)~LZ(M)‧‧‧邏輯區域
1101‧‧‧邏輯位址-實體位址映射表
1401‧‧‧抹除索引表
S1501‧‧‧接收抹除指令並且依據抹除指令識別欲抹除邏輯位址範圍以及此欲抹除邏輯位址範圍所屬的邏輯單元的步驟
S1503‧‧‧判斷是否有實體抹除單元被指派作為第一邏輯單元的母實體抹除單元的步驟
S1505‧‧‧判斷是否有實體抹除單元被指派作為第一邏輯單元的子實體抹除單元的步驟
S1507‧‧‧判斷在第二實體抹除單元中對應欲抹除邏輯位址範圍的位址是否儲存預設資料的步驟
S1509‧‧‧建立對應第一邏輯單元的抹除索引表並且將此抹除索引表中對應的欲抹除邏輯位址範圍的至少一個位元標記為第一值的步驟
S1511‧‧‧判斷是否有實體抹除單元被指派作為第一邏輯單元的暫存實體抹除單元且儲存屬於欲抹除邏輯位址範圍的資料的步驟
S1513‧‧‧刪除對應的映射登錄並更新第一邏輯單元的暫存實體抹除單元的暫存映射表的步驟
S1515‧‧‧傳送抹除指令完成訊息的步驟
S1517‧‧‧判斷欲抹除邏輯位址範圍的起始邏輯位址是否接續前一個抹除指令指示的結束邏輯位址且欲抹除邏輯位址範圍的結束邏輯位址是否為第一邏輯單元的結束邏輯位址的步驟
S1519‧‧‧在邏輯位址-實體位址映射表中更新第一邏輯單元的映射登錄的步驟
S1521‧‧‧將預設資料程式化至欲抹除邏輯位址範圍所映射的實體程式化單元中的步驟
S1523‧‧‧選擇一個實體抹除單元作為第一邏輯單元的子實體抹除單元並且將預設資料程式化至欲抹除邏輯位址範圍所映射的實體程式化單元中的步驟
S1525‧‧‧判斷是否有實體抹除單元被指派作為第一邏輯單元的子實體抹除單元的步驟
S1527‧‧‧判斷在第二實體抹除單元中對應欲抹除邏輯位址範圍的位址是否儲存預設資料的步驟
S1529‧‧‧判斷是否有實體抹除單元被指派作為第一邏輯單元的暫存實體抹除單元且儲存屬於欲抹除邏輯位址範圍的資料的步驟
S1531‧‧‧刪除對應的映射登錄並更新第一邏輯單元的暫存實體抹除單元的暫存映射表的步驟
圖1是根據一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出（I/O）裝置的示意圖。 圖2是根據另一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出（I/O）裝置的示意圖。 圖3是根據另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的概要方塊圖。 圖5是根據一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。 圖6與圖7是根據一範例實施例所繪示之管理實體抹除單元的範例示意圖。 圖8~圖13是根據一範例實施例所繪示的寫入資料至可複寫式非揮發性記憶體模組的範例及其對應的邏輯位址-實體位址映射表。   圖14是根據一範例實施例所繪示的抹除索引表的示意圖。 圖15A與圖15B是根據一範例實施例所繪示的記憶體抹除方法的流程圖。
S1501‧‧‧接收抹除指令並且依據抹除指令識別欲抹除邏輯位址範圍以及此欲抹除邏輯位址範圍所屬的邏輯單元的步驟
S1503‧‧‧判斷是否有實體抹除單元被指派作為第一邏輯單元的母實體抹除單元的步驟
S1505‧‧‧判斷是否有實體抹除單元被指派作為第一邏輯單元的子實體抹除單元的步驟
S1507‧‧‧判斷在第二實體抹除單元中對應欲抹除邏輯位址範圍的位址是否儲存預設資料的步驟
S1509‧‧‧建立對應第一邏輯單元的抹除索引表並且將此抹除索引表中對應的欲抹除邏輯位址範圍的至少一個位元標記為第一值的步驟
S1511‧‧‧判斷是否有實體抹除單元被指派作為第一邏輯單元的 暫存實體抹除單元且儲存屬於欲抹除邏輯位址範圍的資料的步驟
S1513‧‧‧刪除對應的映射登錄並更新第一邏輯單元的暫存實體抹除單元的暫存映射表的步驟
S1515‧‧‧傳送抹除指令完成訊息的步驟
S1517‧‧‧判斷欲抹除邏輯位址範圍的起始邏輯位址是否接續前一個抹除指令指示的結束邏輯位址且欲抹除邏輯位址範圍的結束邏輯位址是否為第一邏輯單元的結束邏輯位址的步驟
S1519‧‧‧在邏輯位址-實體位址映射表中更新第一邏輯單元的映射登錄的步驟
S1521‧‧‧將預設資料程式化至欲抹除邏輯位址範圍所映射的實體程式化單元中的步驟
S1523‧‧‧選擇一個實體抹除單元作為第一邏輯單元的子實體抹除單元並且將預設資料程式化至欲抹除邏輯位址範圍所映射的實體程式化單元中的步驟
S1525‧‧‧判斷是否有實體抹除單元被指派作為第一邏輯單元的子實體抹除單元的步驟
S1527‧‧‧判斷在第二實體抹除單元中對應欲抹除邏輯位址範圍的位址是否儲存預設資料的步驟
S1529‧‧‧判斷是否有實體抹除單元被指派作為第一邏輯單元的暫存實體抹除單元且儲存屬於欲抹除邏輯位址範圍的資料的步驟
S1531‧‧‧刪除對應的映射登錄並更新第一邏輯單元的暫存實體抹除單元的暫存映射表的步驟

Claims (27)

  1. 一種記憶體抹除方法，用於一可複寫式非揮發性記憶體模組，該可複寫式非揮發性記憶體模組具有多個實體抹單元且該些實體抹除單元之中的每一實體抹除單元具有多個實體程式化單元，該記憶體抹除方法包括： 接收一抹除指令； 依據該抹除指令識別一欲抹除邏輯位址範圍，其中該欲抹除邏輯位址範圍屬於一第一邏輯單元； 倘若該第一邏輯單元無映射該些實體抹除單元之中的實體抹除單元時，在未對該可複寫式非揮發性記憶體模組實際地執行一抹除操作下，傳送一抹除指令完成訊息以回應該抹除指令； 倘若該些實體抹除單元之中的一第一實體抹除單元被指派作為對應該第一邏輯單元的一母實體抹除單元且該些實體抹除單元之中無實體抹除單元作為對應該第一邏輯單元的一子實體抹除單元時，建立對應該第一邏輯單元的一抹除索引表，並且將該抹除索引表的多個位元之中至少一個位元標記為一第一值， 其中該第一邏輯單元被劃分為多個邏輯位址區域，該些位元的每一個位元是對應該些邏輯位址區域的其中之一，且該欲抹除邏輯位址範圍為該至少一位元對應的邏輯位址區域。
  2. 如申請專利範圍第1項所述的記憶體抹除方法，更包括： 在建立對應該第一邏輯單元的該抹除索引表，並且將該抹除索引表的該些位元之中該至少一個位元標記為該第一值之後，倘若有屬於該欲抹除邏輯位址範圍的資料被儲存在對應該第一邏輯單元的一暫存實體抹除單元中時，刪除對應該欲抹除邏輯位址範圍的一映射登錄。
  3. 如申請專利範圍第2項所述的記憶體抹除方法，更包括：在建立對應該第一邏輯單元的該抹除索引表，並且將該抹除索引表的該些位元之中該至少一個位元標記為該第一值之後，判斷是否有屬於該欲抹除邏輯位址範圍的資料被儲存在對應該第一邏輯單元的該暫存實體抹除單元中。
  4. 如申請專利範圍第2項所述的記憶體抹除方法，更包括：在刪除對應該欲抹除邏輯位址範圍的該映射登錄之後，更新對應該第一邏輯單元的該暫存實體抹除單元的一暫存映射表。
  5. 如申請專利範圍第1項所述的記憶體抹除方法，其中上述判斷該第一邏輯單元是否映射該些實體抹除單元之中的任一實體抹除單元的步驟包括： 判斷是否該些實體抹除單元之中的任一實體抹除單元被指派作為對應該第一邏輯單元的該母實體抹除單元； 判斷是否該些實體抹除單元之中的任一實體抹除單元被指派作為對應該第一邏輯單元的該子實體抹除單元； 判斷是否該些實體抹除單元之中的任一實體抹除單元被指派作為對應該第一邏輯單元的一暫存實體抹除單元；以及 倘若該些實體抹除單元之中無實體抹除單元被指派作為對應該第一邏輯單元的該母實體抹除單元、該子實體抹除單元與一暫存實體抹除單元時，識別該第一邏輯單元無映射該些實體抹除單元之中的實體抹除單元。
  6. 如申請專利範圍第1項所述的記憶體抹除方法，其中上述建立對應該第一邏輯單元的該抹除索引表的步驟包括： 動態地依據該邏輯單元的大小設定該些邏輯位址區域的每一個邏輯位址區域的大小，依據該些邏輯位址區域的每一個邏輯位址區域的大小計算該些邏輯位址區域的數目，並且根據該些邏輯位址區域的數目配置該抹除索引表的該位元。
  7. 如申請專利範圍第1項所述的記憶體抹除方法，更包括： 倘若該些實體抹除單元之中的一第二實體抹除單元已被程式化作為對應該第一邏輯單元的該子實體抹除單元時，判斷該欲抹除邏輯位址範圍的一起始邏輯位址是否接續前一個抹除指令指示的一結束邏輯位址； 倘若該欲抹除邏輯位址範圍的該起始邏輯位址接續該前一個抹除指令指示的該結束邏輯位址時，判斷該欲抹除邏輯位址範圍的一結束邏輯位址是否等於該第一邏輯單元的一結束邏輯位址；以及 倘若該欲抹除邏輯位址範圍的該結束邏輯位址等於該第一邏輯單元的該結束邏輯位址時，在該邏輯位址-實體位址映射表中刪除該第一邏輯單元的映射登錄。
  8. 如申請專利範圍第7項所述的記憶體抹除方法，更包括： 倘若該欲抹除邏輯位址範圍的該起始邏輯位址非接續該前一個抹除指令指示的該結束邏輯位址時，將一預設資料程式化至該第二實體抹除單元的至少一實體程式化單元中，其中該第二實體抹除單元的該至少一實體程式化單元映射該欲抹除邏輯位址範圍。
  9. 如申請專利範圍第7項所述的記憶體抹除方法，更包括： 倘若該欲抹除邏輯位址範圍的該結束邏輯位址不等於該第一邏輯單元的該結束邏輯位址時，將一預設資料程式化至該第二實體抹除單元的至少一實體程式化單元中，其中該第二實體抹除單元的該至少一實體程式化單元映射該欲抹除邏輯位址範圍。
  10. 一種記憶體控制電路單元，用於控制一可複寫式非揮發性記憶體模組，該記憶體控制電路單元包括： 一主機介面，用以耦接至一主機系統； 一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組具有多個實體抹單元且該些實體抹除單元之中的每一實體抹除單元具有多個實體程式化單元；以及 一記憶體管理電路，耦接至該主機介面與該記憶體介面， 其中該記憶體管理電路用以接收一抹除指令，且依據該抹除指令識別一欲抹除邏輯位址範圍，其中該欲抹除邏輯位址範圍屬於一第一邏輯單元； 其中該記憶體管理電路更用以依據一邏輯位址-實體位址映射表，判斷該第一邏輯單元是否映射該些實體抹除單元之中的任一實體抹除單元， 倘若該第一邏輯單元無映射該些實體抹除單元之中的實體抹除單元時，該記憶體管理電路更用以在未對該可複寫式非揮發性記憶體模組實際地執行一抹除操作下，傳送一抹除指令完成訊息以回應該抹除指令， 倘若該些實體抹除單元之中的一第一實體抹除單元被指派作為對應該第一邏輯單元的一母實體抹除單元且該些實體抹除單元之中無實體抹除單元作為對應該第一邏輯單元的一子實體抹除單元時，該記憶體管理電路更用以建立對應該第一邏輯單元的一抹除索引表，將該抹除索引表的多個位元之中至少一個位元標記為一第一值，其中該第一邏輯單元被劃分為多個邏輯位址區域，該些位元的每一個位元是對應該些邏輯位址區域的其中之一，且該欲抹除邏輯位址範圍為該至少一位元對應的邏輯位址區域。
  11. 如申請專利範圍第10項所述的記憶體控制電路單元，其中在建立對應該第一邏輯單元的該抹除索引表，並且將該抹除索引表的該些位元之中的該至少一個位元標記為該第一值之後，倘若有屬於該欲抹除邏輯位址範圍的資料被儲存在對應該第一邏輯單元的該暫存實體抹除單元中時，該記憶體管理電路更用以刪除對應該欲抹除邏輯位址範圍的一映射登錄。
  12. 如申請專利範圍第11項所述的記憶體控制電路單元，其中在建立對應該第一邏輯單元的該抹除索引表，並且將該抹除索引表的該些位元之中的該至少一個位元標記為該第一值之後，該記憶體管理電路更用以判斷是否有屬於該欲抹除邏輯位址範圍的資料被儲存在對應該第一邏輯單元的該暫存實體抹除單元中。
  13. 如申請專利範圍第11項所述的記憶體控制電路單元，其中在刪除對應該欲抹除邏輯位址範圍的該映射登錄之後，該記憶體管理電路更用以更新對應該第一邏輯單元的該暫存實體抹除單元的一暫存映射表。
  14. 如申請專利範圍第10項所述的記憶體控制電路單元，其中在判斷該第一邏輯單元是否映射該些實體抹除單元之中的任一實體抹除單元的操作中，該記憶體管理電路判斷是否該些實體抹除單元之中的任一實體抹除單元被指派作為對應該第一邏輯單元的該母實體抹除單元，判斷是否該些實體抹除單元之中的任一實體抹除單元被指派作為對應該第一邏輯單元的該子實體抹除單元並且判斷是否該些實體抹除單元之中的任一實體抹除單元被指派作為對應該第一邏輯單元的一暫存實體抹除單元， 倘若該些實體抹除單元之中無實體抹除單元被指派作為對應該第一邏輯單元的該母實體抹除單元、該子實體抹除單元與一暫存實體抹除單元時，該記憶體管理電路識別該第一邏輯單元無映射該些實體抹除單元之中的實體抹除單元。
  15. 如申請專利範圍第10項所述的記憶體控制電路單元，其中在建立對應該第一邏輯單元的該抹除索引表的運作中，該記憶體管理電路動態地依據該邏輯單元的大小設定該些邏輯位址區域的每一個邏輯位址區域的大小，依據該些邏輯位址區域的每一個邏輯位址區域的大小計算該些邏輯位址區域的數目，並且根據該些邏輯位址區域的數目配置該抹除索引表的該位元。
  16. 如申請專利範圍第10項所述的記憶體控制電路單元，其中 倘若該些實體抹除單元之中的一第二實體抹除單元已被程式化作為對應該第一邏輯單元的該子實體抹除單元時，該記憶體管理電路更用以判斷該欲抹除邏輯位址範圍的一起始邏輯位址是否接續前一個抹除指令指示的一結束邏輯位址； 倘若該欲抹除邏輯位址範圍的該起始邏輯位址接續該前一個抹除指令指示的該結束邏輯位址時，該記憶體管理電路更用以判斷該欲抹除邏輯位址範圍的一結束邏輯位址是否等於該第一邏輯單元的一結束邏輯位址， 倘若該欲抹除邏輯位址範圍的該結束邏輯位址等於該第一邏輯單元的該結束邏輯位址時，該記憶體管理電路更用以在該邏輯位址-實體位址映射表中刪除該第一邏輯單元的映射登錄。
  17. 如申請專利範圍第16項所述的記憶體控制電路單元，其中 倘若該欲抹除邏輯位址範圍的該起始邏輯位址非接續該前一個抹除指令指示的該結束邏輯位址時，該記憶體管理電路更用以下達一指令序列以將一預設資料程式化至該第二實體抹除單元的至少一實體程式化單元中，其中該第二實體抹除單元的該至少一實體程式化單元映射該欲抹除邏輯位址範圍。
  18. 如申請專利範圍第16項所述的記憶體控制電路單元，其中 倘若該欲抹除邏輯位址範圍的該結束邏輯位址不等於該第一邏輯單元的該結束邏輯位址時，該記憶體管理電路更用以下達一指令序列以將一預設資料程式化至該第二實體抹除單元的至少一實體程式化單元中，其中該第二實體抹除單元的該至少一實體程式化單元映射該欲抹除邏輯位址範圍。
  19. 一種記憶體儲存裝置，包括： 一連接介面單元，用以耦接至一主機系統； 一可複寫式非揮發性記憶體模組，具有多個實體抹除單元，該些實體抹除單元之中的每一個實體抹除單元具有多個實體程式化單元；以及 一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組， 其中該記憶體控制電路單元用以接收一抹除指令，且依據該抹除指令識別一欲抹除邏輯位址範圍，其中該欲抹除邏輯位址範圍屬於一第一邏輯單元； 其中該記憶體控制電路單元更用以依據一邏輯位址-實體位址映射表，判斷該第一邏輯單元是否映射該些實體抹除單元之中的任一實體抹除單元， 倘若該第一邏輯單元無映射該些實體抹除單元之中的實體抹除單元時，該記憶體控制電路單元更用以在未對該可複寫式非揮發性記憶體模組實際地執行一抹除操作下，傳送一抹除指令完成訊息以回應該抹除指令， 倘若該些實體抹除單元之中的一第一實體抹除單元被指派作為對應該第一邏輯單元的一母實體抹除單元且該些實體抹除單元之中無實體抹除單元作為對應該第一邏輯單元的一子實體抹除單元時，該記憶體控制電路單元更用以建立對應該第一邏輯單元的一抹除索引表，將該抹除索引表的多個位元之中至少一個位元標記為一第一值，其中該第一邏輯單元被劃分為多個邏輯位址區域，該些位元的每一個位元是對應該些邏輯位址區域的其中之一，且該欲抹除邏輯位址範圍為該至少一位元對應的邏輯位址區域。
  20. 如申請專利範圍第19項所述的記憶體儲存裝置，其中在建立對應該第一邏輯單元的該抹除索引表，並且將該抹除索引表的該些位元之中的該至少一個位元標記為該第一值之後，其中倘若有屬於該欲抹除邏輯位址範圍的資料被儲存在對應該第一邏輯單元的該暫存實體抹除單元中，該記憶體控制電路單元更用以刪除對應該欲抹除邏輯位址範圍的一映射登錄。
  21. 如申請專利範圍第20項所述的記憶體儲存裝置，其中在建立對應該第一邏輯單元的該抹除索引表，並且將該抹除索引表的該些位元之中的該至少一個位元標記為該第一值之後，該記憶體控制電路單元更用以判斷是否有屬於該欲抹除邏輯位址範圍的資料被儲存在對應該第一邏輯單元的該暫存實體抹除單元中。
  22. 如申請專利範圍第20項所述的記憶體儲存裝置，其中在刪除對應該欲抹除邏輯位址範圍的該映射登錄之後，該記憶體控制電路單元更用以更新對應該第一邏輯單元的該暫存實體抹除單元的一暫存映射表。
  23. 如申請專利範圍第19項所述的記憶體儲存裝置，其中在判斷該第一邏輯單元是否映射該些實體抹除單元之中的任一實體抹除單元的操作中，該記憶體控制電路單元判斷是否該些實體抹除單元之中的任一實體抹除單元被指派作為對應該第一邏輯單元的該母實體抹除單元，判斷是否該些實體抹除單元之中的任一實體抹除單元被指派作為對應該第一邏輯單元的該子實體抹除單元並且判斷是否該些實體抹除單元之中的任一實體抹除單元被指派作為對應該第一邏輯單元的一暫存實體抹除單元， 倘若該些實體抹除單元之中無實體抹除單元被指派作為對應該第一邏輯單元的該母實體抹除單元、該子實體抹除單元與一暫存實體抹除單元時，該記憶體控制電路單元識別該第一邏輯單元無映射該些實體抹除單元之中的實體抹除單元。
  24. 如申請專利範圍第19項所述的記憶體儲存裝置，其中在建立對應該第一邏輯單元的該抹除索引表的運作中，該記憶體控制電路單元動態地依據該邏輯單元的大小設定該些邏輯位址區域的每一個邏輯位址區域的大小，依據該些邏輯位址區域的每一個邏輯位址區域的大小計算該些邏輯位址區域的數目，並且根據該些邏輯位址區域的數目配置該抹除索引表的該位元。
  25. 如申請專利範圍第19項所述的記憶體儲存裝置，其中 倘若該些實體抹除單元之中的一第二實體抹除單元已被程式化作為對應該第一邏輯單元的該子實體抹除單元時，該記憶體控制電路單元更用以判斷該欲抹除邏輯位址範圍的一起始邏輯位址是否接續前一個抹除指令指示的一結束邏輯位址； 倘若該欲抹除邏輯位址範圍的該起始邏輯位址接續該前一個抹除指令指示的該結束邏輯位址時，該記憶體控制電路單元更用以判斷該欲抹除邏輯位址範圍的一結束邏輯位址是否等於該第一邏輯單元的一結束邏輯位址， 倘若該欲抹除邏輯位址範圍的該結束邏輯位址等於該第一邏輯單元的該結束邏輯位址時，該記憶體控制電路單元更用以在該邏輯位址-實體位址映射表中刪除該第一邏輯單元的映射登錄。
  26. 如申請專利範圍第25項所述的記憶體儲存裝置，其中 倘若該欲抹除邏輯位址範圍的該起始邏輯位址非接續該前一個抹除指令指示的該結束邏輯位址時，該記憶體控制電路單元更用以將一預設資料程式化至該第二實體抹除單元的至少一實體程式化單元中，其中該第二實體抹除單元的該至少一實體程式化單元映射該欲抹除邏輯位址範圍。
  27. 如申請專利範圍第25項所述的記憶體儲存裝置，其中 倘若該欲抹除邏輯位址範圍的該結束邏輯位址不等於該第一邏輯單元的該結束邏輯位址時，該記憶體控制電路單元更用以將一預設資料程式化至該第二實體抹除單元的至少一實體程式化單元中，其中該第二實體抹除單元的該至少一實體程式化單元映射該欲抹除邏輯位址範圍。
TW105129176A 2016-09-08 2016-09-08 記憶體抹除方法、記憶體控制電路單元及記憶體儲存裝置 TWI584292B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105129176A TWI584292B (zh) 2016-09-08 2016-09-08 記憶體抹除方法、記憶體控制電路單元及記憶體儲存裝置
US15/333,196 US9946491B2 (en) 2016-09-08 2016-10-25 Memory erase method, memory control circuit unit and memory storage apparatus, including an erase index table and mother-child physical erasing units

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105129176A TWI584292B (zh) 2016-09-08 2016-09-08 記憶體抹除方法、記憶體控制電路單元及記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TWI584292B true TWI584292B (zh) 2017-05-21
TW201810283A TW201810283A (zh) 2018-03-16

Family

ID=59367360

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105129176A TWI584292B (zh) 2016-09-08 2016-09-08 記憶體抹除方法、記憶體控制電路單元及記憶體儲存裝置

Country Status (2)

Country Link
US (1) US9946491B2 (zh)
TW (1) TWI584292B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108121667A (zh) * 2017-12-20 2018-06-05 北京京存技术有限公司 数据擦除方法、装置及计算机存储介质

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7516295B2 (en) * 2004-02-06 2009-04-07 Samsung Electronics Co., Ltd. Method of remapping flash memory
US7624239B2 (en) * 2005-11-14 2009-11-24 Sandisk Corporation Methods for the management of erase operations in non-volatile memories
US20110161560A1 (en) * 2009-12-31 2011-06-30 Hutchison Neil D Erase command caching to improve erase performance on flash memory
TWI399644B (zh) * 2009-12-24 2013-06-21 Univ Nat Taiwan 非揮發記憶體區塊管理方法
TWI450271B (zh) * 2009-09-02 2014-08-21 Silicon Motion Inc 用來管理一快閃記憶體的複數個區塊之方法以及相關之記憶裝置及其控制器
TWI474167B (zh) * 2009-09-03 2015-02-21 Pioneer Chip Technology Ltd 以頁面為基礎管理快閃儲存裝置
US9177656B2 (en) * 2013-11-12 2015-11-03 Phison Electronics Corp. Data writing method, memory storage device and memory controlling circuit unit
TWI515735B (zh) * 2013-12-09 2016-01-01 群聯電子股份有限公司 資料抹除方法、記憶體控制電路單元及記憶體儲存裝置
US9312011B1 (en) * 2014-10-06 2016-04-12 Phison Electronics Corp. Data writing method, memory storage device and memory control circuit unit
TWI536166B (zh) * 2015-01-27 2016-06-01 群聯電子股份有限公司 記憶體管理方法、記憶體控制電路單元以及記憶體儲存裝置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100877448B1 (ko) * 2004-04-20 2009-01-09 파나소닉 주식회사 비휘발성 기억 시스템
TWI385527B (zh) * 2009-02-10 2013-02-11 Phison Electronics Corp Ｍｌｃ ｎａｎｄ型快閃記憶體儲存系統及其控制器與存取方法
TWI479313B (zh) * 2012-07-11 2015-04-01 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI479314B (zh) * 2012-08-30 2015-04-01 Phison Electronics Corp 系統資料儲存方法、記憶體控制器與記憶體儲存裝置
TWI470431B (zh) * 2013-06-14 2015-01-21 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI514141B (zh) * 2013-08-08 2015-12-21 Phison Electronics Corp 記憶體位址管理方法、記憶體控制器與記憶體儲存裝置
TWI545576B (zh) * 2014-10-27 2016-08-11 群聯電子股份有限公司 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置
TWI506634B (zh) * 2014-11-06 2015-11-01 Phison Electronics Corp 資料存取方法、記憶體控制電路單元及記憶體儲存裝置
US9996268B2 (en) * 2015-12-18 2018-06-12 Toshiba Memory Corporation Memory system and control method of the same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7516295B2 (en) * 2004-02-06 2009-04-07 Samsung Electronics Co., Ltd. Method of remapping flash memory
US7624239B2 (en) * 2005-11-14 2009-11-24 Sandisk Corporation Methods for the management of erase operations in non-volatile memories
TWI450271B (zh) * 2009-09-02 2014-08-21 Silicon Motion Inc 用來管理一快閃記憶體的複數個區塊之方法以及相關之記憶裝置及其控制器
TWI474167B (zh) * 2009-09-03 2015-02-21 Pioneer Chip Technology Ltd 以頁面為基礎管理快閃儲存裝置
TWI399644B (zh) * 2009-12-24 2013-06-21 Univ Nat Taiwan 非揮發記憶體區塊管理方法
US20110161560A1 (en) * 2009-12-31 2011-06-30 Hutchison Neil D Erase command caching to improve erase performance on flash memory
TW201135738A (en) * 2009-12-31 2011-10-16 Sandisk Corp Erase command caching to improve erase performance on flash memory
US9177656B2 (en) * 2013-11-12 2015-11-03 Phison Electronics Corp. Data writing method, memory storage device and memory controlling circuit unit
TWI515735B (zh) * 2013-12-09 2016-01-01 群聯電子股份有限公司 資料抹除方法、記憶體控制電路單元及記憶體儲存裝置
US9312011B1 (en) * 2014-10-06 2016-04-12 Phison Electronics Corp. Data writing method, memory storage device and memory control circuit unit
TWI536166B (zh) * 2015-01-27 2016-06-01 群聯電子股份有限公司 記憶體管理方法、記憶體控制電路單元以及記憶體儲存裝置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108121667A (zh) * 2017-12-20 2018-06-05 北京京存技术有限公司 数据擦除方法、装置及计算机存储介质
CN108121667B (zh) * 2017-12-20 2021-06-15 北京兆易创新科技股份有限公司 数据擦除方法、装置及计算机存储介质

Also Published As

Publication number Publication date
US9946491B2 (en) 2018-04-17
US20180067688A1 (en) 2018-03-08
TW201810283A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
TWI557561B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI467372B (zh) 指令執行方法、記憶體控制器與記憶體儲存裝置
TWI515735B (zh) 資料抹除方法、記憶體控制電路單元及記憶體儲存裝置
TWI569139B (zh) 有效資料合併方法、記憶體控制器與記憶體儲存裝置
TWI592799B (zh) 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置
US9176865B2 (en) Data writing method, memory controller, and memory storage device
TWI423026B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI607448B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI611410B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI438630B (zh) 用於非揮發性記憶體的資料合併方法、控制器與儲存裝置
TWI602061B (zh) 資料寫入方法、記憶體儲存裝置與記憶體控制電路單元
TWI656531B (zh) 平均磨損方法、記憶體控制電路單元與記憶體儲存裝置
TW201344434A (zh) 記憶體格式化方法、記憶體控制器及記憶體儲存裝置
TW201913383A (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI448892B (zh) 資料搬移方法、記憶體控制器與記憶體儲存裝置
TWI644210B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI642059B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TW201734795A (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN110390985A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI533309B (zh) 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
CN109273033B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
CN102890653A (zh) 指令执行方法、存储器控制器与存储器储存装置
CN107102951B (zh) 存储器管理方法、存储器控制电路单元与存储器储存装置
TWI635495B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI584292B (zh) 記憶體抹除方法、記憶體控制電路單元及記憶體儲存裝置