TWI514490B - 半導體封裝件及其製法 - Google Patents

Description

半導體封裝件及其製法

本發明提供一種半導體封裝件及其製法，尤指一種具有導電通孔的半導體封裝件及其製法。

隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。為了滿足半導體封裝件微型化(miniaturization)的封裝需求，遂發展出許多封裝技術。

於製作一般半導體封裝件時，為了阻擋髒汙落入電鍍孔(PTH)中，進而減少髒汙造成後續製程(如銲接時)的熱膨脹問題，或者，為了避免回銲(reflow)時，銲球(solder ball)流入電鍍孔中而產生水氣蒸散，進而對半導體封裝件造成破壞，因此通常會在半導體封裝件的電鍍孔上鍍上一供電性導通的電性連接墊(pad)來遮蓋電鍍孔，以解決上述之物質掉入電鍍孔的問題，業界一般稱前述結構為塞孔(via in pad或via on pad)。

但形成塞孔的電性連接墊時，由於該電性連接墊下方並非有完整的支撐，所以並不容易形成一個完全平整的電性連接墊，故電性連接墊通常都會形成有凹陷部位，而具 有凹陷部位的電性連接墊在接置銲料時會產生兩個問題，第一個問題是，電性連接墊因不平整而容易有不易銲接的問題；第二個更為嚴重的問題是，即便是想盡辦法完成銲接動作，但因該電性連接墊不平整，所以還是會有部分該電性連接墊無法接觸銲球，這種銲接不良的現象，容易在後續加熱或落摔等信賴性實驗時產生銲接點斷裂的問題。

雖然，有廠商使用樹脂填孔的方式，例如先將樹脂材料填入電鍍孔的孔洞中，再於該電鍍孔上形成電性連接墊，以得到平整度較佳的電性連接墊，再繼續進行其他製程；然而，這種樹脂填孔技術僅能適用在線寬線距較大的產品，例如塑性球格陣列(plastic ball grid array，PBGA)，而線寬線距較小的產品便無法使用，例如晶片尺寸封裝件(chip scale package，CSP)；惟，具有較細與較高密度之線路的產品本就是業界積極研發的目標，因此，必須有更新的技術來克服塞孔之銲接不良的問題。

有鑒於上述習知技術之缺失，本發明提供一種半導體封裝件之製法，係包括：於一基板本體中形成貫穿其相對兩表面之導電通孔，且其中一該表面係為置晶側；於該基板本體之置晶側之導電通孔之端面上形成電性連接凸塊，並於該基板本體之兩表面上形成線路層；以及於該基板本體上接置晶片，該晶片藉由該電性連接凸塊電性連接該基板本體。

於本發明之製法中，該晶片之一表面上具有銅柱，於 該銅柱上形成有銲料，該晶片與該基板本體之間進一步藉由銅柱、銲料與電性連接凸塊電性連接，該銅柱之底部具有一與銲料電性連接的銅柱端面，該電性連接凸塊立體地突出於導電通孔之端面，其頂部為一承接面，該承接面之面積小於該銅柱端面之面積，該電性連接凸塊之最窄寬度小於該銅柱端面之直徑，以令該銲料熔融時得以包覆該電性連接凸塊，以提高銲接信賴性。

再者，前述承接面之圖案係為矩形、十字形、圓形或其他外形，但不以此為限。

而前述電性連接凸塊與線路層之形成步驟係包括：於該基板本體之兩表面與該基板本體之導電通孔之端面上形成導電層；於該導電層上電鍍形成該電性連接凸塊與線路層；以及移除外露的該導電層。

另外，增加說明本發明之製法中，前述導電通孔之形成步驟係包括：提供一該兩表面均形成有第一金屬層之該基板本體；形成貫穿該兩表面與兩第一金屬層的通孔；於各該第一金屬層上形成第二金屬層，該第二金屬層並填入該通孔中而構成該導電通孔，形成該第一金屬層與第二金屬層之材質係為銅；以及移除高於各該表面之第一金屬層與第二金屬層。

於本發明之製法中，形成該通孔之方式係為機械鑽孔或雷射鑽孔。

所述之半導體封裝件之製法中，形成該基板本體之材質係為雙馬來醯亞胺-三氮雜苯樹脂。

本發明復提供一種半導體封裝件，係包括：基板本體，係具有相對之兩表面，且其中一該表面係為置晶側；導電通孔，係形成於該基板本體中，且貫穿該相對兩表面；電性連接凸塊，係形成於該基板本體之置晶側之導電通孔之端面上；線路層，係形成於該基板本體之置晶側之表面上；以及晶片，係接置於該基板本體上，該晶片與該基板本體之間藉由該電性連接凸塊電性連接。

所述之半導體封裝件中，該晶片之一表面上具有銅柱，該銅柱上設置有銲料，該晶片與該基板本體之間進一步藉由銅柱、銲料與電性連接凸塊電性連接；或者，該電性連接凸塊上設置有銲料，該銲料上設置有銅柱，該晶片與該基板本體之間進一步藉由銅柱、銲料與電性連接凸塊電性連接。

於前所述之半導體封裝件，該線路層電性連接該電性連接凸塊該銅柱之底部具有一與銲料電性連接的銅柱端面，該電性連接凸塊立體地突出於導電通孔之端面，其電性連接凸塊之頂部為一承接面，該銅柱之底部具有一與銲料電性連接的銅柱端面，該承接面之面積小於該銅柱端面之面積，該電性連接凸塊之最窄寬度小於該銅柱端面之直徑，以令該銲料熔融時得以包覆該電性連接凸塊，進而提高銲接信賴性。

此外，前述承接面之圖案係為矩形、十字形、圓形或其他外形，但不以此為限。而形成該基板本體之材質係為雙馬來醯亞胺-三氮雜苯樹脂，亦不以此為限。

依上所述，本發明係於基板之置晶側之導電通孔之端面上形成電性連接凸塊，且該電性連接凸塊立體地突出於導電通孔之端面，使得後續覆晶接置用之銲料能包覆圍繞該電性連接凸塊，進而能提高晶片與基板間的銲接效果與銲接信賴性。

10‧‧‧基板本體

101‧‧‧表面

100‧‧‧通孔

11‧‧‧第一金屬層

12‧‧‧第二金屬層

121‧‧‧導電通孔

13‧‧‧導電層

141‧‧‧線路層

142‧‧‧電性連接凸塊

1421‧‧‧承接面

20‧‧‧晶片

21‧‧‧銅柱

211‧‧‧銅柱端面

30‧‧‧銲料

第1A至1F圖係本發明之半導體封裝件及其製法的剖視圖；以及第2A至2C圖係第1F圖之俯視圖的不同態樣。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之用語亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

請參閱第1A至1F圖，其係本發明之半導體封裝件及 其製法的剖視圖。

首先，請參照第1A圖，提供一兩表面101均形成有第一金屬層11之基板本體10，並藉由機械鑽孔或雷射鑽孔方式形成貫穿該兩表面101與兩第一金屬層11的通孔100，形成該第一金屬層11之材質係為銅，且形成該基板本體10之材質係為雙馬來醯亞胺-三氮雜苯樹脂(Bismaleimide-Triazine resin，BT樹脂)。

接著，請參照第1B圖，於各該第一金屬層11上形成第二金屬層12，該第二金屬層12並填入該通孔100中而構成導電通孔121，形成該第二金屬層12之材質係為銅。

請參照第1C圖，移除高於各該表面101之第一金屬層11與第二金屬層12。

請參照第1D圖，於該基板本體10之兩表面101與該基板本體10之導電通孔121之端面上形成導電層13，並於該導電層13上電鍍形成線路層141，且於該基板本體10之置晶側(於本實施例為上側)之導電通孔121之端面上形成電性連接凸塊142，並可視實際作業所需，一併成形該線路層141與電性連接凸塊142，令該電性連接凸塊142之頂部為一承接面1421。

請參照第1E圖，藉由閃蝕(flash etching)方式移除外露的該導電層13。

請參照第1F圖，於該電性連接凸塊142上覆晶接置晶片20，該晶片20之一表面上具有銅柱21，該銅柱21之底部具有一與銲料30電性連接的銅柱端面211，該晶片20 係藉由銅柱21、銲料30與電性連接凸塊142電性連接基板本體10。

請參閱第2A至2C圖，其係第1F圖之俯視圖的不同態樣，且為了便於說明而僅顯示銅柱端面211、承接面1421與導電通孔121之端面。

如第2A圖所示，本發明之承接面1421之面積小於該銅柱端面211之面積，該電性連接凸塊142之最窄寬度小於該銅柱端面211之直徑，且電性連接凸塊142立體地突出於導電通孔121之端面，請同時參閱第1F圖，以令該銲料30熔融時得以包覆該電性連接凸塊142，以提高銲接信賴性。

而在此第2A圖中，該承接面1421之圖案係為矩形，但不以此為限。

再參考第2B圖，係第2A圖之另一態樣，該承接面1421之面積小於該銅柱端面211之面積，且該電性連接凸塊142之最窄寬度小於該銅柱端面211之直徑，該承接面1421之圖案係十字形，但亦不以此為限，該承接面1421之圖案亦可例如為圓形或其他形狀。

如第2C圖所示，係第2A圖之又一態樣，本圖式復顯示該線路層141與電性連接凸塊142，該線路層141係連接該電性連接凸塊142。

本發明復提供一種半導體封裝件，係包括：基板本體10，係具有相對之兩表面101，且其中一該表面101係為置晶側；導電通孔121，係形成於該基板本體10中，且貫 穿其相對兩表面101；電性連接凸塊142，係形成於該基板本體10之置晶側之導電通孔121之端面上；線路層141，係形成於該基板本體10之置晶側之表面101上；以及晶片20，係接置於該基板本體10上，該晶片20之一表面上具有銅柱21，該銅柱21上設置有銲料30，該晶片20藉由銅柱21、銲料30與電性連接凸塊142電性連接基板本體10。

前述之半導體封裝件中，該銅柱21之底部具有一與銲料30電性連接的銅柱端面211，該電性連接凸塊142立體地突出於導電通孔121之端面，請同時參閱第1F圖，該電性連接凸塊142之頂部為一承接面1421，該承接面1421之面積小於該銅柱端面211之面積，該電性連接凸塊142之最窄寬度小於該銅柱端面211之直徑，以令該銲料30熔融時得以包覆該電性連接凸塊142，以提高銲接信賴性。

於本實施例之半導體封裝件中，該承接面1421之圖案係矩形、十字形、圓形或其他外形，但不以此為限。而形成該基板本體10之材質係為雙馬來醯亞胺-三氮雜苯樹脂(Bismaleimide-Triazine resin，BT樹脂)，亦不以此為限。

綜上所述，相較於習知技術，由於本發明係於基板之置晶側之導電通孔之端面上形成電性連接凸塊，且該電性連接凸塊立體地突出於導電通孔之端面，使得後續覆晶接置用之銲料能包覆圍繞該電性連接凸塊，即銲料與基板本體間的接觸面積顯著增加，進而能改善習知塞孔處銲接品質不佳的問題，並有效提高晶片與基板間的銲接效果與銲接信賴性。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

10‧‧‧基板本體

101‧‧‧表面

100‧‧‧通孔

121‧‧‧導電通孔

13‧‧‧導電層

141‧‧‧線路層

142‧‧‧電性連接凸塊

1421‧‧‧承接面

20‧‧‧晶片

21‧‧‧銅柱

211‧‧‧銅柱端面

30‧‧‧銲料

Claims (15)

1. 一種半導體封裝件之製法，係包括：於一基板本體中形成複數貫穿其相對兩表面之導電通孔；於該基板本體之一該表面之導電通孔之端面上形成電性連接凸塊，並於該基板本體之兩表面上形成線路層；以及於該基板本體上接置晶片，該晶片藉由該電性連接凸塊電性連接該基板本體，其中，該晶片之一表面上具有銅柱，於該銅柱上形成有銲料，該晶片與該基板本體之間藉由銅柱、銲料與電性連接凸塊電性連接，且該銲料包覆該電性連接凸塊。
2. 如申請專利範圍第1項所述之半導體封裝件之製法，其中，該電性連接凸塊之頂部為一承接面，該銅柱之底部具有一與銲料電性連接的銅柱端面，該承接面之面積小於該銅柱端面之面積。
3. 如申請專利範圍第2項所述之半導體封裝件之製法，其中，該承接面之圖案係矩形、十字形或圓形。
4. 如申請專利範圍第1項所述之半導體封裝件之製法，其中，該電性連接凸塊之最窄寬度小於該銅柱端面之直徑。
5. 如申請專利範圍第1項所述之半導體封裝件之製法，其中，於該基板本體中形成該導電通孔之步驟係包括： 提供一該兩表面均形成有第一金屬層之該基板本體；形成貫穿該兩表面與兩第一金屬層的通孔；於各該第一金屬層上形成第二金屬層，該第二金屬層並填入該通孔中而構成該導電通孔；以及移除高於各該表面之第一金屬層與第二金屬層。
6. 如申請專利範圍第5項所述之半導體封裝件之製法，其中，形成該第一金屬層與第二金屬層之材質係為銅。
7. 如申請專利範圍第5項所述之半導體封裝件之製法，其中，形成該通孔之方式係為機械鑽孔或雷射鑽孔。
8. 如申請專利範圍第1項所述之半導體封裝件之製法，其中，形成該電性連接凸塊與線路層之步驟係包括：於該基板本體之兩表面與該基板本體之導電通孔之端面上形成導電層；於該導電層上電鍍形成該電性連接凸塊與線路層；以及移除外露的該導電層。
9. 如申請專利範圍第1項所述之半導體封裝件之製法，其中，形成該基板本體之材質係為雙馬來醯亞胺-三氮雜苯樹脂。
10. 一種半導體封裝件，係包括：基板本體，係具有相對之兩表面；複數導電通孔，係形成於該基板本體中，且貫穿該相對兩表面； 電性連接凸塊，係形成於該基板本體之一該表面之導電通孔之端面上；線路層，係形成於該基板本體之該表面上；以及晶片，係接置於該基板本體上，該晶片與該基板本體之間藉由該電性連接凸塊電性連接，其中，該晶片之一表面上具有銅柱，該銅柱上設置有銲料，該晶片與該基板本體之間藉由銅柱、銲料與電性連接凸塊電性連接，且該銲料包覆該電性連接凸塊。
11. 如申請專利範圍第10項所述之半導體封裝件，其中，該線路層電性連接該電性連接凸塊。
12. 如申請專利範圍第10項所述之半導體封裝件，其中，該電性連接凸塊之最窄寬度小於該銅柱端面之直徑。
13. 如申請專利範圍第10項所述之半導體封裝件，其中，該電性連接凸塊之頂部為一承接面，該銅柱之底部具有一與銲料電性連接的銅柱端面，該承接面之面積小於該銅柱端面之面積。
14. 如申請專利範圍第13項所述之半導體封裝件，其中，該承接面之圖案係矩形、十字形或圓形。
15. 如申請專利範圍第10項所述之半導體封裝件，其中，形成該基板本體之材質係為雙馬來醯亞胺-三氮雜苯樹脂。