[go: up one dir, main page]

CN111128913B - 一种芯片的倒装焊接封装结构及其方法 - Google Patents

一种芯片的倒装焊接封装结构及其方法 Download PDF

Info

Publication number
CN111128913B
CN111128913B CN201911353667.9A CN201911353667A CN111128913B CN 111128913 B CN111128913 B CN 111128913B CN 201911353667 A CN201911353667 A CN 201911353667A CN 111128913 B CN111128913 B CN 111128913B
Authority
CN
China
Prior art keywords
chip
micro
conductive column
tin
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911353667.9A
Other languages
English (en)
Other versions
CN111128913A (zh
Inventor
梁晓波
张梅菊
黄漫国
刘冠华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Ruisai Chang Cheng Aeronautical M & C Technology Co ltd
AVIC Intelligent Measurement Co Ltd
China Aviation Industry Corp of Beijing Institute of Measurement and Control Technology
Original Assignee
Beijing Ruisai Chang Cheng Aeronautical M & C Technology Co ltd
AVIC Intelligent Measurement Co Ltd
China Aviation Industry Corp of Beijing Institute of Measurement and Control Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Ruisai Chang Cheng Aeronautical M & C Technology Co ltd, AVIC Intelligent Measurement Co Ltd, China Aviation Industry Corp of Beijing Institute of Measurement and Control Technology filed Critical Beijing Ruisai Chang Cheng Aeronautical M & C Technology Co ltd
Priority to CN201911353667.9A priority Critical patent/CN111128913B/zh
Publication of CN111128913A publication Critical patent/CN111128913A/zh
Application granted granted Critical
Publication of CN111128913B publication Critical patent/CN111128913B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W74/117—
    • H10W74/012—
    • H10W74/15—
    • H10W74/00—
    • H10W90/724—

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明涉及一种芯片的倒装焊接封装结构，封装结构包括芯片、塑封、焊料和基板；所述芯片底面由焊料形成微凸点，微凸点开有盲孔；基板设置有铜柱，所述导电柱插接在所述盲孔中，导电柱的内径与所述盲孔的外径相适配；所述芯片和微凸点均被塑封包覆。本发明利用传统半导体加工方法解决了现有芯片倒装焊接时不易对准、润湿不好、容易错位，连接强度不高等问题出现，具有工艺简单，容易操作等优点。

Description

一种芯片的倒装焊接封装结构及其方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种芯片的倒装焊接封装结构及其方法。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高，以及新型的集成电路出现，封装技术在集成电路中扮演着越来越重要的角色，，在整个电子系统的价值中所占的比例越来越大。同时，随着集成电路特征尺寸达到纳米级，晶体管向更高密度、更高的时钟频率发展，封装也向更高密度的方向发展。随着封装密度不断提高，芯片与芯片或者芯片与封装基板的窄节距电学互连及其可靠性已成为挑战。铜柱凸点倒装互连技术，以其良好的电学性能、抗电迁移能力，正成为下一代芯片窄节距互连的关键技术。
然而，由于凸点尺寸较小，与基板焊盘接触面积较小，导致凸点与焊盘经常出现不易对准、润湿不好、焊接时容易错位，连接强度不高等问题出现。严重降低了芯片倒装焊接效率及性能。
鉴于以上所述，提供一种工艺简单、容易对准、封装强度较高的封装结构和封装方法。
发明内容
本发明所要解决的技术问题：解决现有倒装焊接过程中不易对准、润湿不好、焊接时容易错位、连接强度不高等问题。
技术方案：
本发明提供一种芯片的倒装焊接封装结构，封装结构包括芯片(1)、塑封(6)、焊料和基板(4)；
所述芯片底面由焊料形成微凸点，微凸点开有盲孔；
基板设置有铜柱(5)，所述导电柱插接在所述盲孔中，导电柱的内径与所述盲孔的外径相适配；
所述芯片和微凸点均被塑封包覆。
进一步的，所述微凸点通过微加工形成，优选地，通过激光微加工形成。
进一步的，所述微凸点为焊料。优选地，所述焊料材质为锡、锡银合金、锡银铜合金。
进一步的，所述微凸点构造为球体或者立方体。
进一步的，所述导电柱为铜柱，或所述导电柱为圆柱或棱柱。
提供一种芯片的倒装焊接封装方法，包括如下步骤：
步骤一、采用微加工工艺在芯片底面构造出微凸点，在所述微凸点上加工出盲孔；在基板的焊盘上成型出导电柱(5)；
步骤二、将所述芯片与所述基板贴合，使得所述导电柱插入所述盲孔；
步骤三、对所述导电柱和所述盲孔实施扩散焊接，优选为回流焊接；
步骤四、焊接完成后用塑封料包裹所述芯片和，将芯片在基板上进行封装。
进一步的，所述微加工工艺为激光、电镀、溅射或者气相沉积工艺。
进一步的，每个所述的微凸点上形成有多个盲孔，每个盲孔插接一个所述导电柱。
进一步的，所述导电柱为铜柱，微凸点为锡或锡基钎料，所述回流焊接中，使锡或锡基钎料充分反应生成Cu3Sn。Cu3Sn具有较高的强度和更高的熔点，可以使焊点具有更高的强度，还可以防止在后续再次回流中焊点回熔的现象发生。
本发明的有益效果：本发明利用传统半导体加工方法解决了现有芯片倒装焊接时不易对准、润湿不好、容易错位，连接强度不高等问题出现，具有工艺简单，容易操作等优点。本发明不仅可以应用于IC封装中的二级封装，其发明思路还可以应用于晶圆级封装、三维封装、系统级封装以及MEMS封装，能够大幅度提高封装焊点的质量及强度，降低封装的难度，在半导体制造领域具有广泛的应用前景。
附图说明
图1为本发明塑封后的结构示意图；
图2为微凸点的结构示意图；
图3为本发明的方法中未用塑封料包裹前的示意图；
其中：1-芯片；2-微凸点；3-导电柱；4-基板；5-盲孔；6-塑封。
具体实施方式
结合附图给出如下实施例
实施例1，参见图1-2，本发明提供一种芯片的倒装焊接封装结构，封装结构包括芯片(1)、塑封(6)、焊料和基板(4)；
所述芯片底面由焊料形成微凸点，微凸点开有盲孔；
基板设置有铜柱(5)，所述导电柱插接在所述盲孔中，导电柱的内径与所述盲孔的外径相适配；
所述芯片和微凸点均被塑封包覆。
所述微凸点为焊料，所述焊料材质为锡、锡银合金、锡银铜合金。
所述微凸点构造为球体。
所述导电柱为铜柱，或所述导电柱为圆柱。
芯片的倒装焊接封装方法，包括如下步骤：
步骤一、采用微加工工艺在芯片底面构造出微凸点，在所述微凸点上加工出盲孔；在基板的焊盘上成型出导电柱(5)；
步骤二、将所述芯片与所述基板贴合，使得所述导电柱插入所述盲孔；
步骤三、对所述导电柱和所述盲孔实施扩散焊接，优选为回流焊接；
步骤四、焊接完成后用塑封料包裹所述芯片和，将芯片在基板上进行封装。
所述微加工工艺为激光工艺。
实施例2，参见图3，本发明提供一种芯片的倒装焊接封装结构，封装结构包括芯片(1)、塑封(6)、焊料和基板(4)；
所述芯片底面由焊料形成微凸点，微凸点开有盲孔；
基板设置有铜柱(5)，所述导电柱插接在所述盲孔中，导电柱的内径与所述盲孔的外径相适配；
所述芯片和微凸点均被塑封包覆。
所述微凸点通过激光微加工形成。
所述微凸点为焊料，所述焊料材质为锡、锡银合金、锡银铜合金。
所述微凸点构造为球体。
所述导电柱为铜柱，或所述导电柱为圆柱。
芯片的倒装焊接封装方法，包括如下步骤：
步骤一、采用微加工工艺在芯片底面构造出微凸点，在所述微凸点上加工出盲孔；在基板的焊盘上成型出导电柱(5)；
步骤二、将所述芯片与所述基板贴合，使得所述导电柱插入所述盲孔；
步骤三、对所述导电柱和所述盲孔实施扩散焊接，优选为回流焊接；
步骤四、焊接完成后用塑封料包裹所述芯片和，将芯片在基板上进行封装。
所述微加工工艺为激光、电镀、溅射或者气相沉积工艺。
每个所述的微凸点上形成有多个盲孔，每个盲孔插接一个所述导电柱。
所述导电柱为铜柱，微凸点为锡或锡基钎料，所述回流焊接中，使锡或锡基钎料充分反应生成Cu3Sn。Cu3Sn具有较高的强度和更高的熔点，可以使焊点具有更高的强度，还可以防止在后续再次回流中焊点回熔的现象发生。

Claims (7)

1.一种芯片的倒装焊接封装方法，包括如下步骤：
步骤一、采用微加工工艺在芯片底面构造出微凸点，所述微凸点为焊料；所述微加工工艺为激光、电镀、溅射或者气相沉积工艺，在所述微凸点上加工出盲孔；在基板的焊盘上成型出导电柱（5）；所述导电柱为铜柱，且所述导电柱为圆柱或棱柱；
步骤二、将所述芯片与所述基板贴合，使得所述导电柱插入所述盲孔；所述导电柱的外径与盲孔的内径相适配；
步骤三、对所述导电柱和所述盲孔实施扩散焊接，所述扩散焊接为回流焊接；
步骤四、焊接完成后用塑封料包裹所述芯片，将芯片在基板上进行封装。
2.根据权利要求1所述的一种芯片的倒装焊接封装方法，其特征在于：微凸点为锡或锡基钎料，所述回流焊接中，使锡或锡基钎料充分反应生成Cu3Sn。
3.根据权利要求1所述的一种芯片的倒装焊接封装方法，其特征在于：每个所述的微凸点上形成有多个盲孔，每个盲孔插接一个所述导电柱。
4.一种采用如权利要求1-3之一所述的方法制备的芯片的倒装焊接封装结构，其特征在于：封装结构包括芯片（1）、塑封（6）、焊料和基板（4）；
所述芯片底面由焊料形成微凸点，所述焊料材质为锡、锡银合金或锡银铜合金，微凸点开有盲孔；
基板设置有导电柱（5），所述导电柱插接在所述盲孔中，导电柱的外径与所述盲孔的内径相适配；所述导电柱为铜柱，且所述导电柱为圆柱或棱柱；
所述芯片和微凸点均被塑封包覆。
5.根据权利要求4所述的一种芯片的倒装焊接封装结构，其特征在于：所述微凸点通过微加工形成。
6.根据权利要求5所述的一种芯片的倒装焊接封装结构，其特征在于：所述微加工为激光微加工。
7.根据权利要求4所述的一种芯片的倒装焊接封装结构，其特征在于：所述微凸点构造为球体或者立方体。
CN201911353667.9A 2019-12-24 2019-12-24 一种芯片的倒装焊接封装结构及其方法 Active CN111128913B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911353667.9A CN111128913B (zh) 2019-12-24 2019-12-24 一种芯片的倒装焊接封装结构及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911353667.9A CN111128913B (zh) 2019-12-24 2019-12-24 一种芯片的倒装焊接封装结构及其方法

Publications (2)

Publication Number Publication Date
CN111128913A CN111128913A (zh) 2020-05-08
CN111128913B true CN111128913B (zh) 2022-02-11

Family

ID=70502784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911353667.9A Active CN111128913B (zh) 2019-12-24 2019-12-24 一种芯片的倒装焊接封装结构及其方法

Country Status (1)

Country Link
CN (1) CN111128913B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420528B (zh) * 2020-11-27 2021-11-05 上海易卜半导体有限公司 半导体封装方法、半导体组件以及包含其的电子设备
CN114242603A (zh) * 2021-12-15 2022-03-25 苏州汉天下电子有限公司 半导体组件、制备方法及半导体器件
CN114429914A (zh) * 2022-01-26 2022-05-03 深圳市潜力创新科技有限公司 一种防粘连和虚焊的倒装焊焊接方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051356A (zh) * 2013-03-14 2014-09-17 台湾积体电路制造股份有限公司 叠层封装结构及其形成方法
CN104241236A (zh) * 2014-08-28 2014-12-24 南通富士通微电子股份有限公司 一种半导体倒装封装结构
CN104779231A (zh) * 2014-01-15 2015-07-15 矽品精密工业股份有限公司 半导体封装件及其制法
CN106816417A (zh) * 2017-01-13 2017-06-09 南京大学 一种高密度封装及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3263875B2 (ja) * 1993-08-24 2002-03-11 ソニー株式会社 表面実装型電子部品の製造方法及び表面実装型電子部品
JP2004158701A (ja) * 2002-11-07 2004-06-03 Seiko Epson Corp 素子チップ実装用のバンプ構造及びその形成方法
JP2004207293A (ja) * 2002-12-24 2004-07-22 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US8390117B2 (en) * 2007-12-11 2013-03-05 Panasonic Corporation Semiconductor device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051356A (zh) * 2013-03-14 2014-09-17 台湾积体电路制造股份有限公司 叠层封装结构及其形成方法
CN104779231A (zh) * 2014-01-15 2015-07-15 矽品精密工业股份有限公司 半导体封装件及其制法
CN104241236A (zh) * 2014-08-28 2014-12-24 南通富士通微电子股份有限公司 一种半导体倒装封装结构
CN106816417A (zh) * 2017-01-13 2017-06-09 南京大学 一种高密度封装及其制造方法

Also Published As

Publication number Publication date
CN111128913A (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
US9252120B2 (en) Copper post solder bumps on substrates
KR102650296B1 (ko) 범프 구조물을 갖는 반도체 디바이스 및 반도체 디바이스의 제조 방법
US11112570B2 (en) Fabrication method of high aspect ratio solder bumping with stud bump and injection molded solder, and flip chip joining with the solder bump
US8117982B2 (en) Method and apparatus for depositing coplanar microelectronic interconnectors using a compliant mold
TWI695432B (zh) 封裝及其形成方法
CN103325760B (zh) 形成于半导体基板上的导电凸块及其制法
US8431478B2 (en) Solder cap bump in semiconductor package and method of manufacturing the same
US10373941B2 (en) Package-on-package structures and methods for forming the same
CN107123605A (zh) 半导体封装件及其返工工艺
Koh et al. Copper pillar bump technology progress overview
CN111128913B (zh) 一种芯片的倒装焊接封装结构及其方法
CN104051443B (zh) 高密度可堆叠封装结构及制作方法
CN107195617A (zh) 基于不同高度铜柱的三维封装结构及其制造方法
CN107195613A (zh) 基于不同高度铜柱的三维封装结构及其制造方法
CN101770994A (zh) 具有金属突点的半导体封装基板
CN218975440U (zh) 芯片导电柱
US9601374B2 (en) Semiconductor die assembly
US9343420B2 (en) Universal solder joints for 3D packaging
US12199059B2 (en) Sintering a nanoparticle paste for semiconductor chip join
CN111244056A (zh) 具有高支护外围焊料凸块的晶片级封装器件
CN121076018A (zh) 一种封装晶圆的微凸点结构、制备方法及封装晶圆组合结构
Schulte et al. Interconnect Structure for Room Temperature 3D-IC Stacking Employing Binary Alloying for High Temperature Stability
CN103531559A (zh) 倒装芯片键合结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant