TWI569386B - 結構與方法 - Google Patents
結構與方法 Download PDFInfo
- Publication number
- TWI569386B TWI569386B TW102145307A TW102145307A TWI569386B TW I569386 B TWI569386 B TW I569386B TW 102145307 A TW102145307 A TW 102145307A TW 102145307 A TW102145307 A TW 102145307A TW I569386 B TWI569386 B TW I569386B
- Authority
- TW
- Taiwan
- Prior art keywords
- support material
- package substrate
- package
- package member
- device die
- Prior art date
Links
Classifications
-
- H10W90/00—
-
- H10W74/014—
-
- H10W74/016—
-
- H10W90/401—
-
- H10W90/701—
-
- H10W72/01323—
-
- H10W72/01325—
-
- H10W72/0198—
-
- H10W72/072—
-
- H10W72/073—
-
- H10W72/241—
-
- H10W72/248—
-
- H10W72/252—
-
- H10W72/255—
-
- H10W72/332—
-
- H10W72/354—
-
- H10W72/856—
-
- H10W74/15—
-
- H10W90/724—
-
- H10W90/734—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本發明係關於封裝,更特別關於其支撐材料與成型材料的位置。
在積體電路封裝的領域中,裝置晶粒可接合至封裝基板。一般在裝置晶粒封裝中,多個裝置晶粒係接合至多個封裝基板,且封裝基板包含於封裝基板條中。再流動製程後,封裝基板與裝置晶粒經由焊料區彼此接合。
接著將成型底填物成型於裝置晶粒上。成型底填物可施加至裝置晶粒與封裝基板之間的空間。上述成型方法可為封裝基板帶的規模,以同時成型多個裝置晶粒。
本發明一實施例提供之結構,包括:第一封裝構件;第二封裝構件,位於第一封裝構件上並接合至第一封裝構件;支撐材料,位於第一封裝構件與第二封裝構件之間的空隙中;以及成型材料,位於空隙中並包圍支撐材料。
本發明一實施例提供之結構,包括:第一封裝構件;第二封裝構件,位於第一封裝構件上並經由多個電性連接物接合至第一封裝構件,電性連接物與第二封裝構件之周邊區相鄰,且其中第一封裝構件與第二封裝構件之間的空隙之中心
區域中不具有任何電性連接物於其中;支撐材料,位於空隙中,且電性連接物包圍支撐材料;以及成型材料,位於空隙中並接觸支撐材料。
本發明一實施例提供之方法,包括:施加支撐材料至第一封裝構件的表面,其中第一封裝構件包括多個電性連接物於表面上,電性連接物與第一封裝構件的周邊區相鄰,且其中支撐材料與表面的中心區域相鄰;以及在施加支撐材料後,經由電性連接物將第一封裝構件接合至第二封裝構件,而支撐材料係位於第一封裝構件與第二封裝構件之間。
SD1‧‧‧間隔距離
H1‧‧‧高度
L1、L2‧‧‧長度
T1‧‧‧厚度
W1、W2‧‧‧寬度
1B-1B、2B-2B‧‧‧切線
10‧‧‧焊料區
22、24‧‧‧模具
26‧‧‧開口
28‧‧‧方向
30‧‧‧封裝
32‧‧‧界面
100、200‧‧‧封裝構件
112、202、212‧‧‧連接物
114‧‧‧中心區域
116‧‧‧支撐材料
118‧‧‧中心
201‧‧‧封裝基板
204‧‧‧重佈線路
210‧‧‧成型材料
第1A-4A圖、1B-4B圖、第5圖係某些實施例中,製作封裝之製程階段的上視圖、下視圖、與剖視圖。
下述內容將詳述如何製作與使用本發明實施例。可以理解的是,這些實施例所提供的多種可行發明概念,以實施於多種特定方式。然而這些特定實施例僅用以說明而非侷限本發明。
下述多種實施例將提供封裝與其形成方法,除了說明形成封裝的製程階段,亦討論這些實施例的變化與操作。在多種實施例中,相同標號將用以標示類似元件。
第1A與1B圖分別為某些實施例中,封裝構件的下視圖與剖視圖。第1B圖之剖視圖對應第1A圖中的切線1B-1B。封裝構件100可為裝置晶粒,其包含主動裝置如電晶體(未圖示)
於其中。不過封裝構件100亦可為其他種類的封裝構件。舉例來說封裝構件100可為包含中介物(不包含主動裝置於其中)的封裝,且裝置晶粒係接合至中介物。中介物可包含或不包含被動裝置如電阻、電容、電感、及/或類似被動裝置形成其中。封裝構件100包含多個連接物112於封裝構件100的一側。在下述說明中,封裝構件100具有連接物112於其上的一側將稱作下表面。在某些實施例中,連接物包含金屬柱如銅柱,其中焊料蓋可(或不可)形成於金屬柱上。在其他實施例中,連接物112包含焊料球。連接物112中的金屬柱之組成可為銅或銅合金,並可包含額外層狀物(未圖示)如鎳層、鈀層、金層、或類似物。
連接物112位於封裝構件100的周邊區。在某些實施例中,封裝構件100包含四個側邊,且連接物112與封裝構件100的四個側邊相鄰。封裝構件100其下表面的中心區域114無任何連接物112形成其中。中心區域114可具有任何上視形狀。舉例來說,如第1A圖所示的某些實施例中,中心區域114的上視形狀為矩形,但其亦可為方形。在其他實施例(未圖示)中,中心區域114之上視形狀為圓形、六角形、或類似形狀。中心區域114可包含封裝構件100的中心118與周圍區域。在某些實施例中,中心區域114之尺寸(如長度L1與寬度W1),大於或等於約50%的封裝構件100之尺寸(如長度L2與寬度W2)。第1B圖係封裝構件100的剖視圖,特別圖示其中心區域114。由圖式可知,第1A圖的中心區域114為連續區域,並未被連接物112分隔。在其他實施例中,連接物112可將中心區域114分隔為兩個、三個、四個、或更多的子區域,且連接物112形成於這些
子區域之間。
第2A與2B圖分別為下視圖與剖視圖。如第2A圖所示,支撐材料116位於封裝構件100的下表面上與中心區域114中。此外,中心118可填有支撐材料116。支撐材料116可為介電材料如晶粒貼合膜(DAF)或非導電膜(NCF),作為黏結物使晶粒貼合至其他封裝構件。支撐材料116可包含有機材料如高分子、樹脂、環氧樹脂、及/或類似物。在其他實施例中,支撐材料116包含成型底填物。支撐材料116亦可為非有機材料。在某些實施例中,當支撐材料116施加至封裝構件100的下表面上時,其狀態可為膏狀物,且施加方法可為孔版印刷或另一可用方法。如第2A圖所示的某些實施例中,支撐材料116並未接觸任一連接物112,且兩者彼此相隔。在其他實施例中,支撐材料116可填入某些相鄰的連接物112之間,並接觸包圍某些連接物112。在其他實施例中,支撐材料116為固體材料並預先剪裁為適當尺寸,再黏結至封裝構件的下表面。所有的支撐材料116具有一致厚度。
當支撐材料116以膏狀(高黏度液體)的形態施加時,可完全或部份硬化。在某些實施例中,黏結時的支撐材料116為固體材料時,支撐材料116可為介電板。不過在其他實施例中,支撐材料116亦可為半導體板或導電板。
支撐材料116的下視面積可比封裝構件100的下視面積大上約20%。實驗結果指出支撐材料116需具有較大面積才可支撐封裝構件100,並避免封裝構件100在後續成型製程(見第4A與4B圖)中扭曲。若支撐材料116較小,其支撐力可能不足
而造成扭曲現象。支撐材料116之下視面積亦可比封裝構件100之下視面積大上約40%或50%,以改善支撐材料116的支撐力。此外,支撐材料116之下視面積可比中心區域114之下表面面積大上約20%至約80%之間,且中心區域114不具有任何連接物112於其中。
如第2A圖所示的某些實施例中,支撐材料116為連續區域的單一部件以黏結至封裝構件100。在其他實施例中,支撐材料116可包含多個彼此分隔的部件。在這些實施例中,連接物112可(或不可)位於支撐材料116之分隔的部件之間。
第2B圖係對應第2A圖中切線2B-2B的剖視圖,顯示封裝構件100與支撐材料116。在某些實施例中,控制支撐材料116之厚度T1,使其與封裝構件100接合至封裝構件100後的間隔距離SD1(見第4B圖)相等。在某些實施例中,厚度T1小於連接物112的高度H1。在其他實施例中,厚度T1實質上大於或等於連接物112的高度H1。
接著如第3A與3B圖所示,多個封裝構件100(彼此可相同)係接合至封裝構件200。在某些實施例中,封裝構件200可為封裝基板條,其包含多個封裝基板201於其中。封裝構件200可具有矩形的上視形狀。在其他實施例中,封裝構件200可為其他種類的封裝構件如中介物。綜上所述,封裝構件200可具有晶圓的形狀,即具有圓形形狀。封裝構件200可包含連接物202與212於其相反兩側上,而連接物202與212可為接合墊或其他種類的連接物。封裝構件200中的重佈線路204可內連線連接物202與對應的連接物212。封裝構件200可為積層基板條,
其包含核層與形成於核層相反兩側上的層狀物。在其他實施例中,封裝構件200為壓合基板條。在又一實施例中,封裝構件200可為印刷電路板(PCB)。
如第3B圖所示,經由再流動焊料區10的步驟,可使封裝構件100與封裝基板201彼此接合。焊料區10可為無鉛焊料、共熔焊料、或類似物。焊料區10可包含預焊料區,其為封裝構件100上的連接物112之一部份。在某些實施例中,連接物112包含無法再流動區如銅柱,因此連接物112亦被標記。在接合製程中,可施加壓力於封裝構件100上,使支撐材料116的下表面接觸封裝構件200的上表面。如此一來,封裝構件的間隔距離SD1將與支撐材料116的厚度T1相等。間隔距離SD1的定義為封裝構件100(未包含連接物112)之下表面,與封裝構件200之上表面之間的距離。綜上所述,藉由調整支撐材料116的厚度T1,可將間隔距離SD1調整至適當數值。如此一來可避免結合焊料區10與連接物112時,造成焊料區10/連接物112碎裂。此外,可使焊料區10/連接物112更緊密而不需顧慮結合步驟。
如第4A與4B圖所示,在接合封裝構件100與200後,採用成型材料210使封裝構件100成型其中。成型材料210亦填入封裝構件100與下方的封裝構件200之間的空隙,如第4B圖所示。成型材料210可為成型底填物,或者其他種類的成型材料。如第4B圖所示之某些實施例的成型製程中,封裝構件200位於底部的模具22上。接著以較上方的模具24覆蓋封裝構件100與200,使封裝構件100與200位於較上方的模具24與底部的模具22所封閉的空間中。接著經由開口26將成型材料210注入
上述空間,而開口26可位於較上方的模具24或底部的模具22中。成型材料210依方向28流入模具之間的空間,填入封裝構件200上的空間、封裝構件100與200之間的空隙、以及連接物112與焊料區10之間的空隙。在成型製程中,由於支撐材料116占據封裝構件100與200之間的中心區域114(見第1A與1B圖),因此不會形成大孔洞。
若上述結構不具有支撐材料116,部份成型材料210在封裝構件100上的區域之流速,會大於部份成型材料在封裝構件100與200之間的空隙之流速。如此一來,在成型材料210填入空隙前,成型材料210已流過對應的封裝構件100上,並形成大孔洞於第1A圖的中心區域114中。在個別的成型製程中,施加於封裝構件100之上表面與下表面上的力量可能不一致而不平衡。這可能造成個別的封裝構件100扭曲或翹曲。藉由在成型製程前新增支撐材料116,可在壓力施加至封裝構件100之上表面時提供支撐。上述壓力來自於施加至封裝構件100之上表面與下表面上的力量不平衡。
在注入成型材料210後,硬化成型材料210。孔洞可能(或沒有)形成於成型材料210中。此外,由於支撐材料116的存在,即使孔洞形成於成型材料210中,亦會比沒有支撐材料116不存在時形成的孔洞小。
在成型製程後移除模具22與24,並將接合的封裝構件100與200切開成多個封裝30。第5圖為封裝30之一者。封裝30包含彼此接合的封裝構件100與封裝基板201。在封裝30中,支撐材料116位於封裝構件100與封裝基板201之間的空隙
中,並占據空隙的中心區域。成型材料210可包圍並接觸支撐材料116。在某些實施例中,支撐材料116與成型材料210可為不同材料。在其他實施例中,支撐材料116與成型材料210可為相同材料。在這些實施例中,仍可在支撐材料116與成型材料210之間發現界面32,因為支撐材料116與成型材料210係硬化於不同的硬化製程中。
在某些實施例中的結構包括:第一封裝構件;第二封裝構件,位於第一封裝構件上並接合至第一封裝構件。支撐材料位於第一封裝構件與第二封裝構件之間的空隙中。成型材料,位於空隙中並包圍支撐材料。沒有任何連接至第一封裝構件與第二封裝構件的電性連接物穿過支撐材料。
在其他實施例中,結構包括:第一封裝構件;第二封裝構件,位於第一封裝構件上並經由多個電性連接物接合至第一封裝構件,電性連接物與第二封裝構件之周邊區相鄰。第一封裝構件與第二封裝構件之間的空隙之中心區域中不具有任何電性連接物於其中。支撐材料位於空隙中,且電性連接物包圍支撐材料。成型材料,位於空隙中並接觸支撐材料。
在又一實施例中,方法包括:施加支撐材料至第一封裝構件的表面,其中第一封裝構件包括多個電性連接物於表面上,電性連接物與第一封裝構件的周邊區相鄰。支撐材料與表面的中心區域相鄰。在施加支撐材料後,經由電性連接物將第一封裝構件接合至第二封裝構件,而支撐材料係位於第一封裝構件與第二封裝構件之間。接著進行成型製程。
雖然上述內容已詳述實施例與其優點,但應理解
在不脫離申請專利範圍和實施例精神的前提下,可進行各種改變、替代、與變更。此外,申請專利範圍不限於上述內容中特定實施例的製程、機器、製作、組成、裝置、方法、和步驟。如本技術領域中具有通常知識者由本發明所知,根據本發明可用的方式與對應實施例,即可採用目前或未來研發之具有實質上相同功能或可達實質上相同結果的製程、機器、製作、組成、裝置、方法或步驟。綜上所述,申請專利範圍包括上述製程、機器、製作、組成、裝置、方法、或步驟。此外,每個申請專利範圍均為個別實施例,且各種申請專利範圍和實施例的組合均屬本發明範疇。
10‧‧‧焊料區
30‧‧‧封裝
32‧‧‧界面
100‧‧‧封裝構件
112‧‧‧連接物
116‧‧‧支撐材料
201‧‧‧封裝基板
210‧‧‧成型材料
Claims (8)
- 一種結構,包括:一封裝基板;一裝置晶粒,位於該封裝基板上;多個焊料區接合該封裝基板與該裝置晶粒;一支撐材料,位於該封裝基板與該裝置晶粒之間的一空隙中,其中該支撐材料與該些焊料區相隔;以及一成型材料,位於該空隙中並包圍該支撐材料,其中該支撐材料直接接觸該裝置晶粒與該封裝基板,該支撐材料與該成型材料之材料不同,且該支撐材料為非有機材料。
- 如申請專利範圍第1項所述之結構,其中該支撐材料位於該些焊料區包圍的區域中。
- 如申請專利範圍第1項所述之結構,不具有任何連接至該封裝基板與該裝置晶粒之間的焊料區穿過該支撐材料。
- 如申請專利範圍第1項所述之結構,其中該支撐材料之中心對準該裝置晶粒之中心。
- 一種結構,包括:一封裝基板;一裝置晶粒,位於該封裝基板上並經由多個焊料區接合至該封裝基板,該些焊料區與該裝置晶粒之周邊區相鄰,且其中該封裝基板與該裝置晶粒之間的空隙之中心區域中不具有任何焊料區於其中; 一支撐材料,位於該空隙中,且該些焊料區包圍該支撐材料,其中該支撐材料與該些焊料區相隔;以及一成型材料,位於該空隙中並接觸該支撐材料,其中該支撐材料直接接觸該裝置晶粒與該封裝基板,該支撐材料與該成型材料之材料不同,且該支撐材料為非有機材料。
- 如申請專利範圍第5項所述之結構,其中該成型材料接觸並包圍每一該些焊料區。
- 一種方法,包括:施加一支撐材料至一封裝基板的一表面,其中該封裝基板包括多個電性連接物於該表面上,該些電性連接物與該封裝基板的周邊區相鄰,且其中該支撐材料與該表面的一中心區域相鄰;以及在施加該支撐材料後,經由該些電性連接物將該封裝基板接合至一裝置晶粒,而該支撐材料係位於該封裝基板與該裝置晶粒之間,其中該支撐材料直接接觸該裝置晶粒與該封裝基板;在接合該封裝基板與該裝置晶粒之步驟後,以一成型材料使該封裝基板成型,其中該成型材料係施加至該封裝基板與該裝置晶粒之間的空隙中,其中該支撐材料與該成型材料之材料不同,且該支撐材料為非有機材料。
- 如申請專利範圍第7項所述之方法,其中該支撐材料係施加至一區域,且該區域不具有該封裝基板的電性連接 物於其中,其中該封裝基板的所有該些電性連接物接合至該裝置晶粒並包圍該支撐材料。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/748,351 US9293404B2 (en) | 2013-01-23 | 2013-01-23 | Pre-applying supporting materials between bonded package components |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201431014A TW201431014A (zh) | 2014-08-01 |
| TWI569386B true TWI569386B (zh) | 2017-02-01 |
Family
ID=51207106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102145307A TWI569386B (zh) | 2013-01-23 | 2013-12-10 | 結構與方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US9293404B2 (zh) |
| TW (1) | TWI569386B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104157583B (zh) * | 2014-08-28 | 2017-01-25 | 山东华芯半导体有限公司 | 一种芯片封装方法及模具 |
| US11139282B2 (en) * | 2018-07-26 | 2021-10-05 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor package structure and method for manufacturing the same |
| US11004827B2 (en) * | 2018-09-18 | 2021-05-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and manufacturing method of semiconductor package |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI282153B (en) * | 2003-06-24 | 2007-06-01 | Fujitsu Ltd | Stacked-type semiconductor device |
| US20080171402A1 (en) * | 2002-10-08 | 2008-07-17 | Marcos Karnezos | Method of fabricating a semiconductor multi-package module having inverted land grid array (lga) package stacked over ball grid array (bga) package |
| TWM462948U (zh) * | 2012-12-17 | 2013-10-01 | 欣興電子股份有限公司 | 封裝結構 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100467946B1 (ko) * | 1997-01-24 | 2005-01-24 | 로무 가부시키가이샤 | 반도체 칩의 제조방법 |
| KR100868419B1 (ko) | 2001-06-07 | 2008-11-11 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체장치 및 그 제조방법 |
| US6780673B2 (en) * | 2002-06-12 | 2004-08-24 | Texas Instruments Incorporated | Method of forming a semiconductor device package using a plate layer surrounding contact pads |
| US6998334B2 (en) * | 2002-07-08 | 2006-02-14 | Micron Technology, Inc. | Semiconductor devices with permanent polymer stencil and method for manufacturing the same |
| JP3912318B2 (ja) * | 2003-05-02 | 2007-05-09 | セイコーエプソン株式会社 | 半導体装置の製造方法および電子デバイスの製造方法 |
| US7141884B2 (en) * | 2003-07-03 | 2006-11-28 | Matsushita Electric Industrial Co., Ltd. | Module with a built-in semiconductor and method for producing the same |
| US7956460B2 (en) * | 2004-12-28 | 2011-06-07 | Rohm Co., Ltd. | Semiconductor chip and method for manufacturing same, electrode structure of semiconductor chip and method for forming same, and semiconductor device |
| KR100885924B1 (ko) * | 2007-08-10 | 2009-02-26 | 삼성전자주식회사 | 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법 |
| US8004073B2 (en) * | 2009-06-17 | 2011-08-23 | Stats Chippac Ltd. | Integrated circuit packaging system with interposer and method of manufacture thereof |
| US7902666B1 (en) * | 2009-10-05 | 2011-03-08 | Powertech Technology Inc. | Flip chip device having soldered metal posts by surface mounting |
| US20110133327A1 (en) * | 2009-12-09 | 2011-06-09 | Hung-Hsin Hsu | Semiconductor package of metal post solder-chip connection |
| KR20120031697A (ko) * | 2010-09-27 | 2012-04-04 | 삼성전자주식회사 | 패키지 적층 구조 및 그 제조 방법 |
| KR101740483B1 (ko) * | 2011-05-02 | 2017-06-08 | 삼성전자 주식회사 | 고정 부재 및 할로겐-프리 패키지간 연결부를 포함하는 적층 패키지 |
| US8765497B2 (en) * | 2011-09-02 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging and function tests for package-on-package and system-in-package structures |
| TWI418009B (zh) * | 2011-12-08 | 2013-12-01 | 欣興電子股份有限公司 | 層疊封裝的封裝結構及其製法 |
| US8900922B2 (en) * | 2012-02-16 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fine-pitch package-on-package structures and methods for forming the same |
| US8816495B2 (en) * | 2012-02-16 | 2014-08-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structures and formation methods of packages with heat sinks |
| US8587132B2 (en) * | 2012-02-21 | 2013-11-19 | Broadcom Corporation | Semiconductor package including an organic substrate and interposer having through-semiconductor vias |
| US8872321B2 (en) * | 2012-02-24 | 2014-10-28 | Broadcom Corporation | Semiconductor packages with integrated heat spreaders |
| KR20130123720A (ko) * | 2012-05-03 | 2013-11-13 | 에스케이하이닉스 주식회사 | 반도체 칩과 이를 갖는 반도체 패키지 및 이를 이용한 적층 반도체 패키지 |
| KR20140007641A (ko) * | 2012-07-10 | 2014-01-20 | 에스케이하이닉스 주식회사 | 반도체 패키지 및 이를 이용한 적층 반도체 패키지 |
| US9111896B2 (en) * | 2012-08-24 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package-on-package semiconductor device |
| US8963311B2 (en) * | 2012-09-26 | 2015-02-24 | Apple Inc. | PoP structure with electrically insulating material between packages |
| US9478474B2 (en) * | 2012-12-28 | 2016-10-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for forming package-on-packages |
-
2013
- 2013-01-23 US US13/748,351 patent/US9293404B2/en active Active
- 2013-12-10 TW TW102145307A patent/TWI569386B/zh active
-
2016
- 2016-02-19 US US15/047,884 patent/US10366971B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080171402A1 (en) * | 2002-10-08 | 2008-07-17 | Marcos Karnezos | Method of fabricating a semiconductor multi-package module having inverted land grid array (lga) package stacked over ball grid array (bga) package |
| TWI282153B (en) * | 2003-06-24 | 2007-06-01 | Fujitsu Ltd | Stacked-type semiconductor device |
| TWM462948U (zh) * | 2012-12-17 | 2013-10-01 | 欣興電子股份有限公司 | 封裝結構 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10366971B2 (en) | 2019-07-30 |
| TW201431014A (zh) | 2014-08-01 |
| US9293404B2 (en) | 2016-03-22 |
| US20160172348A1 (en) | 2016-06-16 |
| US20140203456A1 (en) | 2014-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9263839B2 (en) | System and method for an improved fine pitch joint | |
| CN108010886B (zh) | 半导体封装件和制造半导体封装件的方法 | |
| US20180226363A1 (en) | Warpage Control in Package-on-Package Structures | |
| US9508594B2 (en) | Fabricating pillar solder bump | |
| KR101366455B1 (ko) | 반도체 장치, 패키징 방법 및 구조 | |
| US20180114786A1 (en) | Method of forming package-on-package structure | |
| US10629454B2 (en) | Semiconductor package device and method of manufacturing the same | |
| CN103094260A (zh) | 层叠封装器件及封装半导体管芯的方法 | |
| CN107644860A (zh) | 集成扇出型封装 | |
| CN109817601B (zh) | 半导体设备封装 | |
| CN111668185A (zh) | 电子装置模块以及该电子装置模块的制造方法 | |
| TWI736072B (zh) | 封裝結構與其形成方法 | |
| TWI590399B (zh) | 半導體封裝件及其製法與其封裝基板 | |
| US20180204816A1 (en) | Packaging through Pre-Formed Metal Pins | |
| TWI569386B (zh) | 結構與方法 | |
| TWI555101B (zh) | 封裝結構及其製法 | |
| US11810847B2 (en) | Package structure and method of fabricating the same | |
| KR101078735B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
| CN104979219A (zh) | 封装结构的制法 | |
| CN105990155A (zh) | 芯片封装基板、芯片封装结构及其制作方法 | |
| TWI514483B (zh) | 可堆疊半導體封裝構造之平板模封方法 | |
| CN217426718U (zh) | 半导体封装件 | |
| TWI514490B (zh) | 半導體封裝件及其製法 | |
| CN110610915B (zh) | 倒装方法 | |
| JP2015053374A (ja) | 半導体装置及び半導体装置の製造方法 |