[go: up one dir, main page]

TWI505374B - 溝渠式閘極結構及其製作方法 - Google Patents

溝渠式閘極結構及其製作方法 Download PDF

Info

Publication number
TWI505374B
TWI505374B TW100118920A TW100118920A TWI505374B TW I505374 B TWI505374 B TW I505374B TW 100118920 A TW100118920 A TW 100118920A TW 100118920 A TW100118920 A TW 100118920A TW I505374 B TWI505374 B TW I505374B
Authority
TW
Taiwan
Prior art keywords
trench
gate electrode
region
gate
gate structure
Prior art date
Application number
TW100118920A
Other languages
English (en)
Other versions
TW201241931A (en
Inventor
Tieh Chiang Wu
Yi Nan Chen
Hsien Wen Liu
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of TW201241931A publication Critical patent/TW201241931A/zh
Application granted granted Critical
Publication of TWI505374B publication Critical patent/TWI505374B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

溝渠式閘極結構及其製作方法
本發明係關於一種溝渠式閘極結構及其製作方法，尤其是關於一種可以降低閘極引發汲極漏電流(gate-induced drain leakage,GIDL)的溝渠式閘極結構。
隨著元件設計的尺寸不斷縮小，電晶體閘極通道長度縮短所引發的短通道效應已成為半導體元件進一步提昇積集度的障礙。過去已有人提出方法，以避免發生短通道效應，例如，減少閘極氧化層的厚度或是增加摻雜濃度等，然而，這些方法卻可能同時造成元件可靠度的下降或是資料傳送速度變慢等問題，並不適合應用在實際製程上。
根據以上之因素，目前該領域現已發展出並逐漸採用溝渠式閘極的MOS電晶體元件設計，以解決短通道效應，亦可增加積體電路積集度。
溝渠式閘極MOS電晶體係將閘極與汲極、源極製作於預先蝕刻在半導體基底中的溝渠中，並且將閘極通道區域設置在溝渠的底部，以形成一U形通道，藉此增加通道的有效長度，並提昇半導體元件的積集度。
然而，由於溝渠式閘極MOS電晶體的製程方式，在閘極的邊緣上會大量聚集電荷而形成高電場，這個高電場會造成閘極引發汲極漏電流之現象。
有鑑於此，本發明提供了一種溝渠式閘極結構及其製作方式，以解決前述習知技藝之問題。
根據本發明之較佳實施例，一種溝渠式閘極結構的製作方法，包含：首先提供一基底包含一溝渠，其中溝渠包含一內側表面，且溝渠分為一下部區和一上部區，然後形成一閘極介電層於溝渠之內側表面上，接著形成一下部閘極電極於溝渠之下部區，其中下部閘極電極包含一凸出弧面，接下來形成一側壁子於上部區之閘極介電層上，最後，形成一上部閘極電極填入溝渠的上部區以完成一溝渠式閘極結構。
根據本發明之另一較佳實施例，一種溝渠式閘極結構包含：一基底包含一溝渠，其中溝渠包含一內側表面，且溝渠分為一下部區和一上部區，一閘極介電層設於溝渠之內側表面上，一下部閘極電極設於溝渠之下部區且位於閘極介電層上，其中下部閘極電極包含一凸出弧面，一側壁子位於溝渠的上部區且位於閘極介電層上；以及一上部電極設於下部閘極電極上方且位於溝渠之上部區。
本發明之其中之一特徵在於下部閘極電極係利用磊晶矽成長製程而形成，因此下部閘極電極具有一凸出弧面，此凸出弧面可以使得在下部閘極電極上的電荷平均分佈，如此即可避免閘極引發汲極漏電流之現象。
第1圖至第5圖是根據本發明之第一較佳實施例所繪示的一種溝渠式閘極結構的製作方法之剖面示意圖。如第1圖所示，首先提供一半導體基底10，接著形成一溝渠12於半導體基底10中，溝渠12可以分為一上部區T和一下部區L，然後利用氧化製程或是沉積製程，形成一閘極介電層14，例如氧化矽，於溝渠12的內側表面，接下來，形成一矽晶種層16於位於溝渠12之底部的閘極介電層14上。
如第2圖所示，形成一下部閘極電極18於溝渠12的下部區L，並且下部閘極電極18係位於下部區L的閘極介電層14上，下部閘極電極18可以為一磊晶矽層，其形成方式例如是利用前述的矽晶種層16，經由磊晶矽成長製程而形成。值得注意的是：利用磊晶製程形成的下部閘極電極18，其上表面會形成一凸出弧面(convex surface)20，詳細來說，下部閘極電極18的表面會向下部閘極電極18的外側膨脹。
如第3圖所示，形成一側壁子材料層(圖未示)覆蓋半導體基底10以及填入溝渠12的上部區T，然後蝕刻部分的側壁子材料層，沿著溝渠12的上部區T之內側表面上形成一側壁子22，側壁子22位在下部閘極電極18的凸出弧面20上。此時在溝渠12的上部區T內，側壁子22之間形成一溝渠24。如第4圖所示，形成一上部閘極電極26填入溝渠24中以完成一溝渠式閘極結構28。上部閘極電極26可以為矽、金屬或是其它的導電材料。另外，上部閘極電極26直接接觸凸出弧面20。
如第5圖所示，在溝渠式閘極結構28完成之後，形成一源極/汲極摻雜區32於溝渠式閘極結構28之一側的半導體基底10中，源極/汲極摻雜區32和溝渠式閘極結構28構成一溝渠式閘極電晶體30，另外，源極/汲極摻雜區32具有一接面深度d1，側壁子22具有一底部深度d2，接面深度d1較底部深度d2深。
第6圖至第7圖是本發明之第一較佳實施例的變化型，其中相同元件將使用相同標號。在第一較佳實施例的變化型中，下部閘極電極18係利用沉積暨蝕刻製程形成，也就是說第一較佳實施例中的磊晶矽成長製程被沉積暨蝕刻製程取代，其餘製程步驟，大致和第一較佳實施例相同。如第6圖所示，首先形成一矽材料層填滿溝渠12，並且覆蓋半導體基底10的上表面，然後進行一蝕刻製程以去除位在溝渠12上部區T和位於半導體基底10之上表面的矽材料層，餘留在溝渠12的下部區L之矽材料層，則成為下部閘極電極118。值得注意的是，由於下部閘極電極118是利用沉積暨蝕刻製程形 成，因此下部閘極電極118具有一凹入弧面(concave surface)120，接著如第7圖所示，依序形成側壁子22、上部閘極電極和源極/汲極摻雜區32之後，即完成溝渠式閘極電晶體130。
本發明之第二較佳實施例提供了一種溝渠式閘極結構，如第5圖所示，溝渠式閘極結構28包含一半導體基底10，一溝渠12位於半導體基底10中，溝渠12分為一下部區L和一上部區T(請參閱第4圖以得知下部區L和上部區T的位置)，一閘極介電層14位於溝渠12之內側側壁，一下部閘極電極18位於溝渠12的下部區L內的閘極介電層14上，一側壁子22沿著上部區T的閘極介電層14設置，側壁子22係置設在下部閘極電極18上，一上部閘極電極26設置在上部區T且位在側壁子22之間，並且上部閘極電極26位在下部閘極電極18上。下部閘極電極18較佳為磊晶矽，但不限於此，值得注意的是：下部閘極電極18具有一凸出弧面20，換句話說，下部閘極電極18的表面會向溝渠12的底部之反向膨脹。
上部閘極電極26可以為矽材料層，例如，多晶矽、單晶矽或是非晶矽，但不限於此。上部閘極電極26也可以為金屬或是其它的導電材料。
請繼續參閱第5圖，一溝渠式閘極電晶體30可以由溝渠式閘極結構28和一源極/汲極摻雜區32構成，源極/汲極摻雜區32位在溝渠式閘極結構28一側的半導體基底10中，源極/汲極摻雜區3具有 一接面深度d1，側壁子22具有一底部深度d2，其中接面深度d1較該底部深度d2深。
請同時參閱第5圖和第7圖，在第7圖中的下部閘極電極118有一個突出尖端P來在閘極介電層14和側壁子22之間，然而如第5圖所示，下部閘極電極18卻沒有任何的突出尖端。一般而言，電荷會大量累積在突出尖端，因此下部閘極電極118的突出尖端P會形成高電場，進而引起閘極引發汲極漏電流的現象。但下部閘極電極18則有一平順的凸出弧面，因此電荷會平均分佈在下部閘極電極18，如此則可以避免閘極引發汲極漏電流的現象，也可以增加資料儲存時間。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧半導體基底
12‧‧‧溝渠
14‧‧‧閘極介電層
16‧‧‧矽晶種層
18‧‧‧下部閘極電極
20‧‧‧凸出弧面
22‧‧‧側壁子
24‧‧‧溝渠
26‧‧‧上部閘極電極
28‧‧‧溝渠式閘極結構
30‧‧‧溝渠式閘極電晶體
32‧‧‧源極/汲極摻雜區
118‧‧‧下部閘極電極
120‧‧‧凹入弧面
130‧‧‧溝渠式閘極電晶體
第1圖至第5圖是根據本發明之第一較佳實施例所繪示的一種溝渠式閘極結構的製作方法之剖面示意圖。
第6圖至第7圖是本發明之第一較佳實施例的變化型。
10．．．半導體基底
14．．．閘極介電層
18．．．下部閘極電極
20．．．凸出弧面
22．．．側壁子
26．．．上部閘極電極
28．．．溝渠式閘極結構

Claims (10)

  1. 一種溝渠式閘極結構的製作方法，包含：提供一基底包含一溝渠，其中該溝渠包含一內側表面，且該溝渠分為一下部區和一上部區；形成一閘極介電層於該溝渠之該內側表面上；形成一下部閘極電極於該溝渠之該下部區，其中該下部閘極電極包含一凸出弧面；形成一側壁子於該上部區之該閘極介電層上；以及形成一上部閘極電極填入該溝渠的該上部區，並且該上部閘極電極直接接觸該凸出弧面，以完成一溝渠式閘極結構。
  2. 如申請專利範圍1所述之溝渠式閘極結構的製作方法，其中該下部閘極電極包含一磊晶矽。
  3. 如申請專利範圍2所述之溝渠式閘極結構的製作方法，其中形成該下部閘極電極的步驟包含：形成一矽晶種層於該閘極介電層上；以及進行一磊晶矽成長製程以形成該下部閘極電極。
  4. 如申請專利範圍1所述之溝渠式間極結構的製作方法，其中在形成該閘極介電層後，形成該側壁子。
  5. 如申請專利範圍1所述之溝渠式閘極結構的製作方法，其中該側 壁子係直接形成在該下部閘極電極的該凸出弧面上。
  6. 如申請專利範圍1所述之溝渠式閘極結構的製作方法，另包含：在完成該溝渠式閘極結構之後，形成一源極/汲極摻雜區於該溝渠式閘極結構之一側的該基底中，其中該源極/汲極摻雜區具有一接面深度，該側壁子具有一底部深度，該接面深度較該底部深度深。
  7. 一種溝渠式閘極結構包含：一基底包含一溝渠，其中該溝渠包含一內側表面，且該溝渠分為一下部區和一上部區；一閘極介電層設於該溝渠之該內側表面上；一下部閘極電極設於該溝渠之該下部區且位於該閘極介電層上，其中該下部閘極電極包含一凸出弧面；一側壁子位於該溝渠的該上部區且位於該閘極介電層上；以及一上部電極位於該溝渠之該上部區且設於該下部閘極電極上方，並且該上部閘極電極直接接觸該凸出弧面。
  8. 如申請專利範圍7所述之溝渠式閘極結構，其中該下部閘極電極包含一磊晶矽。
  9. 如申請專利範圍7所述之溝渠式閘極結構，另包含：一源極/汲極摻雜區設於該溝渠式閘極結構之一側的該基底中，其中該源極/汲極摻雜區具有一接面深度，該側壁子具有一底部深度，該 接面深度較該底部深度深。
  10. 如申請專利範圍7所述之溝渠式閘極結構，其中該側壁子位於該下部閘極電極的該凸出弧面上。
TW100118920A 2011-04-07 2011-05-30 溝渠式閘極結構及其製作方法 TWI505374B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/081,498 US20120256255A1 (en) 2011-04-07 2011-04-07 Recessed trench gate structure and method of fabricating the same

Publications (2)

Publication Number Publication Date
TW201241931A TW201241931A (en) 2012-10-16
TWI505374B true TWI505374B (zh) 2015-10-21

Family

ID=46965429

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100118920A TWI505374B (zh) 2011-04-07 2011-05-30 溝渠式閘極結構及其製作方法

Country Status (3)

Country Link
US (1) US20120256255A1 (zh)
CN (1) CN102737972A (zh)
TW (1) TWI505374B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768175B2 (en) 2015-06-21 2017-09-19 Micron Technology, Inc. Semiconductor devices comprising gate structure sidewalls having different angles
DE112019001558B4 (de) * 2018-03-28 2024-12-05 Mitsubishi Electric Corporation Halbleitereinheit
CN111834363B (zh) * 2019-04-18 2024-04-09 华邦电子股份有限公司 存储器结构及其制造方法
US12069851B2 (en) 2019-08-16 2024-08-20 Fujian Jinhua Integrated Circuit Co., Ltd. Transistor, memory and method of forming same
US11417744B2 (en) * 2020-09-24 2022-08-16 Nanya Technology Corporation Semiconductor structure having buried gate electrode with protruding member and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1649111A (zh) * 2003-07-23 2005-08-03 三星电子株式会社 自对准内栅凹陷沟道晶体管及其制造方法
US20080128800A1 (en) * 2006-12-04 2008-06-05 Samsung Electronics Co., Ltd. Field effect transistors including recessed forked gate structures and methods of fabricating the same
TW200843088A (en) * 2007-04-25 2008-11-01 Nanya Technology Corp DRAM unit structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4073176B2 (ja) * 2001-04-02 2008-04-09 新電元工業株式会社 半導体装置およびその製造方法
KR100557967B1 (ko) * 2004-12-22 2006-03-07 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR101095817B1 (ko) * 2009-02-10 2011-12-21 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
KR20110069196A (ko) * 2009-12-17 2011-06-23 삼성전자주식회사 도전막 구조물의 형성 방법 및 리세스 채널 트랜지스터의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1649111A (zh) * 2003-07-23 2005-08-03 三星电子株式会社 自对准内栅凹陷沟道晶体管及其制造方法
US20080128800A1 (en) * 2006-12-04 2008-06-05 Samsung Electronics Co., Ltd. Field effect transistors including recessed forked gate structures and methods of fabricating the same
TW200843088A (en) * 2007-04-25 2008-11-01 Nanya Technology Corp DRAM unit structure

Also Published As

Publication number Publication date
TW201241931A (en) 2012-10-16
US20120256255A1 (en) 2012-10-11
CN102737972A (zh) 2012-10-17

Similar Documents

Publication Publication Date Title
CN103137685B (zh) 半导体器件及其制造方法
US8853008B1 (en) Counter-doped low-power FinFET
TWI610435B (zh) 具有橫向擴散金屬氧化物半導體結構之高壓鰭式場效電晶體元件及其製造方法
TW201528386A (zh) 使用氧化物填充溝槽之雙氧化物溝槽閘極功率mosfet
TWI490924B (zh) 半導體元件及其製造方法
TWI469193B (zh) 高密度溝槽式功率半導體結構與其製造方法
TWI505374B (zh) 溝渠式閘極結構及其製作方法
CN106653844A (zh) 鳍式场效应晶体管及其形成方法
CN102110710A (zh) 形成有沟道应力层的半导体结构及其形成方法
TWI532181B (zh) 凹入式通道存取電晶體元件及其製作方法
CN104425606B (zh) 隧穿场效应晶体管及其形成方法
CN102956704B (zh) 准垂直功率mosfet及其形成方法
US11652170B2 (en) Trench field effect transistor structure free from contact hole
CN104637814A (zh) 一种鳍式场效应晶体管及其制备方法
CN104465789B (zh) Mos晶体管及对应的形成方法
TWI416727B (zh) Ｐ型金屬氧化層半導體場效電晶體及其製造方法
CN103137689A (zh) 一种具有超结沟槽mos结构的半导体装置及其制造方法
CN108074974B (zh) 半导体装置的形成方法
CN104218080B (zh) 射频ldmos器件及其制造方法
CN104282562A (zh) 鳍式场效应晶体管及其形成方法
CN111725313B (zh) 半导体结构及其形成方法
TWI431695B (zh) 溝槽式金屬氧化半導體場效電晶體的製造方法
CN103681840B (zh) 半导体器件及其制造方法
CN107731890A (zh) 鳍式场效应晶体管及其形成方法
KR20100074503A (ko) 트렌치 게이트형 모스트랜지스터의 제조방법