[go: up one dir, main page]

TWI532181B - 凹入式通道存取電晶體元件及其製作方法 - Google Patents

凹入式通道存取電晶體元件及其製作方法 Download PDF

Info

Publication number
TWI532181B
TWI532181B TW103100089A TW103100089A TWI532181B TW I532181 B TWI532181 B TW I532181B TW 103100089 A TW103100089 A TW 103100089A TW 103100089 A TW103100089 A TW 103100089A TW I532181 B TWI532181 B TW I532181B
Authority
TW
Taiwan
Prior art keywords
trench
region
semiconductor substrate
layer
recessed
Prior art date
Application number
TW103100089A
Other languages
English (en)
Other versions
TW201519447A (zh
Inventor
吳鐵將
廖偉明
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW201519447A publication Critical patent/TW201519447A/zh
Application granted granted Critical
Publication of TWI532181B publication Critical patent/TWI532181B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30—Devices controlled by electric currents or voltages
    • H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/36—Unipolar devices
    • H10D64/013—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
    • H10P30/20—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)

Description

凹入式通道存取電晶體元件及其製作方法
本發明係有關於半導體元件，特別是有關於一種凹入式通道存取電晶體(recessed channel access transistor,RCAT)元件，可應用於高密度動態隨機存取記憶體(dynamic random access memory,DRAM)領域中。
隨著半導體元件尺寸的微縮，閘極通道長度也隨之驟減，這使得短通道效應以及接面漏電流成為嚴重的問題。凹入式通道存取電晶體(recessed channel access transistor,RCAT)元件於是被發展出來，其在不增加閘極橫向面積下，能夠增加閘極通道長度，故能抑制短通道效應。
通常，RCAT元件具有一閘極氧化層，其形成在基底中凹槽的側壁及底部表面，再以導電材料填滿凹槽。相較於平面型閘極電晶體，其閘極形成在基底的平坦表面上，RCAT元件的通道為順著凹槽表面的U型，因此，利用RCAT元件可以提升積集度。
然而，過去的RCAT元件仍有缺點需要克服，例如，當汲極電壓施加於一電連結於NMOS電晶體的電容時，閘極誘發汲極漏電流(gate induced drain leakage,GIDL)即可能發生，影響到動態隨機存取記憶體(dynamic random access memory,DRAM)元件的數據保存特性。
本發明的主要目的在提供一改良的凹入式通道存取電晶體元件，以解決上述先前技藝之不足與缺點。
本發明一實施例提供一種凹入式通道存取電晶體元件，包含有： 一半導體基底，其上具有一溝渠，自半導體基底的一主表面延伸至一預定深度；一埋入式閘極，設於溝渠的一下部；一閘極氧化層，設於埋入式閘極與半導體基底之間；一汲極摻雜區，設於溝渠一第一側的半導體基底中；以及一源極摻雜區，設於溝渠一第二側，其中源極摻雜區的接面深度深於汲極摻雜區的接面深度。介於汲極摻雜區與源極摻雜區之間，包含一L型通道區域，其順著該第一側的一側壁表面至溝渠的一底部表面。
本發明另一實施例提供一種製作凹入式通道存取電晶體元件的方法，包含有：提供一半導體基底，其上具有一溝渠，自該半導體基底的一主表面延伸至一預定深度；於該溝渠的內面形成一閘極氧化層；於該溝渠的一下部，形成一埋入式閘極；以一介電層將該埋入式閘極蓋住；於該半導體基底的該主表面上形成一墊層以及一硬遮罩層；經由該墊層以及該硬遮罩層蝕刻該半導體基底，僅於該溝渠的一側形成一凹陷區域，其中部分的該介電層在該凹陷區域中被裸露出來；去除該硬遮罩層；以及進行一離子佈植製程，將摻質植入該溝渠的兩側，於該半導體基底中形成一源極摻雜區以及一汲極摻雜區，其中該源極摻雜區的接面深度深於該汲極摻雜區的接面深度。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉較佳實施方式，並配合所附圖式，作詳細說明如下。然而如下之較佳實施方式與圖式僅供參考與說明用，並非用來對本發明加以限制者。
1‧‧‧凹入式通道存取電晶體元件
1a‧‧‧凹入式通道存取電晶體元件
1c‧‧‧凹入式通道存取電晶體元件
10‧‧‧半導體基底
10a‧‧‧主表面
10b‧‧‧低位上表面
12‧‧‧溝渠
12a‧‧‧側壁表面
12b‧‧‧底面
14‧‧‧閘極氧化層
16‧‧‧閘極層
16a‧‧‧埋入式閘極
18‧‧‧介電層
22‧‧‧墊層
24‧‧‧硬遮罩層
30‧‧‧凹陷區域
40‧‧‧離子佈植製程
42‧‧‧汲極摻雜區
42a‧‧‧PN接面深度
43‧‧‧摻雜區
44‧‧‧源極摻雜區
44a‧‧‧PN接面深度
50‧‧‧L型通道
60‧‧‧接觸元件
142‧‧‧離子佈植製程
144‧‧‧離子佈植製程
d‧‧‧深度
第1圖至第7圖以剖面圖例示本發明實施例製作凹入式通道存取電晶體元件的方法。
第8圖至第10圖以剖面圖例示本發明另一實施例製作凹入式通道存取電晶體元件的方法。
第11圖至第13圖以剖面圖例示本發明又另一實施例製作凹入式通道存取電晶體元件的方法。
在下文中，將參照附圖說明本發明實施細節，該些附圖中之內容構成說明書一部份，並以可實行該實施例之特例描述方式繪示。下文實施例已揭露足夠的細節俾使該領域之一般技藝人士得以具以實施。當然，本發明中亦可採行其他的實施例，或是在不悖離文中所述實施例的前提下作出任何結構性、邏輯性、及電性上的改變。因此，下文之細節描述將不欲被視為是一種限定，反之，其中所包含的實施例將由隨附的申請專利範圍來加以界定。
同樣地，圖示所表示為實施例中的裝置示意圖但並非用以限定裝置的尺寸，特別是，為使本發明可更清晰地呈現，部分元件的尺寸係可能放大呈現於圖中。再者，多個實施例中所揭示相同的元件者，將標示相同或相似的符號以使說明更容易且清晰。
對於電晶體與積體電路之製造而言，如在一平面製程的場合中，「主表面」一詞係指那些內部或近處製有複數個電晶體的半導體層的表面。如文中所使用的，「垂直」一詞意指與該主表面大體上呈直角。一般而言，該主表面係沿著所製作出之場效電晶體上的單晶矽層之一<100>平面延伸。
第1圖至第7圖以剖面圖例示本發明實施例製作凹入式通道存取電晶體(recessed channel access transistor,RCAT)元件的方法。如第1圖所示，首先提供一半導體基底10，其可以是矽基底、矽鍺基底、鎵砷基底或其它半導體材料。舉例而言，半導體基底10可以是P型矽基底。接著在半導體基底中形成一溝渠12。溝渠12具有一深度d(自半導體基底10的主表面10a)。溝渠12可以具有一垂直或接近垂直的側壁表面12a以及一銜接側壁表面12a的底面12b。
如第2圖所示，接著進行一氧化製程，於溝渠12的內面形成一閘極氧化層14。再於閘極氧化層14上沈積一閘極層16，並填滿溝渠12。例如，閘極層16可以包含多晶矽。
如第3圖所示，進行一回蝕刻步驟，蝕刻閘極層16，使得凹入的閘極層16的上表面低於半導體基底10的主表面10a。接著，於半導體基底10上全面沈積一介電層18，使介電層18填滿溝渠12，如此於溝渠12的下部形成一埋入式閘極16a。
如第4圖所示，進行一平坦化製程，例如化學機械研磨製程，將半導體基底10的主表面10a上的多餘的介電層18去除。此時，研磨過的介電層18的表面將與主表面10a齊平。
如第5圖所示，接著全面沈積一墊層22，例如，矽氧化層，但不限於此。再於墊層22上沈積一硬遮罩層24，例如，氮化矽層。
如第6圖所示，接著進行一微影及蝕刻製程，僅於溝渠12的一側的半導體基底10中形成一凹陷區域30，此時，部分的介電層18經由凹陷區域30裸露出來。在凹陷區域30中，形成一半導體基底10的低位上表面10b。
如第7圖所示，將硬遮罩層24剝除，但留下墊層22。接著，進行一離子佈植製程40，將摻質，例如N型摻質，植入溝渠12兩側的半導體基底10中，亦即，此實施例中，數位側(digit side)及胞側(cell side)，如此形成具有不對稱汲極摻雜區42與源極摻雜區44的凹入式通道存取電晶體元件1。
由於在凹入式通道存取電晶體(RCAT)元件1的數位側(digit side)形成有凹陷區域30，位於數位側的源極摻雜區44的PN接面深度44a將深於位於胞側的汲極摻雜區42的PN接面深度42a。沿著胞側的側壁表面12a至溝渠12底面12b則定義有一L型通道50，介於汲極摻雜區42與源極摻雜區44之間。
根據本發明實施例，較佳者，位於數位側的源極摻雜區44的PN接面深度44a約略等於溝渠12的深度d。相較於習知的RCAT元件，本發明位於胞側的汲極摻雜區42的PN接面深度42a可以相對較淺，以在操作RCAT元件1時維持足夠的操作電流水平。另外，可以在源極摻雜區44形成一接觸 結構(圖未示)，以電耦合至一數位線(圖未示)。
從結構上來說，參閱第7圖，本發明RCAT元件1包含一半導體基底10，其上具有一溝渠12，自半導體基底10的一主表面10a延伸至一預定深度d；一埋入式閘極16a，設於溝渠12的一下部；一閘極氧化層14，設於埋入式閘極16a與半導體基底10之間；一汲極摻雜區42，設於溝渠12的一第一側(胞側)的半導體基底10中；以及一源極摻雜區44，設於溝渠12一第二側(數位側)，其中源極摻雜區44的接面深度深於汲極摻雜區42的接面深度。介於汲極摻雜區42與源極摻雜區44之間，包含一L型通道區域50，其順著該第一側的一側壁表面至溝渠12的一底部表面。
第8圖至第10圖以剖面圖例示本發明另一實施例製作凹入式通道存取電晶體元件的方法。如第8圖所示，在形成埋入式閘極(或字元線)16a之後，如同第4圖中所示步驟，接著進行一平坦化製程，例如，化學機械研磨製程，將半導體基底10的主表面10a上的多餘的介電層18去除。此時，研磨過的介電層18的表面將與主表面10a齊平。
接著，進行一離子佈植製程142，將摻質，例如N型摻質，植入溝半導體基底10的主表面10a中，於胞側(cell side)形成一汲極摻雜區42，於數位側(digit side)形成一摻雜區43。此時，汲極摻雜區42的接面深度約等於摻雜區43的接面深度。
如第9圖所示，接著全面沈積一墊層22，例如，矽氧化層，但不限於此。再於墊層22上沈積一硬遮罩層24，例如，氮化矽層。接著進行一微影及蝕刻製程，僅於溝渠12的數位側的半導體基底10中形成一凹陷區域30，此時，部分的介電層18經由凹陷區域30裸露出來。
利用硬遮罩層24作為離子佈植擋罩，進行一離子佈植製程144，將摻質，例如N型摻質，植入溝渠12數位側的半導體基底10中，如此形成具有不對稱汲極摻雜區42與源極摻雜區44的凹入式通道存取電晶體元件1a。
由於在凹入式通道存取電晶體(RCAT)元件1a的數位側形成有凹陷區域30，位於數位側的源極摻雜區44的PN接面深度44a將深於位於胞側的汲極摻雜區42的PN接面深度42a。沿著胞側的側壁表面12a至溝渠12底面12b則定義有一L型通道50，介於汲極摻雜區42與源極摻雜區44之間。
根據本發明實施例，較佳者，位於數位側的源極摻雜區44的PN接面深度44a約略等於溝渠12的深度d。相較於習知的RCAT元件，本發明位於胞側的汲極摻雜區42的PN接面深度42a可以相對較淺，以在操作RCAT元件1a時維持足夠的操作電流水平。另外，可以在源極摻雜區44形成一接觸結構(圖未示)，以電耦合至一數位線(圖未示)。
如第10圖所示，在完成離子佈植製程144之後，可以將硬遮罩層24剝除。
第11圖至第13圖以剖面圖例示本發明又另一實施例製作凹入式通道存取電晶體元件的方法。如第11圖所示，在形成埋入式閘極(或字元線)16a之後，如同第4圖中所示步驟，接著進行一平坦化製程，例如，化學機械研磨製程，將半導體基底10的主表面10a上的多餘的介電層18去除。此時，研磨過的介電層18的表面將與主表面10a齊平。
接著，同樣進行一離子佈植製程142，將摻質，例如N型摻質，植入溝半導體基底10的主表面10a中，於胞側(cell side)形成一汲極摻雜區42，於數位側(digit side)形成一摻雜區43。此時，汲極摻雜區42的接面深度約等於摻雜區43的接面深度。
如第12圖所示，接著全面沈積一墊層22，例如，矽氧化層，但不限於此。再於墊層22上沈積一硬遮罩層(圖未示)，例如，氮化矽層。接著進行一微影及蝕刻製程，僅於溝渠12的數位側的半導體基底10中形成一凹陷區域30，此時，部分的介電層18經由凹陷區域30裸露出來。再將硬遮罩層剝除，但留下墊層22。
如第13圖所示，於半導體基底10上沈積一摻雜多晶矽層(圖未示) 並填滿凹陷區域30。接著進行一微影及蝕刻製程，圖案化該摻雜多晶矽層，如此直接在凹陷區域30內形成一接觸元件60。再進行一熱製程，將接觸元件60內的摻質擴散至與接觸元件60直接接觸的半導體基底10中，形成一源極摻雜區44。
根據本發明實施例，較佳者，位於數位側的源極摻雜區44的PN接面深度44a約略等於溝渠12的深度d。相較於習知的RCAT元件，本發明位於胞側的汲極摻雜區42的PN接面深度42a可以相對較淺，以在操作RCAT元件1c時維持足夠的操作電流水平。另外，在源極摻雜區44形成的接觸結構60，可以電耦合至一數位線(圖未示)。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1‧‧‧凹入式通道存取電晶體元件
10‧‧‧半導體基底
10a‧‧‧主表面
10b‧‧‧低位上表面
12‧‧‧溝渠
12a‧‧‧側壁表面
12b‧‧‧底面
14‧‧‧閘極氧化層
16a‧‧‧埋入式閘極
18‧‧‧介電層
22‧‧‧墊層
30‧‧‧凹陷區域
40‧‧‧離子佈植製程
42‧‧‧汲極摻雜區
42a‧‧‧PN接面深度
44‧‧‧源極摻雜區
44a‧‧‧PN接面深度
50‧‧‧L型通道

Claims (3)

  1. 一種製作凹入式通道存取電晶體元件的方法，包含有：提供一半導體基底，其上具有一溝渠，自該半導體基底的一主表面延伸至一預定深度；於該溝渠的內面形成一閘極氧化層；於該溝渠的一下部，形成一埋入式閘極；以一介電層將該埋入式閘極蓋住；於該半導體基底的該主表面上形成一墊層以及一硬遮罩層；經由該墊層以及該硬遮罩層蝕刻該半導體基底，僅於該溝渠的一側形成一凹陷區域，其中部分的該介電層在該凹陷區域中被裸露出來；去除該硬遮罩層；以及進行一離子佈植製程，將摻質植入該溝渠的兩側，於該半導體基底中形成一源極摻雜區以及一汲極摻雜區，其中該源極摻雜區的接面深度深於該汲極摻雜區的接面深度。
  2. 如申請專利範圍第1項所述的製作凹入式通道存取電晶體元件的方法，其中另包含一L型通道區域，其順著該溝渠一側壁表面至該溝渠的一底部表面，介於該汲極摻雜區與該源極摻雜區之間。
  3. 如申請專利範圍第1項所述的製作凹入式通道存取電晶體元件的方法，其中該源極摻雜區的接面深度等於該溝渠的該預定深度。
TW103100089A 2013-11-04 2014-01-02 凹入式通道存取電晶體元件及其製作方法 TWI532181B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/070,589 US20150123195A1 (en) 2013-11-04 2013-11-04 Recessed channel access transistor device and fabrication method thereof

Publications (2)

Publication Number Publication Date
TW201519447A TW201519447A (zh) 2015-05-16
TWI532181B true TWI532181B (zh) 2016-05-01

Family

ID=53006400

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103100089A TWI532181B (zh) 2013-11-04 2014-01-02 凹入式通道存取電晶體元件及其製作方法

Country Status (3)

Country Link
US (2) US20150123195A1 (zh)
CN (1) CN104617140B (zh)
TW (1) TWI532181B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109390341A (zh) * 2018-08-17 2019-02-26 刘文剑 一种漏电过程自控的凹入式沟道动态随机存储器单元
US11502163B2 (en) * 2019-10-23 2022-11-15 Nanya Technology Corporation Semiconductor structure and fabrication method thereof
CN113097302B (zh) * 2020-01-09 2022-09-27 长鑫存储技术有限公司 晶体管及其制作方法
US11227926B2 (en) * 2020-06-01 2022-01-18 Nanya Technology Corporation Semiconductor device and method for fabricating the same
CN115224119A (zh) * 2021-04-21 2022-10-21 长鑫存储技术有限公司 半导体结构及半导体结构的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100636680B1 (ko) * 2005-06-29 2006-10-23 주식회사 하이닉스반도체 리세스 게이트 및 비대칭 불순물영역을 갖는 반도체소자 및그 제조방법
US7888734B2 (en) * 2008-12-04 2011-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. High-voltage MOS devices having gates extending into recesses of substrates
JP2012174866A (ja) * 2011-02-21 2012-09-10 Elpida Memory Inc 半導体装置およびその製造方法
JP2012234964A (ja) * 2011-04-28 2012-11-29 Elpida Memory Inc 半導体装置及びその製造方法
US8884340B2 (en) * 2011-05-25 2014-11-11 Samsung Electronics Co., Ltd. Semiconductor devices including dual gate electrode structures and related methods
WO2013095643A1 (en) 2011-12-23 2013-06-27 Intel Corporation Iii-n material structure for gate-recessed transistors
US8648407B2 (en) * 2012-01-14 2014-02-11 Nanya Technology Corporation Semiconductor device and method for fabricating thereof
JP2014011230A (ja) * 2012-06-28 2014-01-20 Toshiba Corp 半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
TW201519447A (zh) 2015-05-16
US20150155367A1 (en) 2015-06-04
CN104617140A (zh) 2015-05-13
US20150123195A1 (en) 2015-05-07
CN104617140B (zh) 2018-05-22
US9343547B2 (en) 2016-05-17

Similar Documents

Publication Publication Date Title
CN101281886B (zh) 凹入式栅极金属氧化物半导体晶体管装置及其制作方法
US12368070B2 (en) LDMOS device having isolation regions comprising DTI regions extending from a bottom of STI region
US7247541B2 (en) Method of manufacturing a semiconductor memory device including a transistor
US8299517B2 (en) Semiconductor device employing transistor having recessed channel region and method of fabricating the same
KR20120004881A (ko) 수직형 트랜지스터와 매몰된 비트라인을 갖는 반도체 메모리소자 및 그 제조방법
JP2011129566A (ja) 半導体装置の製造方法
TWI532181B (zh) 凹入式通道存取電晶體元件及其製作方法
CN110911407B (zh) 半导体器件及其形成方法
CN100463146C (zh) 具有凹进沟道与非对称结的半导体器件的制造方法
JP2011192800A (ja) 半導体装置及びその製造方法
US7358144B2 (en) Method for fabricating semiconductor device
US9252216B2 (en) Semiconductor device and method for manufacturing the same
US8658491B2 (en) Manufacturing method of transistor structure having a recessed channel
CN101714529A (zh) 半导体器件及制造该半导体器件的方法
KR20110105168A (ko) 반도체 소자 및 그의 제조방법
CN110890367B (zh) 存储器及其形成方法
KR100668752B1 (ko) 비대칭접합이온주입을 이용한 반도체 메모리소자의제조방법
CN105826319B (zh) 半导体结构
US20070218612A1 (en) Method for fabricating a recessed-gate mos transistor device
US7696075B2 (en) Method of fabricating semiconductor device having a recess channel structure therein
KR101177485B1 (ko) 매립 게이트형 반도체 소자 및 그 제조방법
KR100502668B1 (ko) 반도체 소자의 제조방법
KR20100104900A (ko) 반도체 소자 및 그의 제조방법
US20090104748A1 (en) Method for fabricating self-aligned recess gate trench
KR20080089018A (ko) 반도체 소자의 제조방법