TWI502710B - 半導體封裝件及其製法 - Google Patents

Description

半導體封裝件及其製法

本發明係有關於一種半導體封裝件及其製法，尤指一種具有堆疊的半導體晶片之半導體封裝件及其製法。

隨著半導體技術的演進，目前已開發出不同封裝型態的半導體封裝件，而為了追求半導體封裝件之輕薄短小，遂發展出晶片尺寸封裝件(chip scale package，CSP)之技術，其特徵在於此種晶片尺寸封裝件僅具有與晶片尺寸相等或略大的尺寸。

第1A至1F圖所示者，係習知第7202107號美國專利之晶片尺寸封裝件及其製法的剖視圖。

如第1A圖所示，首先，提供一承載板10。

如第1B圖所示，接者，於該承載板10上形成一熱感性黏著層11。

如第1C圖所示，貼合複數具有作用面12a之半導體晶片12於該熱感性黏著層11上，該作用面12a上具有複數電極墊121，且該半導體晶片12係以其作用面12a貼附於該熱感性黏著層11上。

如第1D圖所示，於該熱感性黏著層11上形成封裝膠體13， 以使該封裝膠體13完全包覆該半導體晶片12。

如第1E圖所示，之後進行加熱步驟，以使該半導體晶片12及封裝膠體13完全與該熱感性黏著層11分離。

如第1F圖所示，最後，於半導體晶片12之作用面12a及同側之封裝膠體13表面上形成線路層14。後續可視需要進行切單作業(未圖示)，以完成一不具封裝基板之封裝件。

惟，前述習知封裝件如要增進產品多工性或功能時，則需在一封裝件中包含有複數半導體晶片。在複數半導體晶片相鄰設置的情況下，會大幅增加封裝件之平面尺寸；此外，因為有熱製程及封裝膠體填充等製程(例如將封裝膠體加熱成液體並灌入)，所以半導體晶片會有位移發生，而無論複數半導體晶片的尺寸是否相同，都難以讓每個半導體晶片的位移一致，進而導致後續線路增層製程之對位發生問題。

因此，如何解決封裝件的平面尺寸過大及同一封裝件中的複數半導體晶片的位移不相同等問題，實已成為目前業界所急需解決的課題。

有鑒於上述習知技術之缺失，本發明提供一種半導體封裝件，係包括：第一半導體晶片，係具有相對之第一作用面與第一非作用面，且該第一作用面上形成有複數第一電極墊；第二半導體晶片，係接置於該第一半導體晶片上，且具有相對之第二作用面與第二非作用面，其中，該第二作用面上形成有複數第二電極墊，各該第二電極墊上並設有導電凸塊，且該第二半導體晶片係藉其第二非作用面接置於該第一半導體晶片之第一非作用面上； 封裝膠體，係包覆該第一半導體晶片與第二半導體晶片，且具有相對之第一表面與第二表面、及複數貫穿該第一表面與第二表面的通孔，該第一作用面與導電凸塊並係分別外露於該封裝膠體之第一表面與第二表面；導電通孔，係形成於該通孔中；第一增層結構，係形成於該第一表面上，以電性連接該第一電極墊與導電通孔；以及第二增層結構，係形成於該第二表面上，以電性連接該導電凸塊與導電通孔。

於前述之半導體封裝件中，該第二半導體晶片之第二非作用面係藉由黏著層黏接至該第一半導體晶片之第一非作用面上。

依上所述之半導體封裝件，復包括複數導電柱，其係分別形成於各該導電凸塊上，以電性連接該第二增層結構，且復包括複數導電元件，其係電性連接該第一增層結構。

本發明復提供一種半導體封裝件之製法，係包括：將具有相對之第一作用面與第一非作用面的第一半導體晶片以其第一作用面接置於第一承載板上，且該第一作用面上形成有複數第一電極墊；於該第一半導體晶片之第一非作用面上接置具有相對之第二作用面與第二非作用面之第二半導體晶片，且該第二作用面上形成有複數第二電極墊，各該第二電極墊上設有導電凸塊，該第二半導體晶片並藉其第二非作用面接置於該第一非作用面上；於該第一承載板上形成包覆該第一半導體晶片與第二半導體晶片，且具有相對之第一表面與第二表面之封裝膠體，該第一表面係面向該第一承載板；於該封裝膠體中形成複數貫穿該第一表面與第二表面之導電通孔；於該第二表面上形成電性連接該導電凸塊與導電通孔的第二增層結構；移除該第一承載板；以及於該第一表面 上形成電性連接該第一電極墊與導電通孔的第一增層結構。

於前述之半導體封裝件之製法中，該第一承載板上復形成有剝離層，供該第一半導體晶片藉由該剝離層接置於第一承載板上，且於移除該第一承載板時，併同移除該剝離層，又該第二非作用面係藉由黏著層接置於該第一非作用面上。

於本發明之半導體封裝件之製法中，於形成該第二增層結構之前，復包括於各該導電凸塊上形成導電柱，以電性連接該第二增層結構，且復包括於該第一增層結構上電性連接複數導電元件。

依前所述之半導體封裝件之製法，於形成該第二增層結構之後，復包括於該第二增層結構上設置第二承載板，並於形成該第一增層結構之後，移除該第二承載板，又該第一及第二承載板係為晶圓或基板。

由上可知，由於本發明係堆疊一封裝件中的二半導體晶片，而非相鄰地設置，因此可減少封裝件的平面尺寸；此外，本發明之堆疊的二半導體晶片在製程中的位移將一致，故有利於後續製程之對位步驟，進而增進整體良率。

10‧‧‧承載板

11‧‧‧熱感性黏著層

12‧‧‧半導體晶片

12a‧‧‧作用面

121‧‧‧電極墊

13‧‧‧封裝膠體

14‧‧‧線路層

20‧‧‧第一承載板

21‧‧‧剝離層

22‧‧‧第一半導體晶片

22a‧‧‧第一作用面

22b‧‧‧第一非作用面

221‧‧‧第一電極墊

23‧‧‧黏著層

24‧‧‧第二半導體晶片

24a‧‧‧第二作用面

24b‧‧‧第二非作用面

241‧‧‧第二電極墊

25‧‧‧導電凸塊

26‧‧‧封裝膠體

26a‧‧‧第一表面

26b‧‧‧第二表面

261‧‧‧開孔

262‧‧‧通孔

271‧‧‧導電柱

272‧‧‧導電通孔

28a‧‧‧第一增層結構

28b‧‧‧第二增層結構

29‧‧‧第二承載板

30‧‧‧導電元件

第1A至1F圖所示者係習知第7202107號美國專利之晶片尺寸封裝件及其製法的剖視圖；以及第2A至2H圖所示者係本發明之半導體封裝件及其製法的剖視圖。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他 優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「側」、「中」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

第2A至2H圖所示者，係本發明之半導體封裝件及其製法的剖視圖。

如第2A圖所示，於第一承載板20上形成剝離層(release layer)21，並將具有相對之第一作用面22a與第一非作用面22b的第一半導體晶片22以其第一作用面22a接置於該剝離層21上，其中，該第一作用面22a上形成有複數第一電極墊221，該第一承載板20係為晶圓或基板。

如第2B圖所示，於該第一半導體晶片22之第一非作用面22b上藉由黏著層23(例如貼晶材料(die attach material))接置具有相對之第二作用面24a與第二非作用面24b之第二半導體晶片24，且該第二作用面24a上形成有複數第二電極墊241，各該第二電極墊241上設有導電凸塊25，該第二半導體晶片24並係藉其第二非作用面24b接置於該黏著層23上。

如第2C圖所示，於該第一承載板20上形成包覆該第一半導體晶片22與第二半導體晶片24的具有相對之第一表面26a與第二表面26b之封裝膠體26，該第一表面26a係面向該第一承載板20。

如第2D圖所示，於該封裝膠體26中形成外露該導電凸塊25的開孔261及複數貫穿該第一表面26a與第二表面26b之通孔262。

如第2E圖所示，於該開孔261與通孔262中分別電鍍形成導電柱271與導電通孔272。

如第2F圖所示，於該封裝膠體26之第二表面26b上形成電性連接該導電凸塊25與導電通孔272的第二增層結構28b，並於該第二增層結構28b上設置第二承載板29，該第二承載板29係為晶圓或基板。

如第2G圖所示，移除該第一承載板20與剝離層21。

如第2H圖所示，於該封裝膠體26之第一表面26a上形成電性連接該第一電極墊221與導電通孔272的第一增層結構28a，並於該第一增層結構28a上電性連接複數導電元件30，且移除該第二承載板29。

本發明復提供一種半導體封裝件，係包括：第一半導體晶片22，係具有相對之第一作用面22a與第一非作用面22b，且該第一作用面22a上形成有複數第一電極墊221；第二半導體晶片24，係接置於該第一半導體晶片22上，且具有相對之第二作用面24a與第二非作用面24b，其中，該第二作用面24a上形成有複數第二電極墊241，各該第二電極墊241上並設有導電凸塊25，且該第二半導體晶片24係藉其第二非作用面24b接置於該第一半導體晶 片22之第一非作用面22b上；封裝膠體26，係包覆該第一半導體晶片22與第二半導體晶片24，且具有相對之第一表面26a與第二表面26b、及複數貫穿該第一表面26a與第二表面26b的通孔262，該第一作用面22a與導電凸塊25並係分別外露於該封裝膠體26之第一表面26a與第二表面26b，導電通孔272，係形成於該通孔262中；第一增層結構28a，係形成於該第一表面26a上，以電性連接該第一電極墊221與導電通孔272；以及第二增層結構28b，係形成於該第二表面26b上，以電性連接該導電凸塊25與導電通孔272。

於本發明之半導體封裝件中，該第二半導體晶片24之第二非作用面24b係藉由黏著層23黏接至該第一半導體晶片22之第一非作用面22b上。

依前所述之半導體封裝件，復包括複數導電柱271，其係分別形成於各該導電凸塊25上，以電性連接該第二增層結構28b，且復包括複數導電元件30，其係電性連接該第一增層結構28a。

綜上所述，相較於習知技術，由於本發明係堆疊一封裝件中的二半導體晶片，而非相鄰地設置，因此可減少封裝件的平面尺寸；此外，本發明之堆疊的二半導體晶片在製程中的位移將一致，故有利於後續製程之對位步驟，進而增進整體良率。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

22‧‧‧第一半導體晶片

23‧‧‧黏著層

24‧‧‧第二半導體晶片

25‧‧‧導電凸塊

26‧‧‧封裝膠體

26a‧‧‧第一表面

26b‧‧‧第二表面

271‧‧‧導電柱

272‧‧‧導電通孔

28a‧‧‧第一增層結構

28b‧‧‧第二增層結構

30‧‧‧導電元件

Claims (12)

1. 一種半導體封裝件，係包括：第一半導體晶片，係具有相對之第一作用面與第一非作用面，且該第一作用面上形成有複數第一電極墊；第二半導體晶片，係接置於該第一半導體晶片上，且具有相對之第二作用面與第二非作用面，其中，該第二作用面上形成有複數第二電極墊，各該第二電極墊上並設有導電凸塊，且該第二半導體晶片係藉其第二非作用面接置於該第一半導體晶片之第一非作用面上；封裝膠體，係包覆該第一半導體晶片與第二半導體晶片，且具有相對之第一表面與第二表面、及複數貫穿該第一表面與第二表面的通孔，該第一作用面與導電凸塊並係分別外露於該封裝膠體之第一表面與第二表面；導電通孔，係形成於該通孔中；第一增層結構，係形成於該第一表面上，以電性連接該第一電極墊與導電通孔；以及第二增層結構，係形成於該第二表面上，以電性連接該導電凸塊與導電通孔。
2. 如申請專利範圍第1項所述之半導體封裝件，其中，該第二半導體晶片之第二非作用面係藉由黏著層黏接至該第一半導體晶片之第一非作用面上。
3. 如申請專利範圍第1項所述之半導體封裝件，復包括複數導電柱，係分別形成於各該導電凸塊上，以電性連接該第二增層結構。
4. 如申請專利範圍第1項所述之半導體封裝件，復包括複數導電元件，係電性連接該第一增層結構。
5. 一種半導體封裝件之製法，係包括：將具有相對之第一作用面與第一非作用面的第一半導體晶片以其第一作用面接置於第一承載板上，且該第一作用面上形成有複數第一電極墊；於該第一半導體晶片之第一非作用面上接置具有相對之第二作用面與第二非作用面之第二半導體晶片，且該第二作用面上形成有複數第二電極墊，各該第二電極墊上設有導電凸塊，該第二半導體晶片並藉其第二非作用面接置於該第一非作用面上；於該第一承載板上形成包覆該第一半導體晶片與第二半導體晶片，且具有相對之第一表面與第二表面之封裝膠體，該第一表面係面向該第一承載板；於該封裝膠體中形成複數貫穿該第一表面與第二表面之導電通孔；於該第二表面上形成電性連接該導電凸塊與導電通孔的第二增層結構；移除該第一承載板；以及於該第一表面上形成電性連接該第一電極墊與導電通孔的第一增層結構。
6. 如申請專利範圍第5項所述之半導體封裝件之製法，其中，該第一承載板上復形成有剝離層，供該第一半導體晶片藉由該剝離層接置於第一承載板上，且於移除該第一承載板時，併同移 除該剝離層。
7. 如申請專利範圍第5項所述之半導體封裝件之製法，其中，該第二非作用面係藉由黏著層接置於該第一非作用面上。
8. 如申請專利範圍第5項所述之半導體封裝件之製法，於形成該第二增層結構之前，復包括於各該導電凸塊上形成導電柱，以電性連接該第二增層結構。
9. 如申請專利範圍第5項所述之半導體封裝件之製法，復包括於該第一增層結構上電性連接複數導電元件。
10. 如申請專利範圍第5項所述之半導體封裝件之製法，於形成該第二增層結構之後，復包括於該第二增層結構上設置第二承載板，並於形成該第一增層結構之後，移除該第二承載板。
11. 如申請專利範圍第5項所述之半導體封裝件之製法，其中，該第一承載板係為晶圓或基板。
12. 如申請專利範圍第10項所述之半導體封裝件之製法，其中，該第二承載板係為晶圓或基板。