TWI549201B - 封裝結構及其製法 - Google Patents

Description

封裝結構及其製法

本發明係有關一種封裝結構及其製法，尤指一種能簡化製程之封裝結構之製法。

隨著半導體封裝技術的演進，半導體裝置(Semiconductor device)已開發出不同的封裝型態，而為提升電性功能及節省封裝空間，遂堆加複數封裝件以形成封裝堆疊結構(Package on Package，POP)，此種封裝方式能發揮系統封裝(SiP)異質整合特性，可將不同功用之電子元件，例如：記憶體、中央處理器、繪圖處理器、影像應用處理器等，藉由堆疊設計達到系統的整合，適合應用於輕薄型各種電子產品。

一般封裝堆疊結構(PoP)係僅以銲錫球(solder ball)堆疊與電性連接上、下封裝件，但隨著產品尺寸規格與線距越來越小，該些銲錫球之間容易發生橋接(bridge)現象，將影響產品之良率。

於是，遂發展出一種封裝堆疊結構，係以銅柱(Cu pillar)作支撐，以增加隔離(stand off)效果，可避免發 生橋接現象。第1A及1B圖係為習知封裝堆疊結構1之製法之剖面示意圖。

如第1A圖所示，先提供一具有相對之第一及第二表面11a,11b之第一基板11，且於該第一基板11之第一表面11a上形成複數銅柱13。

如第1B圖所示，設置一電子元件15於該第一表面11a上且以覆晶方式電性連接該第一基板11，再疊設一第二基板12於該銅柱13上，之後形成封裝膠體16於該第一基板11之第一表面11a與該第二基板12之間。具體地，該第二基板12藉由複數導電元件17結合該銅柱13，且該導電元件17係由金屬柱170與銲錫材料171構成。

惟，習知封裝堆疊結構1中，該銅柱13係以電鍍形成，致使其尺寸變異不易控制，故容易發生各銅柱13之高度不一致之情況，因而產生接點偏移之問題，致使該些導電元件17與該些銅柱13接觸不良，而造成電性不佳，因而影響產品良率。

因此，如何在克服習知技術中之問題，實為業界迫切待解之題。

鑒於上述習知技術之缺失，本發明提供一種封裝結構及其製法，該製法係包括：提供一具有複數銲墊之承載件；壓合一壓合體於該承載件上，該壓合體係包含增層部與尺寸小於該增層部之離型部，該離型部係覆蓋該些銲墊，且該增層部係壓合於該離型部與該承載件上；形成複數導電柱於該 增層部中；以及移除該離型部及其上之增層部，以形成開口於該壓合體上，使該些銲墊外露於該開口，且該些導電柱係位於該開口周圍。

前述之製法中，該承載件係為預浸材、聚丙烯基板、樹脂玻璃纖維基板或聚醯亞胺基板。

前述之製法中，該離型部係包含相疊之第一金屬層與第二金屬層，且該第一金屬層結合至該些銲墊與該承載件上。例如，該第一金屬層與第二金屬層之間物理性靠合，且該第二金屬層在該承載件上之投影面積係小於該第一金屬層在該承載件上之投影面積。

前述之製法中，該導電柱之形成步驟係包括先形成貫穿該增層部之複數穿孔，再於該些穿孔中填充導電材料以作為該導電柱。

前述之製法中，該增層部復具有電性連接該導電柱之線路層。

前述之製法中，設置堆疊件至該增層部上，且該堆疊件電性連接該導電柱，例如，該堆疊件係為基板、半導體晶片、矽中介板、經封裝或未經封裝之半導體元件。

前述之製法中，移除該離型部及其上之增層部之步驟係包括：雷射切割該增層部，以移除部分該離型部與其上之增層部；以及蝕刻移除剩餘之該離型部。

另外，前述之製法中，復包括設置電子元件於該開口中，且該電子元件電性連接該些銲墊。

由上可知，本發明封裝結構及其製法，主要藉由在該 承載件上壓合該增層部以製作導電柱，而能增加隔離效果及避免橋接現象。

再者，藉由該些穿孔控制各該導電柱之尺寸，使各該導電柱之高度一致，以避免接點偏移之問題，故相較於習知技術，後續製程之導電元件與該些導電柱不會發生接觸不良或短路之問題，因而能有效提高產品良率。

1‧‧‧封裝堆疊結構

11‧‧‧第一基板

11a,250a‧‧‧第一表面

11b,250b‧‧‧第二表面

12‧‧‧第二基板

13‧‧‧銅柱

15,28‧‧‧電子元件

16‧‧‧封裝膠體

17,291‧‧‧導電元件

170‧‧‧金屬柱

171‧‧‧銲錫材料

2‧‧‧封裝結構

21‧‧‧承載件

21a‧‧‧表面

210‧‧‧銲墊

211‧‧‧電性連接墊

22‧‧‧壓合體

22a‧‧‧增層部

22b‧‧‧離型部

220‧‧‧開口

23‧‧‧介電層

241‧‧‧第一金屬層

242‧‧‧第二金屬層

25‧‧‧支撐板

250‧‧‧板體

251‧‧‧導體層

251’‧‧‧線路層

26‧‧‧導電柱

260‧‧‧穿孔

27‧‧‧絕緣保護層

280‧‧‧底膠

281‧‧‧導電凸塊

29‧‧‧堆疊件

A‧‧‧承載區

B‧‧‧投影面積

S‧‧‧切割路徑

第1A至1B圖係為習知封裝堆疊結構之製法的剖視示意圖；以及第2A至2G圖係為本發明封裝結構之製法的剖視示意圖。

以下係藉由特定的具體實例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點與功效。本發明亦可藉由其他不同的具體實例加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在不悖離本發明之精神下進行各種修飾與變更。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本創作可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本創作所能產生之功效及所能達成之目的下，均應仍落在本創作所揭示之技術 內容得能涵蓋之範圍內。同時，本說明書中所引用之如「第一」、「第二」、「上」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本創作可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本創作可實施之範疇。

請參閱第2A至2F圖係顯示本發明之封裝結構之製法示意圖。

如第2A圖所示，提供一壓合體22、及一具有複數銲墊210與複數電性連接墊211之承載件21。

於本實施例中，該承載件21係為預浸材、聚丙烯基板、樹脂玻璃纖維基板或聚醯亞胺基板，且該承載件21係定義有一承載區A，使該些銲墊210位於該承載區A內，而該電性連接墊211位於該承載區A外。

再者，該壓合體22係包含一增層部22a與一離型部22b。

所述之增層部22a具有一支撐板25與一可外露該承載區A之介電層23，該支撐板25係包括一具有相對之第一表面250a與第二表面250b之板體250、及設於該第一表面250a上之導體層251。具體地，該介電層23之材質係為預浸材(prepreg,PP)，該板體250係為雙順丁烯二酸醯亞胺/三氮阱(Bismaleimide Triazine,BT)之樹脂與玻纖布，該導體層251係為銅層。

所述之離型部22b係包含第一金屬層241與第二金屬層242，且該第一金屬層241與第二金屬層242之間僅物 理性靠合，例如，該第一金屬層241與第二金屬層242係為銅層，但不限於此。具體地，於壓合製程前，該第一金屬層241結合至該些銲墊210與該承載件21之表面21a上，而該第二金屬層242係結合至該板體250之第二表面250b上。另外，該第二金屬層242在該承載件21上之投影面積B係小於該第一金屬層241在該承載件21上之投影面積(如該承載區A)。

如第2B圖所示，將該壓合體22壓合於該承載件21之表面21a上，該離型部22b係覆蓋該些銲墊210，且該增層部22a係壓合於該離型部22b與該承載件21上。

於本實施例中，藉由將該增層部22a、該離型部22b與該承載件21以熱壓合直接壓合，使製程簡化，且藉由該第一金屬層241得以避免熱壓合製程中發生該介電層23之溢流問題。

再者，該離型部22b藉由該介電層23與該板體250夾固，使該第一金屬層241與第二金屬層242不會移動。

如第2C圖所示，以雷射鑽孔方式於對應該電性連接墊211的位置上形成貫穿該介電層23與該板體250之複數穿孔260。

如第2D圖所示，利用該導體層251，於該板體250上製作線路層251’，且於該些穿孔260中形成導電材料以作為導電柱26，且藉由該導電柱26電性連接該線路層251’與該些電性連接墊211。接著，復可於該板體250之第一表面250a與該線路層251’上形成絕緣保護層27，且該絕 緣保護層27係外露出該線路層251’，供後續製程中接置其它外部元件。

於本實施例中，該線路層251’與該絕緣保護層27並未形成於對應該承載區A之第一表面250a上。

如第2E圖所示，移除對應該承載區A之板體250、第二金屬層242與部分該介電層23。

於本實施例中，係先以雷射切割方式沿該承載區A之邊緣切割該板體250與部分該介電層23，如第2C圖所示之切割路徑S，即切割深度至該第一金屬層241，再利用該第一金屬層241與第二金屬層242之間的物理性靠合，當取出該該板體250與部分該介電層23時，一併以剝離方式取出該第二金屬層242。

如第2F圖所示，移除該第一金屬層241，以形成一開口220於該壓合體22上，使該承載件21於該承載區A之表面21a與該些銲墊210外露於該開口220，且該些導電柱26係位於該開口220周圍。

於本實施例中，係以蝕刻方式移除該第一金屬層241，但不限於此。

如第2G圖所示，於該開口220內設置電子元件28，且該電子元件28以複數導電凸塊281電性連接該些銲墊210並以底膠280包覆該些導電凸塊281。接著，設置一堆疊件29於該線路層251’上，以令該堆疊件29疊設於該增層部22a上，且覆蓋該開口220與該電子元件28，以製得本發明之封裝結構2。

於本實施例中，該堆疊件29係為封裝基板、半導體晶片、晶圓、矽中介板或封裝件，且該堆疊件29係藉由複數如銲錫材料之導電元件291電性結合至該線路層251’。

綜上所述，本發明封裝結構之製法中，藉由在承載件21上形成增層部22a(即該介電層23、支撐板25與導電柱26)，使該導電柱26嵌入該介電層23與支撐板25中，再於該增層部22a上接置該堆疊件29，藉以增加隔離(stand off)各該導電柱26之效果、及避免各該導電柱26之間發生橋接現象。

再者，藉由該些穿孔260控制各該導電柱26之尺寸，使各該導電柱26之高度一致，以令該些導電元件291之接置處高度一致，因而能避免接點偏移之問題，故該些導電元件291與該些導電柱26不會發生接觸不良或短路(short)之問題，因而能有效提高產品良率。

上述實施例僅例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修飾與改變。因此，本發明之權利保護範圍，應如後述之申請專利範圍所列。

21‧‧‧承載件

210‧‧‧銲墊

211‧‧‧電性連接墊

22a‧‧‧增層部

220‧‧‧開口

23‧‧‧介電層

250‧‧‧板體

251’‧‧‧線路層

26‧‧‧導電柱

27‧‧‧絕緣保護層

Claims (20)

1. 一種封裝結構之製法，係包括：提供一具有複數銲墊之承載件；壓合一壓合體於該承載件上，該壓合體係包含增層部與尺寸小於該增層部之離型部，該離型部係覆蓋該些銲墊，且該增層部係壓合於該離型部與該承載件上；形成複數導電柱於該增層部中；以及移除該離型部及其上之增層部，以形成開口於該壓合體上，使該些銲墊外露於該開口，且該些導電柱係位於該開口周圍。
2. 如申請專利範圍第1項所述之封裝結構之製法，其中，該承載件係為預浸材、聚丙烯、樹脂玻璃纖維或聚醯亞胺。
3. 如申請專利範圍第1項所述之封裝結構之製法，其中，該離型部係包含相疊之第一金屬層與第二金屬層，且該第一金屬層結合至該些銲墊與該承載件上。
4. 如申請專利範圍第3項所述之封裝結構之製法，其中，該第一金屬層與第二金屬層之間物理性靠合。
5. 如申請專利範圍第3項所述之封裝結構之製法，其中，該第二金屬層在該承載件上之投影面積係小於該第一金屬層在該承載件上之投影面積。
6. 如申請專利範圍第1項所述之封裝結構之製法，其中，該導電柱之形成步驟係包括先形成貫穿該增層部之複 數穿孔，再於該些穿孔中填充導電材料以作為該導電柱。
7. 如申請專利範圍第1項所述之封裝結構之製法，其中，該增層部復具有電性連接該導電柱之線路層。
8. 如申請專利範圍第1項所述之封裝結構之製法，復包括設置堆疊件至該增層部上，且該堆疊件電性連接該導電柱。
9. 如申請專利範圍第8項所述之封裝結構之製法，其中，該堆疊件係為封裝基板、半導體晶片、矽中介板或封裝件。
10. 如申請專利範圍第1項所述之封裝結構之製法，其中，移除該離型部及其上之增層部之步驟係包括：雷射切割該增層部，以移除部分該離型部與其上之增層部；以及蝕刻移除剩餘之該離型部。
11. 如申請專利範圍第1項所述之封裝結構之製法，復包括設置電子元件於該開口中，且該電子元件電性連接該些銲墊。
12. 如申請專利範圍第1項所述之封裝結構之製法，其中，該增層部復包括：介電層，係與該承載件接觸，並具有外露出該等銲墊之開口；以及板體，係形成於該介電層上。
13. 一種封裝結構，係包括： 承載件，係具有複數銲墊；以及增層部，係設於該承載件上，具有外露出該等銲墊之開口，其中，該增層部中係具有複數貫穿該增層部之導電柱，且該些導電柱係位於該開口周圍。
14. 如申請專利範圍第13項所述之封裝結構，其中，該增層部復包括：介電層，係與該承載件接觸，並具有外露出該等銲墊之開口；以及板體，係形成於該介電層上。
15. 如申請專利範圍第13項所述之封裝結構，復包括至少一電子元件，係設於該開口中，且電性連接該承載件。
16. 如申請專利範圍第13項所述之封裝結構，復包括：堆疊件，係設於該增層部上，以令該堆疊件疊設於該承載件上，且該堆疊件電性連接該導電柱；以及封裝膠體，係設於該增層部與該堆疊件之間。
17. 如申請專利範圍第13項所述之封裝結構，其中，該承載件係為預浸材、聚丙烯、樹脂玻璃纖維或聚醯亞胺基板。
18. 如申請專利範圍第13項所述之封裝結構，其中，該增層部復具有電性連接該導電柱之線路層。
19. 如申請專利範圍第16項所述之封裝結構，其中，該堆疊件係為封裝基板、半導體晶片、矽中介板或封裝件，且該堆疊件係藉由複數導電元件電性連接至該導電柱。
20. 如申請專利範圍第13項所述之封裝結構，復包括絕緣保護層，係設於該增層部上，且外露該導電體。