TWI501351B - 具有埋藏之位元線的半導體裝置及其製造方法 - Google Patents

Description

具有埋藏之位元線的半導體裝置及其製造方法

本發明之例示性實施例係關於半導體裝置及其製造方法，且更特定言之，係關於具有埋藏之位元線的半導體裝置及其製造方法。

本申請案主張2010年5月20日申請之韓國專利申請案第10-2010-0047521號之優先權，該案之全文以引用之方式併入本文中。

為了減小記憶體裝置之大小，正在開發4F² (其中F表示最小特徵大小)之三維(3D)單元。3D單元之實例包括垂直單元。

垂直單元包括一柱型作用區域；一埋藏之位元線，其填充隔離該作用區域之溝槽之一部分；及一垂直閘極，其形成於作用區域之一側壁上。

圖1為說明已知半導體裝置之垂直單元的橫截面圖。

參看圖1，複數個作用區域12形成於基板11上方。每一作用區域12具有複數個側壁，且每一側壁具有一垂直剖面。以埋藏之位元線14部分地填充隔離相鄰作用區域12之溝槽13的內部。又，接面15形成於每一作用區域12上。接面15接觸埋藏之位元線14。絕緣層16提供一在接面15與埋藏之位元線14之間的接觸部分，且絕緣層16覆蓋每一作用區域12及每一硬遮罩層17之表面。

接面15形成於作用區域12之任一側壁之一部分處，以便形成穩定地接觸接面15之埋藏之金屬位元線14。又，由於埋藏之位元線14具有一填充溝槽13之下部部分的形狀，因此接面15之高度應位於作用區域12之側壁的下部部分中。

然而，難以沿作用區域12中之每一者的任一側壁在一特定高度處一致性地建立接面。為了進行此操作，可能需要大量遮罩製程及其他製造製程。詳言之，隨著半導體裝置之大小減小，作用區域12中之每一者中的接面15之不對準可更頻繁地發生。又，因為重複地執行困難的製程(諸如，剝離、沈積及蝕刻)，所以試圖對準作用區域12中之每一者中的接面15可能在產量方面係不利的。

此外，由於作用區域12經形成以具有一預定高度(其中一狹窄空間在該等區域之間)，因此更難以在作用區域12之一側壁之一部分上形成接面15。形成接面15可能需要一傾斜離子植入製程。為執行傾斜離子植入製程，具有作用區域12及溝槽13之基板11相對於離子植入製程以一角度置放。因為作用區域12之間的空間係狹窄的，所以陰影效應可發生在傾斜離子植入製程期間。歸因於陰影效應，離子可能不會被植入目標位置中且接面15之深度可能不均勻。

本發明之實施例係針對一種可在一埋藏之位元線與一接面之間達成穩定接觸的半導體裝置，及其製造方法。

本發明之另一實施例係針對一種可具有一在一均勻深度處接觸一埋藏之位元線的接面之半導體裝置，及其製造方法。

根據本發明之一實施例，一種半導體裝置包括一作用區域，其具有一側壁，該側壁具有一側壁階部；一接面，其形成於該側壁階部之一表面下方；及一埋藏之位元線，其經組態以接觸該接面。

一相鄰作用區域可由一溝槽分離，且該埋藏之位元線可填充該溝槽之一部分。該作用區域可藉由一第一溝槽及一第二溝槽隔離且該第一溝槽之一側壁及該第二溝槽之一側壁可經對準以具有垂直剖面，且該第一溝槽之另一側壁及該第二溝槽之另一側壁可提供側壁階部。

根據本發明之另一實施例，一種用於製造一半導體裝置之方法包括藉由蝕刻一基板而形成一在一側壁上具有一側壁階部的溝槽，在該側壁階部之一表面下方形成一接面，及形成一接觸該接面之埋藏之位元線。

該形成該接面可藉由一離子植入製程而執行。該溝槽之該形成可包括藉由在該基板上執行一一次溝槽蝕刻製程而形成一第一溝槽，及藉由經由一二次溝槽蝕刻製程來比該第一溝槽更深地蝕刻該基板而形成一第二溝槽，以用於向連接至該第一溝槽之一部分提供側壁階部。該一次溝槽蝕刻製程及該二次溝槽蝕刻製程可為各向異性蝕刻製程。該二次溝槽蝕刻製程可藉由使該基板傾斜而執行。

根據本發明之又一實施例，一種用於製造一半導體裝置之方法包括藉由蝕刻一基板而形成一第一溝槽，形成一曝露該第一溝槽之一側壁及該第一溝槽之一底部之一部分的犧牲層，藉由蝕刻該第一溝槽之該底部的該曝露部分而形成一提供一側壁階部的第二溝槽，在該側壁階部之一表面下方形成一接面，及形成一接觸該接面之埋藏之位元線。

下文將參看隨附圖式更詳細地描述本發明之例示性實施例。然而，本發明可以不同形式來體現且不應理解為限於本文所陳述之實施例。實情為，提供此等實施例，使得本發明將為詳盡且完整的，且將向熟習此項技術者充分傳達本發明之範疇。貫穿本發明，相似參考數字在本發明之各種圖及實施例中始終指代相似元件。

該等圖式未必按比例，且在一些例子中，比例可能已被誇示，以便清楚地說明實施例之特徵。當第一層被稱為「在第二層上」或「在基板上」時，不僅指代第一層直接形成於第二層或基板上之狀況，而且指代第三層存在於第一層與第二層或基板之間的狀況。

圖2為說明根據本發明之第一實施例的半導體裝置之結構的橫截面圖。

參看圖2，形成溝槽105以隔離基板21B上方之複數個相鄰作用區域110。溝槽105具有一雙重結構，包括在深度方向上延伸的第一溝槽24及第二溝槽26。作用區域110中之每一者具有複數個側壁，且該複數個側壁中之一側壁具有一側壁階部106。自溝槽105之觀點來看，溝槽105之任一側壁具有側壁階部106。接面27形成於側壁階部106之表面處，且形成埋藏之位元線108以接觸接面27。接面27可包括植入有雜質離子的一源極或一汲極。埋藏之位元線108填充作用區域110之間的溝槽105之一部分。埋藏之位元線108包括一第一導電層29及一第二導電層30。埋藏之位元線108填充溝槽105之一部分，使得埋藏之位元線108覆蓋側壁階部106之邊緣。第一導電層29可包括一多晶矽層，且第二導電層30可包括一金屬層。此外，阻擋層28A及28B可形成於溝槽105內部，以便覆蓋作用區域110之側壁同時曝露接面27之一部分。又，襯墊層圖案22A及硬遮罩圖案23可堆疊於作用區域110上方。

圖3A至圖3J為說明用於製造圖2之半導體裝置的方法之橫截面圖。

參看圖3A，襯墊層22形成於基板21上方。基板21可為一矽基板。襯墊層22包括選自由氧化物層、氮化物層及多晶矽層組成之群中的至少一材料。舉例而言，襯墊層22可為一雙層，其係藉由堆疊一氧化物層及一氮化物層或堆疊一氧化物層及一多晶矽層而形成。

硬遮罩圖案23形成於襯墊層22上方。硬遮罩圖案23係藉由在襯墊層22上方形成一硬遮罩層及使用一溝槽遮罩(未圖示)作為蝕刻障壁來蝕刻硬遮罩層而形成。硬遮罩圖案23具有一足夠的厚度以便為兩個後續溝槽蝕刻製程充當蝕刻障壁。又，硬遮罩圖案23具有一足夠的抗蝕刻性及蝕刻選擇性以用於在後續傾斜蝕刻製程期間獲得垂直剖面。在本文中，傾斜蝕刻指代二次溝槽蝕刻製程，其為兩個後續溝槽蝕刻製程中之第二者。硬遮罩圖案23可包括一氧化物層或一氮化物層。

參看圖3B，使用硬遮罩圖案23作為蝕刻障壁來執行一次溝槽蝕刻製程101。舉例而言，使用硬遮罩圖案23作為蝕刻障壁來蝕刻襯墊層22，且隨後藉由將基板21蝕刻至一特定深度而形成一第一溝槽24。第一溝槽24可為一線型溝槽。亦即，第一溝槽24可具有一在垂直於圖3B中所展示之橫截面的方向上延伸的線性形狀。

一次溝槽蝕刻製程101可為一各向異性蝕刻，其能夠沿直線蝕刻。因此，一次溝槽蝕刻製程101可產生一具有垂直側壁之溝槽。當基板21為矽基板時，各向異性蝕刻可包括一單獨使用氯氣(Cl₂ )或溴化氫(HBr)氣體或使用其混合氣體來執行的電漿乾式蝕刻製程。

第一溝槽24經形成以具有一特定第一深度。舉例而言，第一深度可為最終溝槽105之深度的大約一半。藉由待隨後形成之第二溝槽26來判定最終溝槽105之剩餘深度。第一溝槽24之側壁具有垂直剖面。如圖3B中所展示，第一溝槽24具有第一側壁S1、第二側壁S2及底表面B1。第一側壁S1及第二側壁S2具有垂直剖面。在形成第一溝槽24後，藉由參考數字「21A」來表示基板，且藉由參考數字「22A」來表示襯墊層。在形成第一溝槽24後，硬遮罩圖案23具有一足夠的剩餘厚度，以便充當待在一次溝槽蝕刻製程之後執行的二次溝槽蝕刻製程期間的蝕刻障壁。

參看圖3C，形成間隔件25以覆蓋第一溝槽24之第一側壁S1及第二側壁S2，且曝露第一溝槽24之底表面B1。間隔件25係藉由在基板21A上方沈積一薄絕緣層及執行一回蝕製程而形成。間隔件25包括一氧化物層或一氮化物層。舉例而言，間隔件25可包括二氧化矽(SiO₂ )或氮化矽(Si₃ N₄ )。間隔件25之厚度判定隨後形成之側壁階部的寬度。間隔件25亦可形成於襯墊層圖案22A及硬遮罩圖案23之側壁上。

參看圖3D，以一特定角度使基板21A傾斜。蝕刻裝置之平台103可用以使基板21A傾斜。換言之，藉由以一特定角度使固持基板21A之平台103傾斜來調節傾斜角α。相對於水平表面102，傾斜角α之範圍為自大約4°至大約10°。

參看圖3E，在傾斜之基板21A上執行二次溝槽蝕刻製程104。二次溝槽蝕刻製程104可為與一次溝槽蝕刻製程101相同的各向異性蝕刻製程，其能夠沿直線蝕刻。此外，如圖3E中所展示，二次溝槽蝕刻製程104在與一次溝槽蝕刻製程101相同的方向上蝕刻，然而，當執行二次溝槽蝕刻製程104時，基板21A係以特定角度傾斜。由於基板21A傾斜，因此陰影效應104A發生，使得特定區域未被蝕刻。亦即，因為傾斜，所以二次溝槽蝕刻製程104未蝕刻特定區域，藉此產生陰影效應104A。當基板21A為矽基板時，各向異性蝕刻製程包括單獨使用氯氣(Cl₂ )或溴化氫(HBr)氣體或使用其混合氣體來執行的電漿乾式蝕刻製程。

經由二次溝槽蝕刻製程104，形成包括第一側壁S11、第二側壁S12及底表面B2之第二溝槽26。藉由參考數字「21B」表示具有第二溝槽26之基板。在第二溝槽26形成期間，可在未發生陰影效應104A之區域中蝕刻間隔件25。因此，如圖3E中所展示，蝕刻第二溝槽26之第一側壁S11，使得第二溝槽26之第一側壁S11具有一與第一溝槽24之第一側壁S1(參見圖3B)對準的垂直剖面。然而，第二溝槽26之第二側壁S12不與第一溝槽24之第二側壁S2(參見圖3B)對準，且間隔件25保留在第一溝槽24之第二側壁S2上。又，歸因於陰影效應104A，肩部分26A形成於第一溝槽24之第二側壁S2與第二溝槽26之第二側壁S12之間。此外，第二溝槽26之第二側壁S12可具有一傾斜剖面。

用於形成第二溝槽26的二次溝槽蝕刻製程104可為各向異性蝕刻製程。因此，第二溝槽26之第一側壁S11可具有垂直剖面，而第二溝槽26之第二側壁S12具有一傾斜剖面。第二溝槽26之第二側壁S12的角度可與基板21B之傾斜角相同。第二溝槽26之底表面B2亦可同樣以一角度傾斜。舉例而言，第二溝槽26之底表面B2的角度可與基板21B之傾斜角相同。

參看圖3F，基板21B往回傾斜至水平狀態。此可使用平台103(圖3F中未展示)來執行。

圖3F展示具有一雙重結構溝槽105之基板21B，該雙重結構溝槽105包括第一溝槽24及第二溝槽26。在基板21B處於水平狀態(如圖3F中所展示)之情況下，第一溝槽24之第一側壁S1及第二側壁S2具有垂直剖面。此外，第二溝槽26之第一側壁S11具有垂直剖面，而第二側壁S12具有傾斜剖面。此外，第一溝槽24之第一側壁S1與第二溝槽26之第一側壁S11對準。曝露第二溝槽26之肩部分26A，且歸因於肩部分26A而在第一溝槽24與第二溝槽26之間形成側壁階部106。側壁階部106在待於後續離子植入製程中形成接面的一區域中。間隔件25A保留在側壁階部106上方之第一溝槽24之第二側壁S2上。

如上文所描述，雙重結構溝槽105包括一形成於任一側壁上之側壁階部106。雙重結構溝槽105為一待以位元線來填充之區域。詳言之，雙重結構溝槽105之第二溝槽26係以位元線來填充。雙重結構溝槽105界定複數個作用區域110。換言之，相鄰作用區域110藉由雙重結構溝槽105而彼此隔離。作用區域110具有一柱狀結構。作用區域110中之每一者包括複數個側壁且該複數個側壁中之任一者具有側壁階部106。

參看圖3G，在基板21B上執行離子植入製程107。結果，離子經植入至側壁階部106處之基板21B中。使用N型雜質或P型雜質來執行離子植入製程107。N型雜質可包括磷(P)或砷(As)，且P型雜質可包括硼(B)。經由離子植入製程107，在側壁階部106之表面下方形成接面27。由於側壁階部106經曝露，因此無需傾斜離子植入製程。因此，可更易於經由離子植入製程107而形成接面27，該離子植入製程107在垂直方向上植入離子。同時，可在雙重結構溝槽105之底部上執行離子植入製程107。然而，由於在雙重結構溝槽105內部藉由根據接面27之深度的離子植入能量來執行離子植入製程107，因此少數離子被植入至雙重結構溝槽105之底部中。又，即使離子經植入至雙重結構溝槽105之底部中，該等離子亦不會電連接至接面27。由於植入至雙重結構溝槽105之底部中的離子的量極小，因此可經由後續清潔製程而移除所植入之離子。

隨後，執行退火以活化雜質。結果，接面27可延伸至第一溝槽24之第二側壁S2之下部部分。

參看圖3H，移除剩餘間隔件25A。隨後，阻擋層28形成於所得基板結構21B(包括雙重結構溝槽105)上方。阻擋層28包括一絕緣層，諸如氧化物層或氮化物層。

第一導電層29沈積於阻擋層28上方，且接著執行回蝕製程。此處，回蝕製程之蝕刻目標及蝕刻時間經控制以曝露側壁階部106上方的阻擋層28。由於回蝕製程經執行以曝露側壁階部106上方的阻擋層28，因此可保留第一導電層29之足夠部分以間隙填充第二溝槽26。

參看圖3I，阻擋層28經蝕刻以曝露側壁階部106之一部分。為曝露側壁階部106之一部分，可使用一干式蝕刻製程。在本文中，可執行已知回蝕製程。歸因於回蝕製程之特性，阻擋層28之一部分可以間隔件形式保留。在本文中，藉由參考數字28A來表示阻擋層之形成間隔件的該部分。間隔件型剩餘阻擋層28A形成於第一溝槽24之第二側壁S2上。阻擋層28B之其他剩餘部分形成於第一溝槽24之第一側壁S1上、第二溝槽26之第一側壁S11及第二側壁S12上，及雙重結構溝槽105之底表面上。由於側壁階部106之一部分經曝露，因此接面27之一部分經曝露。接面27可具有經曝露之兩個平坦表面。更具體而言，接面27可具有一頂表面(其垂直於第二側壁S2)及一側表面(其形成第二溝槽26之第二側壁S12之一部分)。

參看圖3J，形成接觸接面27之第二導電層30。第二導電層30包括一金屬層。藉由在基板結構上方沈積一層及接著執行一回蝕製程以便填充雙重結構溝槽105之一部分而形成第二導電層30。

當如上文所描述形成第二導電層30時，形成包括第一導電層29及第二導電層30的埋藏之位元線108。埋藏之位元線108經由第二導電層30接觸接面27。埋藏之位元線108之除接觸接面27之部分以外的的其他部分藉由阻擋層28A及28B而與基板21B及作用區域110絕緣。

作為本發明之第一實施例的修改實例，可在形成第二導電層30之前執行用於形成接面27之離子植入製程107。換言之，可執行製程直至圖3I中所展示之製程，以便曝露側壁階部106之一部分，且可藉由執行離子植入製程而形成接面27。隨後，形成第二導電層30以接觸接面27。

圖4為說明根據本發明之第二實施例的半導體裝置之結構的橫截面圖。

參看圖4，形成溝槽205以隔離基板41B上方之複數個相鄰作用區域210。溝槽204具有一雙重結構，包括在深度方向上延伸之第一溝槽44及第二溝槽51。作用區域210中之每一者具有複數個側壁，且該複數個側壁中之一側壁具有一側壁階部205。自溝槽204之觀點來看，溝槽204之任一側壁具有側壁階部205。接面52形成於側壁階部205之表面處，且埋藏之位元線207經形成以接觸接面52。接面52可包括植入有雜質離子之一源極或一汲極。埋藏之位元線207填充作用區域210之間的溝槽204之一部分。埋藏之位元線207包括第一導電層54及第二導電層55。第一導電層54可包括一多晶矽層，且第二導電層55可包括一金屬層。第二導電層55覆蓋側壁階部205之表面。溝槽204進一步包括一阻擋層53，其覆蓋作用區域210之側壁且曝露接面52之一部分。

圖5A至圖5N為說明用於製造圖4之半導體裝置之方法的橫截面圖。

參看圖5A，襯墊層42形成於基板41上方。基板41可為一矽基板。襯墊層42包括選自由氧化物層、氮化物層及多晶矽層組成之群中的至少一材料。舉例而言，襯墊層42可為一雙層，其係藉由堆疊一氧化物層及一氮化物層或堆疊一氧化物層及一多晶矽層而形成。

硬遮罩圖案43形成於襯墊層42上方。硬遮罩圖案43係藉由在襯墊層42上方形成一硬遮罩層及使用一溝槽遮罩(未圖示)作為蝕刻障壁來蝕刻硬遮罩層而形成。硬遮罩圖案43可包括氧化物層或氮化物層。

參看圖5B，使用硬遮罩圖案43作為蝕刻障壁來執行一次溝槽蝕刻製程201。舉例而言，使用硬遮罩圖案43作為蝕刻障壁來蝕刻襯墊層42，且隨後藉由將基板41蝕刻至一特定深度而形成第一溝槽44。第一溝槽44可為線型溝槽。亦即，第一溝槽44可具有在垂直於圖5B中所展示之橫截面之方向上延伸的線性形狀。

一次溝槽蝕刻製程201可為一各向異性蝕刻，其能夠沿直線蝕刻。因此，一次溝槽蝕刻製程201可產生一具有垂直側壁之溝槽。當基板41為矽基板時，各向異性蝕刻可包括一單獨使用氯氣(Cl₂ )或溴化氫(HBr)氣體或使用其混合氣體來執行的電漿乾式蝕刻製程。

第一溝槽44經形成以具有一特定第一深度。舉例而言，第一深度可為最終溝槽204之深度的大約一半。藉由待隨後形成之第二溝槽51來判定最終溝槽204之剩餘深度。第一溝槽44之側壁具有垂直剖面。如圖5B中所展示，第一溝槽44具有第一側壁S1、第二側壁S2及底表面B1。第一側壁S1及第二側壁S2具有垂直剖面。在形成第一溝槽44後，藉由參考數字「41A」來表示基板，且藉由參考數字「42A」來表示襯墊層。在形成第一溝槽44後，可移除硬遮罩圖案43。

參看圖5C，緩衝層45及間隔層46順序地形成於包括第一溝槽44之基板結構上方。緩衝層45可包括一氧化物層。間隔層46可包括一金屬層，諸如氮化鈦層。緩衝層45在後續二次溝槽蝕刻製程期間促進均勻蝕刻，同時保護溝槽之側壁。

參看圖5D，執行間隔件蝕刻。結果，緩衝層圖案45A及間隔件46A形成於第一溝槽44之兩個側壁上。藉由執行一各向異性蝕刻來蝕刻間隔件46A。該各向異性蝕刻可為一回蝕製程。

參看圖5E，形成間隙填充第一溝槽44之內部的填充層47。填充層47可為一氧化物層。在形成填充層47之後，執行一平坦化製程，諸如化學機械拋光(CMP)。在本文中，可以使得填充層47之表面低於襯墊層圖案42A的方式執行CMP製程。可藉由最初沈積襯墊層42時形成較厚襯墊層42而增加填充層47與襯墊層圖案42A之間的階部高度。當如上文所描述形成填充層47時，可形成不平坦形態(包括突起及凹陷)。在CMP製程期間，部分地移除緩衝層圖案45A及間隔件46A之上部部分。高度藉由CMP製程而降低之緩衝層圖案45A及間隔件46A之剩餘部分分別稱為平坦化緩衝層圖案45B及平坦化間隔件46B。

參看圖5F，形成沿不平坦形態沈積之薄多晶矽層48。隨後，以大約20°至40°之傾斜角來執行傾斜離子植入製程202。

結果，形成無離子植入區域48A。植入離子之區域及未植入離子之區域在後續濕式蝕刻製程期間產生不同蝕刻速率。更具體而言，更易於蝕刻掉未植入離子之區域。

參看圖5G，執行一濕式蝕刻，移除無離子植入區域48A。因此，平坦化緩衝層圖案45B及平坦化間隔件46B之上部部分經曝露。

參看圖5H，選擇性地移除曝露之平坦化間隔件46B。為移除平坦化間隔件46B，執行濕式蝕刻製程。當平坦化間隔件46B為氮化鈦時，使用基於過氧化氫(H₂ O₂ )之化學品來執行濕式蝕刻製程。當移除平坦化間隔件46B時，形成第一凹槽49。可藉由在最初沈積平坦化間隔件46B時調節其厚度而將第一凹槽49之寬度控制為窄的或寬的。剩餘間隔件被稱為間隔件圖案46C。當移除平坦化間隔件46B時，多晶矽層48充當障壁。

參看圖5I，選擇性地移除曝露之平坦化緩衝層圖案45B。為移除平坦化緩衝層圖案45B，執行濕式蝕刻製程。當平坦化緩衝層圖案45B為氧化物層時，使用基於氟化氫(HF)之化學品來執行濕式蝕刻製程。當移除平坦化緩衝層圖案45B時，形成第二凹槽50。甚至在濕式蝕刻製程之後仍保留藉由多晶矽層48覆蓋之緩衝層圖案45C。

當移除平坦化緩衝層圖案45B之一部分時，亦可移除填充層47之一部分。剩餘填充層被稱為填充層圖案47A。

參看圖5J，移除多晶矽層48。為此，執行一濕式蝕刻製程。當移除多晶矽層48時，使第二凹槽50之上部部分開發。第二凹槽50曝露第一溝槽44之一部分。舉例而言，第二凹槽50曝露第一溝槽44之任一側壁(例如，第一溝槽44之第二側壁S2)及第一溝槽44之底表面B1之一部分。

如上文所描述，當順序地執行多晶矽層48之沈積、傾斜離子植入202、平坦化間隔件46B之移除及平坦化緩衝層圖案45B之移除時，無需遮罩製程。

參看圖5K，執行二次溝槽蝕刻製程203。使用襯墊層圖案42A、填充層圖案47A、層圖案45C及間隔件圖案46C作為蝕刻障壁來執行二次溝槽蝕刻製程203。作為二次溝槽蝕刻製程203之結果，形成具有特定深度之第二溝槽51。

二次溝槽蝕刻製程203可為與一次溝槽蝕刻製程201相同之各向異性蝕刻製程，其能夠沿直線蝕刻。因此，二次溝槽蝕刻製程203為垂直蝕刻製程。當基板41A為矽基板時，各向異性蝕刻製程包括單獨使用氯氣(Cl₂ )或溴化氫(HBr)氣體或使用其混合氣體來執行的電漿乾式蝕刻製程。

經由二次溝槽蝕刻製程203，形成包括第一側壁S11、第二側壁S12及底表面B2之第二溝槽51。藉由參考數字「41B」來表示具有第二溝槽51之基板。第二溝槽51之第二側壁S12具有與第一溝槽44之第二側壁S2對準之垂直剖面。第二溝槽51之第一側壁S11與襯墊層圖案42A、填充層圖案47A、層圖案45C及間隔件圖案46C自對準，且因此第一側壁S11並不與第一溝槽44之第一側壁S1對準。第二溝槽51之第一側壁S11具有垂直剖面。

參看圖5L，移除填充層圖案47A、層圖案45C及間隔件圖案46C。結果，形成包括第一溝槽44及第二溝槽51之雙重結構溝槽204。因此，形成側壁階部205。第一溝槽44之第一側壁S1及第二側壁S2具有垂直剖面。此外，第二溝槽51之第一側壁S11具有垂直剖面且第二側壁S12具有垂直剖面。第一溝槽44之第二側壁S2與第二溝槽51之第二側壁S12對準且具有垂直剖面。側壁階部205形成於第一溝槽44與第二溝槽51之間。側壁階部205為待經由後續離子植入製程形成一接面的區域。藉由具有側壁階部205之雙重結構溝槽204形成複數個作用區域210。作用區域210藉由雙重結構溝槽204而彼此隔離。作用區域210中之每一者包括複數個側壁且該複數個側壁當中的任一側壁包括側壁階部205。

隨後，正如在第一實施例中形成接面及位元線來形成接面及位元線。

參看圖5M，執行離子植入製程206以在側壁階部205之表面下方形成一接面52。由於側壁階部205經曝露，因此無需傾斜離子植入製程。因此，可更易於經由離子植入製程206形成接面52，離子植入製程206在垂直方向上植入離子(例如，毯覆製程)。隨後，執行退火製程以活化雜質。使用N型雜質或P型雜質來執行離子植入製程206。N型雜質可包括磷(P)或砷(As)，而P型雜質可包括硼(B)。

參看圖5N，阻擋層53形成於包括雙重結構溝槽204之基板結構上方。阻擋層53可包括氧化物層或氮化物層。

第一導電層54沈積於阻擋層53上方且執行一回蝕製程。在本文中，在回蝕製程期間控制蝕刻目標及蝕刻時間以曝露在側壁階部205之上部部分中的阻擋層53。由於執行回蝕製程以曝露在側壁階部205之上部部分中的阻擋層53，因此第一導電層54間隙填充第二溝槽51。

阻擋層53經蝕刻以曝露側壁階部205之一部分。為曝露阻擋層53之一部分，可使用乾式蝕刻製程。由於側壁階部205之一部分經曝露，因此接面52之一部分經曝露。阻擋層53之一部分保留在第一溝槽44之第一側壁S1上，且阻擋層53之另一部分保留在第一溝槽44之第二側壁S2上、第二溝槽51之第一側壁S11及第二側壁S12上及第二溝槽51之底表面上。

隨後，形成接觸接面52之第二導電層55。第二導電層55可包括一金屬層。第二導電層55係藉由在基板結構上方沈積一層以填充雙重結構溝槽204之至少一部分而形成。接著，可執行一回蝕製程。

當如上文所描述形成第二導電層55時，形成包括第一導電層54及第二導電層55的埋藏之位元線207。埋藏之位元線207經由第二導電層55接觸接面52。埋藏之位元線207之除接觸接面52之部分以外的其他部分藉由阻擋層53而與基板41B絕緣。

當如上文所描述形成第二導電層55時，形成包括第一導電層54及第二導電層55的埋藏之位元線207。埋藏之位元線207經由第二導電層55接觸接面52。埋藏之位元線207之除接觸接面52之部分以外的其他部分藉由阻擋層53而與基板41B絕緣。

根據本發明之一實施例的技術可顯著地減少用於在垂直單元中形成埋藏之位元線的遮罩之數目並減少程序步驟之數目。因而，在製程簡化、降低製程難度及減少生產成本方面係有利的。

由於簡化了遮罩製程，因此可更高度地整合半導體記憶體裝置。舉例而言，可獲得40奈米(nm)級之半導體記憶體裝置。

可藉由調節晶圓之傾斜角、阻擋層之厚度及間隔件蝕刻之蝕刻目標來控制形成埋藏之位元線的一部分中所曝露之階部的大小。

由不同金屬形成之薄膜可用於形成埋藏之位元線，且埋藏之位元線可更易於在溝槽之內部中隔離。

雖然已關於特定實施例描述了本發明，但熟習此項技術者應瞭解，可在不脫離如以下申請專利範圍中所界定的本發明之精神及範疇的情況下進行各種改變及修改。

11．．．基板

12．．．作用區域

13．．．溝槽

14．．．埋藏之位元線

15．．．接面

16．．．絕緣層

17．．．硬遮罩層

21．．．基板

21A．．．基板

21B．．．基板

22．．．襯墊層

22A．．．襯墊層圖案

23．．．硬遮罩圖案

24．．．第一溝槽

25．．．間隔件

25A．．．間隔件

26A．．．肩部分

26．．．第二溝槽

27．．．接面

28．．．阻擋層

28A．．．間隔件型剩餘阻擋層

28B．．．阻擋層

29．．．第一導電層

30．．．第二導電層

41．．．基板

41A．．．基板

41B．．．基板

42．．．襯墊層

42A．．．襯墊層圖案

43．．．硬遮罩圖案

44．．．第一溝槽

45．．．緩衝層

45A．．．緩衝層圖案

45B．．．平坦化緩衝層圖案

45C．．．層圖案

46．．．間隔層

46A．．．間隔件

46B．．．平坦化間隔件

46C．．．間隔件圖案

47．．．填充層

47A．．．填充層圖案

48．．．多晶矽層

48A．．．無離子植入區域

49．．．第一凹槽

50．．．第二凹槽

51．．．第二溝槽

52．．．接面

53．．．阻擋層

54．．．第一導電層

55．．．第二導電層

101．．．一次溝槽蝕刻製程

102．．．水平表面

103．．．平台

104．．．二次溝槽蝕刻製程

104A．．．陰影效應

105．．．雙重結構溝槽

106．．．側壁階部

107．．．離子植入製程

108．．．埋藏之位元線

110．．．作用區域

201．．．一次溝槽蝕刻製程

202．．．傾斜離子植入製程

203．．．二次溝槽蝕刻製程

204．．．雙重結構溝槽

205．．．側壁階部

206．．．離子植入製程

207．．．埋藏之位元線

210．．．作用區域

B1．．．底表面

B2．．．底表面

S1．．．第一溝槽之第一側壁

S11．．．第二溝槽之第一側壁

S12．．．第二溝槽之第二側壁

S2．．．第一溝槽之第二側壁

α．．．傾斜角

圖1為說明已知半導體裝置之垂直單元的橫截面圖；

圖2為說明根據本發明之第一實施例的半導體裝置之結構的橫截面圖；

圖3A至圖3J為說明用於製造圖2之半導體裝置的方法之橫截面圖；

圖4為說明根據本發明之第二實施例的半導體裝置之結構的橫截面圖；及

圖5A至圖5N為說明用於製造圖4之半導體裝置之方法的橫截面圖。

21B．．．基板

22A．．．襯墊層圖案

23．．．硬遮罩圖案

24．．．第一溝槽

25A．．．間隔件

26．．．第二溝槽

27．．．接面

105．．．雙重結構溝槽

106．．．側壁階部

107．．．離子植入製程

110．．．作用區域

Claims (29)

1. 一種半導體裝置，其包含：一作用區域，其具有一側壁，該側壁具有一側壁階部；一接面，其形成於該側壁階部之一表面下方；及一埋藏之位元線，其經組態以接觸該接面。
2. 如請求項1之半導體裝置，其中一相鄰作用區域係由一溝槽而分離，且該埋藏之位元線填充該溝槽之一部分。
3. 如請求項1之半導體裝置，其中該作用區域係由一第一溝槽及一第二溝槽隔離，且該第一溝槽之一側壁及該第二溝槽之一側壁經對準以具有垂直剖面，且該第一溝槽之另一側壁及該第二溝槽之另一側壁提供該側壁階部。
4. 如請求項1之半導體裝置，其中該埋藏之位元線具有一覆蓋該側壁階部之形狀。
5. 如請求項1之半導體裝置，其中該接面包含一源極或一汲極，一雜質被離子植入於該源極或該汲極中。
6. 如請求項1之半導體裝置，其中該埋藏之位元線包含一接觸該接面之金屬層。
7. 一種用於製造一半導體裝置之方法，其包含：藉由蝕刻一基板而形成一在一側壁上具有一側壁階部之溝槽；在該側壁階部之一表面下方形成一接面；及形成一接觸該接面之埋藏之位元線。
8. 如請求項7之方法，其中該接面之該形成係藉由一離子植入製程而執行。
9. 如請求項7之方法，其中該溝槽之該形成包含：藉由在該基板上執行一一次溝槽蝕刻製程而形成一第一溝槽；及藉由經由一二次溝槽蝕刻製程比該第一溝槽更深地蝕刻該基板而形成一第二溝槽，以用於向連接至該第一溝槽之一部分提供該側壁階部。
10. 如請求項9之方法，其中該一次溝槽蝕刻製程及該二次溝槽蝕刻製程為各向異性蝕刻製程。
11. 如請求項9之方法，其中該二次溝槽蝕刻製程係藉由使該基板傾斜而執行。
12. 如請求項9之方法，其中該第一溝槽之一側壁及該第二溝槽之一側壁經對準以具有垂直剖面，且該第一溝槽之另一側壁及該第二溝槽之另一側壁提供該側壁階部。
13. 如請求項9之方法，其中該第二溝槽之該形成包含：形成覆蓋該第一溝槽之兩個側壁的間隔件；使該基板傾斜；及蝕刻該傾斜之基板。
14. 如請求項13之方法，其中該基板之該傾斜係藉由使一蝕刻設備之上面放置該基板的一平台傾斜而執行。
15. 如請求項13之方法，其中該基板之該傾斜係以一傾斜角執行，以便遮蔽該等間隔件當中之一間隔件。
16. 如請求項15之方法，其中相對於一垂直於該二次溝槽蝕刻製程之一蝕刻方向的水平表面，該傾斜角之範圍為自4°至10°。
17. 如請求項13之方法，其中該等間隔件包含一氧化物層或一氮化物層。
18. 如請求項7之方法，其中該埋藏之位元線的該形成包含：在一包括該接面之基板結構上方形成一阻擋層；形成一填充該溝槽之一部分的第一導電層；藉由蝕刻該阻擋層而曝露該側壁階部之一部分；及在該曝露之側壁階部處形成一連接至該接面之第二導電層。
19. 如請求項18之方法，其中該側壁階部之該部分的該曝露包含在該阻擋層上執行一干式蝕刻製程。
20. 如請求項18之方法，其中該側壁階部之該部分的該曝露包含使該側壁階部之一頂表面及一側表面開放。
21. 如請求項18之方法，其中該第一導電層之該形成及該第二導電層之該形成各自包含繼之以回蝕的一沈積製程。
22. 一種用於製造一半導體裝置之方法，其包含：藉由蝕刻一基板而形成一第一溝槽；形成一曝露該第一溝槽之一側壁及該第一溝槽之一底部之一部分的犧牲層；藉由蝕刻該第一溝槽之該底部的該曝露部分而形成一提供一側壁階部之第二溝槽；在該側壁階部之一表面下方形成一接面；及形成一接觸該接面的埋藏之位元線。
23. 如請求項22之方法，其中該接面之該形成係使用一離子植入製程而執行。
24. 如請求項22之方法，其中該形成該犧牲層包含：形成覆蓋該第一溝槽之兩個側壁的一緩衝層圖案及一間隔件；形成一間隙填充具有該緩衝層圖案及該間隔件之該第一溝槽的填充層；及藉由移除該緩衝層圖案之一部分及該間隔件之一部分而形成一凹槽，該凹槽曝露該第一溝槽之一側壁及該第一溝槽之該底部的一部分。
25. 如請求項24之方法，其中該緩衝層圖案及該間隔件之該形成包含：沈積一氧化物層及一金屬層；及在該金屬層及該氧化物層上執行一回蝕製程。
26. 如請求項24之方法，其中該緩衝層圖案包含一氧化物層，且該間隔件包含一氮化鈦層。
27. 如請求項24之方法，其中該填充層之該形成包含：在一基板結構上方形成一氧化物層直至包括該緩衝層圖案及該間隔件之該第一溝槽經間隙填充為止；及以使得該氧化物層之一上表面低於該緩衝層圖案之一上表面的一方式來平坦化該氧化物層。
28. 如請求項24之方法，其中該形成該凹槽包含：在一包括該填充層之基板結構上方形成一多晶矽層；在該多晶矽層上執行一傾斜離子植入；移除該多晶矽層之一無離子植入區域；及藉由使用該多晶矽層之一剩餘部分作為一障壁來移除該間隔件之一部分及該緩衝層之一部分。
29. 如請求項22之方法，其中該第一溝槽及該第二溝槽之該形成係使用一各向異性蝕刻製程而執行。