TWI793641B

TWI793641B - 使用傾斜蝕刻製程之半導體元件的製備方法

Info

Publication number: TWI793641B
Application number: TW110122115A
Authority: TW
Inventors: 葉煥勇
Original assignee: 南亞科技股份有限公司
Priority date: 2020-09-08
Filing date: 2021-06-17
Publication date: 2023-02-21
Also published as: US20220076959A1; TW202211301A; CN114156174B; US20220139716A1; US11380553B2; US11728174B2; CN114156174A

Abstract

本揭露提供一種使用傾斜蝕刻製程之半導體元件的製備方法。該半導體元件的製備方法包括提供一目標層；形成一第一硬遮罩層在該目標層上；形成多個第二硬遮罩層在該第一硬遮罩層上；執行一第一傾斜蝕刻製程在該第一硬遮罩層上，以形成多個第一開口在沿著該第一硬遮罩並鄰近該等第二硬遮罩層的各第一側處；以及執行一第二傾斜蝕刻製程在該第一硬遮罩層上，以形成多個第二開口在沿著該第一硬遮罩層並鄰近該等第二硬遮罩層的各第二側處。該第一傾斜蝕刻製程與該第二傾斜蝕刻製程使用該等第二硬遮罩層當作圖案引導件，且該第一硬遮罩層藉由該等第一開口與該等第二開口而轉變成一圖案化第一硬遮罩層。

Description

使用傾斜蝕刻製程之半導體元件的製備方法

本申請案主張2020年9月8日申請之美國正式申請案第17/014,432號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。

本揭露係關於一種半導體元件的製備方法。特別是有關於一種使用傾斜蝕刻製程之半導體元件的製備方法。

半導體元件係使用在不同的電子應用，例如個人電腦、手機、數位相機，或其他電子設備。半導體元件的尺寸係逐漸地變小，以符合計算能力所逐漸增加的需求。然而，在尺寸變小的製程期間，係增加不同的問題，且如此的問題在數量與複雜度上持續增加。因此，仍然持續著在達到改善品質、良率、效能與可靠度以及降低複雜度方面的挑戰。

上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。

本揭露之一實施例提供一種半導體元件的製備方法，包括提供一目標層；形成一第一硬遮罩層在該目標層上；形成多個第二硬遮罩層在該第一硬遮罩層上；執行一第一傾斜蝕刻製程在該第一硬遮罩層上，以形成多個第一開口在沿該第一硬遮罩層並鄰近該等第二硬遮罩層的各第一側處；以及執行一第二傾斜蝕刻製程在該第一硬遮罩層上，以形成多個第二開口在沿該第一硬遮罩層並鄰近該等第二硬遮罩層的各第二側處。該第一傾斜蝕刻製程與該第二傾斜蝕刻製程使用該等第二硬遮罩層當作圖案引導件，且該第一硬遮罩層藉由該等第一開口與該等第二開口而轉變成一圖案化第一硬遮罩層。

在一些實施例中，該等第二硬遮罩層的一寬度對在相鄰對的第二硬遮罩層之間的一水平距離的一比率，係大約為1：2。

在一些實施例中，該第一傾斜蝕刻製程的一入射角係介於大約10度到大約80度之間。

在一些實施例中，該第二傾斜蝕刻製程的一入射角與該第一傾斜蝕刻製程的該入射角係相反，以及該等第一開口的一寬度等於該等第二開口的一寬度。

在一些實施例中，該等第一開口的該寬度對在其中一第一開口與相鄰的其中一第二開口之間的一水平距離的一比率，係大約為1：2。

在一些實施例中，該半導體元件的製備方法還包括一步驟：移除該等第二硬遮罩。

在一些實施例中，該半導體元件的製備方法還包括一步驟：使用該圖案化第一硬遮罩層當作一遮罩，以圖案化該目標層。

在一些實施例中，該目標層包含半導體材料。

在一些實施例中，該目標層形成在一隔離層上，並包含半導體材料。

在一些實施例中，該目標層包含導電材料。

在一些實施例中，該目標層包含絕緣／隔離材料。

在一些實施例中，該半導體元件的製備方法還包括一步驟：形成該目標層在一蝕刻終止層上。

在一些實施例中，該蝕刻終止層包含下列材料：摻碳的氧化物(carbon-doped oxide)、併入碳的氧化矽(carbon-incorporated silicon oxide)或摻氮的碳化矽(nitrogen-doped silicon carbide)。

在一些實施例中，該第一硬遮罩層包含下列材料：氧化矽、氮化矽、氮氧化矽、氧化氮化矽(silicon nitride oxide)、氮化硼、氮化矽硼(silicon boron nitride)、氮化磷硼(phosphorus boron nitride)、氮化硼碳矽(boron carbon silicon nitride)或一碳膜。

在一些實施例中，該等第二硬遮罩層包含下列材料：氧化矽、氮化矽、氮氧化矽、氧化氮化矽、氮化硼、氮化矽硼、氮化磷硼、氮化硼碳矽或一碳膜。

在一些實施例中，對於該第一傾斜蝕刻製程，該等第二硬遮罩層對該第一硬遮罩層的一蝕刻率，係介於大約1：10到大約1：100之間。

在一些實施例中，該等第二硬遮罩層之該寬度對該等第二硬遮罩層之一高度的一比率，係介於大約1：1到大約1：12之間。

本揭露之另一實施例提供一種半導體元件的製備方法。該製備方法包括：提供一目標層；形成一第一硬遮罩層在該目標層上；形成多個第二硬遮罩層在該第一硬遮罩層上；執行一第一傾斜蝕刻製程在該第一硬遮罩層上，以形成多個第一開口在沿該第一硬遮罩層並鄰近該等第二硬遮罩層的各第一側處；執行一180度旋轉至該目標層；以及執行一第三傾斜蝕刻製程在該第一硬遮罩層上，以形成多個第三開口在沿該第一硬遮罩層並鄰近該等第二硬遮罩層的各第二側處。該第一傾斜蝕刻製程的一入射角係等於該第三傾斜蝕刻製程的一入射角。

在一些實施例中，該第一傾斜蝕刻製程的該入射角係介於大約10度到大約80度之間。

本揭露之另一實施例提供一種半導體元件的製備方法。該製備方法包括：提供一目標層；形成一第一硬遮罩層在該目標層上；形成多個第二硬遮罩層在該第一硬遮罩層上；以及執行一第一傾斜蝕刻製程在該第一硬遮罩層上，以形成多個第一開口在沿該第一硬遮罩層並鄰近該等第二硬遮罩層的各第一側處。該第一傾斜蝕刻製程使用該等第二硬遮罩層當作圖案引導件。

本揭露藉由使用該第一傾斜蝕刻製程和該第二傾斜蝕刻製程，無需額外的微影製程，即可在該第一硬遮罩層上形成該等第一開口與該等第二開口。因此，可降低該半導體元件的製造複雜度。此外，該等較窄的第一開口以及該等較窄的第二開口係使用具有多個較寬之硬遮罩開口的該等第二硬遮罩層所形成。意即，可以減輕形成該等較窄的第一開口以及該等較窄的第二開口之微影製程(photolithography process)的要求。因此，可改善該半導體元件的良率。

上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

以下描述了組件和配置的具體範例，以簡化本揭露之實施例。當然，這些實施例僅用以例示，並非意圖限制本揭露之範圍。舉例而言，在敘述中第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不會直接接觸的實施例。另外，本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚，除非內文中特別說明，其本身並非代表各種實施例及/或所討論的配置之間有特定的關係。

此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對關係用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述裝置可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可同樣相應地進行解釋。

應當理解，當形成一個部件在另一個部件之上(on)、與另一個部件相連(connected to)、及/或與另一個部件耦合(coupled to)，其可能包含形成這些部件直接接觸的實施例，並且也可能包含形成額外的部件介於這些部件之間，使得這些部件不會直接接觸的實施例。

應當理解，儘管這裡可以使用術語第一，第二，第三等來描述各種元件、部件、區域、層或區段(sections)，但是這些元件、部件、區域、層或區段不受這些術語的限制。相反，這些術語僅用於將一個元件、組件、區域、層或區段與另一個區域、層或區段所區分開。因此，在不脫離本發明進步性構思的教導的情況下，下列所討論的第一元件、組件、區域、層或區段可以被稱為第二元件、組件、區域、層或區段。

除非內容中另有所指，否則當代表定向(orientation)、布局(layout)、位置(location)、形狀(shapes)、尺寸(sizes)、數量(amounts)，或其他量測(measures)時，則如在本文中所使用的例如「同樣的(same)」、「相等的(equal)」、「平坦的(planar)」，或是「共面的(coplanar)」等術語(terms)並非必要意指一精確地完全相同的定向、布局、位置、形狀、尺寸、數量，或其他量測，但其意指在可接受的差異內，係包含差不多完全相同的定向、布局、位置、形狀、尺寸、數量，或其他量測，而舉例來說，所述可接受的差異係可因為製造流程(manufacturing processes)而發生。術語「大致地(substantially)」係可被使用在本文中，以表現出此意思。舉例來說，如大致地相同的(substantially the same)、大致地相等的(substantially equal)，或是大致地平坦的(substantially planar)，係為精確地相同的、相等的，或是平坦的，或者是其係可為在可接受的差異內的相同的、相等的，或是平坦的，而舉例來說，所述可接受的差異係可因為製造流程而發生。

在本揭露中，一半導體元件通常意指可藉由利用半導體特性(semiconductor characteristics)運行的一元件，而一光電元件(electro-optic device)、一發光顯示元件(light-emitting display device)、一半導體線路(semiconductor circuit)以及一電子元件(electronic device)，係均包括在半導體元件的範疇中。

應當理解，在本揭露的描述中，上方(above)(或之上(up))係對應Z方向箭頭的該方向，而下方(below)(或之下(down))係對應Z方向箭頭的相對方向。

圖1例示本揭露一實施例之一半導體元件1A之製備方法10的流程示意圖。圖2到圖6例示本揭露一實施例之該半導體元件1A之製備方法的一流程的剖視示意圖。請參考圖1及圖2，在步驟S11，可提供一基底101，一第一硬遮罩層201可形成在基底101上，以及多個第二硬遮罩層301可形成在第一硬遮罩層201上。

請參考圖2，在一些實施例中，基底101可為一塊狀(bulk)半導體基底，其係整體由至少一種半導體材料所構成；該塊狀半導體基底並未包含任何介電質、隔離層或是導電特徵。舉例來說，該塊狀半導體基底包含元素半導體、化合物半導體、非半導體材料、其他適合的材料或其組合；該元素半導體例如矽或鍺；該化合物半導體係例如矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦(indium phosphide)、砷化銦(indium arsenide)、銻化銦(indium antimonide)或其他III-V族化合物半導體或II-VI族化合物半導體；該非半導體材料係例如鈉鈣玻璃(soda-lime glass)、熔矽石(fused silica)、熔融石英(fused quartz)、氟化鈣(calcium fluoride)。

請參考圖2，在一些實施例中，舉例來說，第一硬遮罩層201可包含下列材料：氧化矽、氮化矽、氮氧化矽、氧化氮化矽、類似物或其組合。第一硬遮罩層201可藉由多個沉積製程所形成，例如化學氣相沉積、電漿加強化學氣相沉積、低壓化學氣相沉積或類似製程。

應當理解，在本揭露的描述中，氮氧化矽表示一物質(substance)，其係包含矽、氮以及氧，且在其中之氧的一比率係大於氮的一比率。氧化氮化矽係表示一物質，其係包含矽、氧以及氮，且在其中之氮的一比率係大於氧的一比率。

或者是，在一些實施例中，舉例來說，第一硬遮罩層201可包含下列材料：氮化硼、氮化矽硼(silicon boron nitride)、氮化磷硼(phosphorus boron nitride) 或氮化硼碳矽(boron carbon silicon nitride)。第一硬遮罩層201可藉由一成膜(film formation)製程以及一處理製程所形成。尤其是，在成膜製程中，可為硼基前驅物的多個第一前驅物係可被引入到基底101上，以形成一硼基層。接下來，在處理製程中，可為氮基前驅物的多個第二前驅物可被引入以與該硼基層產生反應，並轉變該硼基層成為第一硬遮罩層201。

在一些實施例中，舉例來說，該等第一前驅物可為二硼烷(diborane)、硼氮炔(borazine)或是硼氮炔的一烷基取代衍生物(alkyl-substituted derivative)。在一些實施例中，該等第一前驅物可以一流量引入，該流量係介於大約5sccm(每分鐘標準立方公分(standard cubic centimeter per minute))到大約50slm(每分鐘標準公升(standard liter per minute))之間；尤其是，介於大約10sccm到大約1slm。在一些實施例中，該等第一前驅物可藉由稀釋氣體(dilution gas)而被引入，該稀釋氣體係例如氮(nitrogen)、氫(hydrogen)、氬(argon)或其組合。該稀釋氣體可以一流量被引入，該流量係介於大約5sccm到大約50slm之間；尤其是，介於大約1slm到大約10slm之間。

在一些實施例中，成膜製程無須電漿的輔助即可執行。在此狀況下，成膜製程的一基底溫度可介於大約100℃到大約1000℃之間。舉例來說，成膜製程的基底溫度可介於大約300℃到大約500℃之間。成膜製程的一製程壓力可介於大約10mTorr到大約760Torr之間。舉例來說，成膜製程的製程壓力可介於大約2Torr到大約10Torr之間。

在一些實施例中，成膜製程可在電漿存在下進行。在此情況下，成膜製程的一基底溫度可介於大約100℃到大約1000℃之間。舉例來說，成膜製程的基底溫度可介於大約300℃到大約500℃之間。成膜製程的一製程溫度可介於大約10mTorr到大約760Torr。舉例來說，成膜製程的製程溫度可介於大約2Torr到大約10Torr。電漿係藉由介於30W到1000W之間的一射頻功率(RF power)所提供。

在一些實施例中，舉例來說，該等第二前驅物可為氨水(ammonia)或聯氨(hydrazine)。在一些實施例中，該等第二前驅物可以一流量引入，該流量係介於大約5sccm到大約50slm之間；尤其是，介於大約10sccm到大約1slm之間。

在一些實施例中，多個氧基前驅物可在處理製程中與該等第二前驅物一起引入。舉例來說，該等氧基前驅物可為氧、一氧化氮(nitric oxide)、一氧化二氮(nitrous oxide)、二氧化碳或水。

在一些實施例中，多個矽基前驅物可在處理製程中與該等第二前驅物一起引入。舉例來說，該等矽基前驅物可為矽烷(silane)、三甲矽烷基胺(trisilylamine)、三甲基矽烷(trimethylsilane)以及矽氮烷(silazanes)(例如六甲基環三矽氮烷(hexamethylcyclotrisilazane))。

在一些實施例中，多個磷基前驅物可在處理製程中與該等第二前驅物一起引入。舉例來說，該等磷基前驅物可為磷化氫(phosphine)。

在一些實施例中，該等氧基前驅物、該等矽基前驅物或該等磷基前驅物可在處理製程中與該等第二前驅物一起引入。在一些實施例中，處理製程可用一電漿製程、一紫外線固化(UV cure)製程、一熱退火(thermal anneal)製程或其組合的一輔助所執行。

當該處理以電漿製程為輔助而執行時，電漿製程的電漿係可藉由射頻功率(RF power)所提供。在一些實施例中，在介於大約100kHz直到大約1MHz之間的一單一低頻率下，射頻功率可介於大約2W到大約5000W。在一些實施例中，在大於約13.6MHz的一單一高頻率下，射頻功率可介於大約30W到大約1000W。在此情況下，處理製程的一基底溫度可介於大約20℃到大約1000℃之間。處理製程的一製程壓力可介於大約10mTorr到大約760Torr之間。

當該處理以紫外線固化製程為輔助所執行時，在此情況下，處理製程的一基底溫度可介於大約20℃到大約1000℃之間。處理製程的一製程溫度可介於大約10mTorr到大約760Torr之間。紫外線固化可藉由任何紫外線源所提供，例如汞微波弧燈(mercury microwave arc)、脈衝式氙閃光燈(pulsed xenon flash lamps)或高效率UV發光二極體陣列(high-efficiency UV light emitting diode arrays)。紫外線源可具有一波長，係介於大約170nm到大約400nm之間。紫外線源可提供一光子能量(photon energy)，係介於大約0.5eV到大約10eV之間；尤其是，係介於大約1eV到大約6eV之間。紫外線固化製程的輔助可從第一硬遮罩層201移除氫。當氫可擴散進入半導體元件1A的其他區域以及可能降低半導體元件1A的可靠度時，氫藉由紫外線固化製程之輔助的移除係可改善半導體元件1A的可靠度。此外，紫外線固化製程可增加第一硬遮罩層201的密度。

當該處理以熱退火製程為輔助所執行時，在此狀況下，處理製程的一基底溫度可介於大約20℃到大約1000℃之間。處理製程的一製程壓力可介於大約10mTorr到大約760Torr之間。

在一些實施例中，舉例來說，第一硬遮罩層201可包含碳膜。在文中所使用的術語「碳膜(carbon film)」，其係主要由多個碳原子所界定，或者是其物理和化學性質係取決於其碳含量。術語「碳膜」係指排除作為簡單混合物或包含碳之化合物的材料，舉例來說，包含碳之化合物的材料為介電材料，例如摻雜碳的氮氧化矽、摻雜碳的氧化矽或摻雜碳的多晶矽。舉例來說，這些術語確實包括石墨(graphite)、炭(charcoal)以及鹵素碳化物(halocarbons)。

在一些實施例中，碳膜藉由一製程所沉積，該製程包括引入一製程氣體混合物進入一製程腔室，該製程氣體混合物係由一或多個烴化合物(hydrocarbon compounds)。烴化合物具有一化學式C_x H_y ，其中x具有介於2到4之間的一範圍，y具有介於2到10之間的一範圍。舉例來說，烴化合物可為丙烯(propylene，C₃ H₆ )、丙炔(propyne，C₃ H₄ ) 、丙烷(propane，C₃ H₈ ) 、丁烷(butane，C₄ H₁₀ ) 、丁烯(butylene，C₄ H₈ ) 、丁二烯(butadiene，C₄ H₆ ) 、乙炔(acetylene，C₂ H₂ )或其組合。

在一些實施例中，可以使用烴化合物的部分或完全氟化的衍生物(fluorinated derivatives)。摻雜衍生物包括烴化合物的含硼衍生物(boron-containing derivatives)及其氟化衍生物(fluorinated derivatives)。氟化烴化合物具有一化學式C_x H_y F_z ，其中x具有介於2到4之間的一範圍，y具有介於0到10之間的一範圍，z具有介於0到10之間的一範圍，同時y+z係大於或等於2，或者是小於或等於10。一些例子係包括完全氟化的烴(hydrocarbons)，例如C₃ F₈ 或C₄ F₈ ，其係可用於沉積一氟化碳膜。此外，烴化合物可包含氮，或是以一含氮氣體進行沉積，該含氮氣體係例如氨。

在一些實施例中，烴化合物與烴化合物的氟化衍生物的一組合係可一起使用來沉積碳膜。在一些實施例中，烴化合物以及其氟化衍生物可用於沉積碳膜，而烴化合物包括烷烴(alkanes)、烯烴(alkenes)、炔烴(alkynes)、環狀化合物(cyclic compounds)以及芳香烴(aromatic compounds)，其係具有五個或五個以上的碳，例如正戊烷(pentane)、苯(benzene)以及甲苯(toluene)。

在一些實施例中，碳膜係藉由維持在一基底溫度以從處理氣體混合物所沉積，而該基底氣體係介於大約100℃到大約700℃之間；尤其是，介於大約350℃到550℃之間。在一些實施例中，碳膜係藉由維持在一腔室壓力以從處理氣體混合物所沉積，而該腔室壓力係介於大約1Torr到大約20Torr之間。碳膜可以一流量分別藉由引入烴氣體(hydrocarbon gas)和任何惰性或反應性氣體而從處理氣體混合物進行沉積，而該流量係介於大約50sccm到大約2000sccm之間。在一些實施例中，碳膜係可以電漿為輔助進行沉積，而電漿係藉由施加一RF功率所產生，該RF功率係介於大約0.03W/cm² 到大約20W/cm² 之間，或是介於10W到大約6000W，舉例來說，係介於大約0.3W/cm² 到大約3W/cm² 之間，或是介於100W到大約1000W。

在一些實施例中，可提供雙頻率系統，以沉積碳膜。混合RF功率的一雙頻率源提供一高頻功率以及一低頻功率。該高頻功率可介於大約10MHz到大約30MHz之間的一範圍中，舉例來說，大約為13.56MHz。該低頻功率可介於大約100KHz到大約500KHz之間的一範圍中，舉例來說，係大約為350KHz。

在一些實施例中，處理氣體混合物還可包括一非活性氣體(inert gas)，例如氬。然而，一可使用其他非活性氣體，例如氮或其他惰性氣體，惰性氣體係例如氦。可使用該等非活化氣體以控制碳膜的密度以及沉積率。此外，可以將多種不同氣體添加到處理氣體混合物中以改變碳膜的特性。該等氣體係可為反應氣體，例如氫、氨、氫與氮的混合物或其組合。可使用氫或氨的添加以控制碳膜之氫的比率，進而控制層特性，例如蝕刻選擇性、化學機械研磨阻力特性以及反射率(reflectivity)。在一些實施例中，可添加該等反應氣體與該等非活化氣體的一混合物到處理氣體混合物，以沉積碳膜。

碳膜可包含碳與氫原子，其係可為一可調整的碳：氫比率，係介於大約10%的氫到大約60%的氫之間。控制碳膜的氫比例係可以調節相對應的蝕刻選擇性和化學機械研磨阻力特性。當氫含量降低時，碳膜的蝕刻阻力以及選擇性係增加。當執行蝕刻製程以將所欲的圖案轉移到下層上時，碳膜移除率的降低可以使碳膜適合作為一遮罩層。

請參考圖2，在一些實施例中，舉例來說，第二硬遮罩層301可包含下列材料：氧化矽、氮化矽、氮氧化矽、氧化氮化矽或其組合。第二硬遮罩層301可藉由多個沉積製程所形成，例如化學氣相沉積、電漿加強化學氣相沉積、低壓化學氣相沉積或類似物。

或者是，在一些實施例中，舉例來說，第二硬遮罩層301可包含下列材料：氮化硼、氮化矽硼、氮化磷硼或氮化硼碳矽。第二硬遮罩層301可藉由類似於第一硬遮罩層201的一成膜製程以及一處理製程所形成。

在一些實施例中，舉例來說，該等第二硬遮罩層301可包含碳膜。該等第二硬遮罩層301可由類似於第一硬遮罩層201之使用一處理氣體混合物的製程所形成。

該等第二硬遮罩層301以及第一遮罩層201可包含不同材料；尤其是，在接下來的製程期間，該等第二硬遮罩層301以及第一遮罩層201可以由彼此具有蝕刻選擇性的材料所形成。

請參考圖2，在剖視圖中，每一第二硬遮罩層301具有一矩形剖面輪廓。為了便於描述，僅描述一個第二硬遮罩層301。第二硬遮罩層301可包括兩側，即一第一側FS以及一第二側SS。第一側FS與第二側SS係彼此相對設置。第一側FS與第二側SS係垂直於第一硬遮罩層201的上表面201TS。

請參考圖2，相鄰對的第二硬遮罩層301之間的各間隔可視為多個硬遮罩開口601。在一些實施例中，第二硬遮罩層301的寬度W1對相鄰對的第二硬遮罩層301之間的水平距離D1的比率，可介於大約1：3到大約2：3之間。在一些實施例中，第二硬遮罩層301的寬度W1對相鄰對的第二硬遮罩層301之間的水平距離D1的比率，可大約1：2。應當理解，相鄰對的第二硬遮罩層301之間的水平距離D1可相同於硬遮罩開口601的寬度W2，或是相同於其中一第二硬遮罩層301的第一側FS與相鄰的其中一第二硬遮罩層301的第二側SS之間的水平距離。在一些實施例中，該等第二硬遮罩層301的寬度W1對硬遮罩開口601的高度H1(例如該等第二硬遮罩層301的高度)之一比率，可介於大約3：1到大約1：12之間、介於大約1：1到大約1：12之間、介於大約1：1到大約1：8，或是介於大約1：2到大約1：6之間。

參考圖1及圖3，在步驟S13，一第一傾斜蝕刻製程501可執行在第一硬遮罩層201上，以形成多個第一開口401，該等第一開口401係在沿著第一硬遮罩層201設置。

請參考圖3，第一傾斜蝕刻製程501可使用該等第二硬遮罩層301當成圖案引導件(pattern guides)，以移除第一硬遮罩層201的一些部分，並同時形成該等第一開口401，該等第一開口401係在沿著第一硬遮罩201並鄰近該等第二硬遮罩層301的各第一側FS處。在一些實施例中，第一傾斜蝕刻製程501的入射角α可藉由硬遮罩開口601的寬度W2與硬遮罩開口601的高度H1所界定。在一些實施例中，第一傾斜蝕刻製程501的入射角α可介於大約10度到大約80度之間。在一些實施例中，第一傾斜蝕刻製程501的入射角α可介於大約20度到大約60度之間。在一些實施例中，第一傾斜蝕刻製程501的入射角α可介於大約20度到大約40度之間。

在一些實施例中，第一傾斜蝕刻製程501可為一非等向性蝕刻製程，例如一反應性離子蝕刻製程(reactive ion etching process)。反應性離子蝕刻製程可包括多個蝕刻劑氣體(etchant gases)以及多個鈍化氣體(passivation gases)，這可能會抑制等向性效應(isotropic effect)，以限制材料在水平方向上的移除。該等蝕刻劑氣體可包括氯氣(chlorine gas)以及三氯化硼(boron trichloride)。該等鈍化氣體可包括氟仿(fluoroform)或其他適合的鹵烴(halocarbons)。在一些實施例中，包含碳膜的該等第二硬遮罩層301可以作為反應性離子蝕刻製程的該等鈍化氣體的一鹵烴源。

在一些實施例中，第一傾斜蝕刻製程501之第一硬遮罩層201的蝕刻率，可快於第一傾斜蝕刻製程501之該等第二硬遮罩層301的蝕刻率。舉例來說，在第一傾斜蝕刻製程501期間，第一硬遮罩層201對該等第二硬遮罩層301的蝕刻率比率，係可介於大約100：1到大約1.05：1之間、介於大約100：1到大約10：1之間、介於大約50：1到大約10：1之間、介於大約30：1到大約10：1之間、介於大約20：1到大約10：1之間，或是介於大約15：1到大約10：1之間。在一些實施例中，在第一傾斜蝕刻製程501期間，第一硬遮罩層201對基底101的一蝕刻率比率，可介於大約100：1到大約1.05：1之間、介於大約100：1到大約10：1之間、介於大約50：1到大約10：1之間、介於大約30：1到大約10：1之間、介於大約20：1到大約10：1之間，或是介於大約15：1到大約10：1之間。

在一些實施例中，該等第一開口401的寬度W3對該等第二硬遮罩層301的寬度W1的一比率，可介於大約1：3到大約2：3之間。在一些實施例中，該等第一開口401的寬度W3對該等第二硬遮罩層301的寬度W1的一比率，可為大約1：2。在一些實施例中，該等第一開口401的寬度W3對硬遮開口601的寬度W2的一比率，可介於大約1：5到大約2：5之間。在一些實施例中，該等第一開口401的寬度W3對硬遮開口601的寬度W2的一比率，可為大約1：4。

請參考圖1及圖4，在步驟S15，一第二傾斜蝕刻製程503可執行在第一硬遮罩層201上，以形成多個第二開口403，該等第二開口403係沿著第一硬遮罩層201設置。

請參考圖4，第二傾斜蝕刻製程503可使用該等第二硬遮罩層301當成多個圖案引導件，以移除第一硬遮罩層201的一些部分，並同時形成該等第二開口403，而開等第二開口403係在沿著第一硬遮罩層201並鄰近該等第二硬遮罩層301的各第二側SS處。

在一些實施例中，第二傾斜蝕刻製程503的入射角β可由硬遮罩開口601的寬度W2與硬遮罩開口601的高度所界定。在一些實施例中，第二傾斜蝕刻製程的入射角β可具有與第一傾斜蝕刻製程的入射角α相同的數值，但是第二傾斜蝕刻製程503的入射方向可與第一傾斜蝕刻製程501的入射方向為相反。換言之，第二傾斜蝕刻製程的入射角β與第一傾斜蝕刻製程的入射角α為相反。在此情況下，該等第二開口403的寬度W4可等於該等第一開口401的寬度W3。該等第一開口401的寬度W3(或是該等第二開口403的寬度W4)對其中一第一開口401與相鄰的其中一第二開口403之間的一水平距離D2的一比率，可介於大約1：3到大約2：3，或是可為1：2。

在一些實施例中，第二傾斜蝕刻製程503可為一非等向性蝕刻製程，例如一反應性離子蝕刻製程。第二傾斜蝕刻製程503的多個製程參數可相同於第一傾斜蝕刻製程501，但僅入射角的不同。在一些實施例中，第二傾斜蝕刻製程503的入射角β可介於大約-10度到大約-80度之間。在一些實施例中，第二傾斜蝕刻製程503的入射角β可介於大約-20度到大約-60度之間。在一些實施例中，第二傾斜蝕刻製程503的入射角β可介於大約-20度到大約-40度之間。

在一些實施例中，該等二開口403的寬度W4對第二硬遮罩層301的寬度W1之一比率，可介於大約1：3到大約2：3之間。在一些實施例中，該等二開口403的寬度W4對第二硬遮罩層301的寬度W1之一比率，可大約為1：2。在一些實施例中，該等二開口403的寬度W4對硬遮罩開口601的寬度W2之一比率，可介於大約1：5到大約2：5之間。在一些實施例中，該等二開口403的寬度W4對硬遮罩開口601的寬度W2之一比率，可大約為1：4。

在一些實施例中，在第二傾斜蝕刻製程503之間，第一硬遮罩層201對第二硬遮罩層301的一蝕刻率比率，可介於大約100：1到大約1.05：1之間、介於大約100：1到大約10：1之間、介於大約50：1到大約10：1之間、介於大約30：1到大約10：1之間、介於大約20：1到大約10：1之間，或是介於大約15：1到大約10：1之間。在一些實施例中，在第二傾斜蝕刻製程503之間，第一硬遮罩層201對基底101的一蝕刻率比率可介於大約100：1到大約1.05：1之間、介於大約100：1到大約10：1之間、介於大約50：1到大約10：1之間、介於大約30：1到大約10：1之間、介於大約20：1到大約10：1之間，或是介於大約15：1到大約10：1之間。

請參考圖4，在第一傾斜蝕刻製程501與第二傾斜蝕刻製程503之後，藉由該等第一開口401與該等第二開口403，第一硬遮罩層201可圖案化成為一圖案化第一硬遮罩層201’。

請參考圖1及圖5，在步驟S17，可移除該等第二硬遮罩層301。

請參考圖5，可執行一硬遮罩蝕刻製程，以移除該等第二硬遮罩層301。在一些實施例中，在硬遮罩蝕刻製程之間，該等第二硬遮罩層301對圖案化第一硬遮罩層201’的一蝕刻率比率可介於大約100：1到大約1.05：1之間、介於大約100：1到大約10：1之間、介於大約50：1到大約10：1之間、介於大約30：1到大約10：1之間、介於大約20：1到大約10：1之間，或是介於大約15：1到大約10：1之間。在一些實施例中，在硬遮罩蝕刻製程之間，該等第二硬遮罩層301對基底101的一蝕刻率比率可介於大約100：1到大約1.05：1之間、介於大約100：1到大約10：1之間、介於大約50：1到大約10：1之間、介於大約30：1到大約10：1之間、介於大約20：1到大約10：1之間，或是介於大約15：1到大約10：1之間。在一些實施例中，硬遮罩蝕刻製程可為一等向性蝕刻製程或一非等向性蝕刻製程。

請參考圖1及圖6，在步驟S19，基底101可使用圖案化第一硬遮罩層201’當作一遮罩進行圖案化。

請參考圖6，可執行一目標層蝕刻製程，以移除基底101的一些部分。在目標層蝕刻製程之後，基底101可轉變成一圖案化第一基底101’。在一些實施例中，在目標層蝕刻製程期間，基底101對圖案化第一硬遮罩層201’的一蝕刻率比率，可介於大約100：1到大約1.05：1之間、介於大約100：1到大約10：1之間、介於大約50：1到大約10：1之間、介於大約30：1到大約10：1之間、介於大約20：1到大約10：1之間，或是介於大約15：1到大約10：1之間。圖案化第一基底101’的多個突出部(protrusion portions)可以用作半導體元件1A的多個鰭片結構(fin structures)。在圖案化第一基底101’形成之後，可移除圖案化第一硬遮罩層201’。

採用使用第二硬遮罩層301作為圖案引導件的第一傾斜蝕刻製程501和第二傾斜蝕刻製程503，可以在第一硬遮罩層201上形成該等第一開口401和該等第二開口403而無需額外的微影製程。因此，可降低半導體元件1A的製造複雜度。此外，該等較窄的第一開口401以及該等較窄的第二開口403可使用具有該等較寬的硬遮罩開口601之該等第二硬遮罩層301所形成。意即，可以減輕形成該等較窄的第一開口401以及該等較窄的第二開口403之微影製程的要求。因此，可改善半導體元件1A的良率。

圖7到圖11例示本揭露另一實施例之一半導體元件1B之製備方法的一流程的剖視示意圖。請參考圖7，係顯示具有一架構的一中間半導體元件，該架構係類似於如圖2所例示的中間半導體元件的架構，並藉由類似於如圖2所例示的中間半導體元件的製程所形成。在圖7中與圖2中相同或類似的元件係已用類似的元件編號進行標記，且重複的描述已被省略。

請參考圖7，在一些實施例中，一蝕刻終止層103可形成在基底101上，以及第一硬遮罩層201可形成在蝕刻終止層103上。舉例來說，蝕刻終止層103可包含下列材料：摻碳的氧化物(carbon-doped oxide)、併入碳的氧化矽(carbon incorporated silicon oxide)或摻氮的碳化矽(nitrogen-doped silicon carbide)。

請參考圖8，可執行類似於如圖3所例示的一製程。在一些實施例中，在第一傾斜蝕刻製程501期間，第一硬遮罩層201對蝕刻終止層103的一蝕刻率比率，可介於大約100：1到大約10：1之間或是介於大約15：1到大約10：1之間。在第一傾斜蝕刻製程501期間，蝕刻終止層103可提供給下層基底101額外的保護。

請參考圖9，可執行類似於如圖4所例示的一製程。在一些實施例中，在第二傾斜蝕刻製程503期間，第一硬遮罩層201對蝕刻終止層103的一蝕刻率比率，可介於大約100：1到大約10：1之間或是介於大約15：1到大約10：1之間。在第二傾斜蝕刻製程503期間，蝕刻終止層103可提供給下層基底101額外的保護。

請參考圖10，可執行類似於如圖5所例示的一製程。在一些實施例中，在硬遮罩蝕刻製程期間，第二硬遮罩層301對蝕刻終止層103的一蝕刻率比率，可介於大約100：1到大約10：1之間或是介於大約15：1到大約10：1之間。在硬遮罩蝕刻製程期間，蝕刻終止層103可提供給下層基底101額外的保護。

請參考圖11，可執行類似於如圖6所例示的一製程。在一些實施例中，在目標層蝕刻製程期間，蝕刻終止層103對圖案化第一硬遮罩層201’的一蝕刻率比率，可介於大約100：1到大約10：1之間或是介於大約15：1到大約10：1之間。

圖12到圖16例示本揭露另一實施例之一半導體元件1C之製備方法的一流程的剖視示意圖。請參考圖12，係顯示具有一架構的一中間半導體元件，該架構係類似於如圖2所例示的中間半導體元件的架構，並藉由類似於如圖2所例示的中間半導體元件的製程所形成。在圖12中與圖2中相同或類似的元件係已用類似的元件編號進行標記，且重複的描述已被省略。

請參考圖12，可提供一處置基底(handle substrate)105。一隔離層107可形成在處置基底105上。一最上面半導體層109可形成在隔離層107上。處置基底105、隔離層107以及最上面半導體層109係一起形成一絕緣體上覆半導體結構。處置基底105與最上面半導體層109可包含與如圖2所例示的基底101相同的一材料。隔離層可為一晶體(crystalline)或非晶體(non-crystalline)介電材料，例如一氧化物及/或氮化物。隔離層可具有一厚度，介於大約10nm到大約200nm。第一硬遮罩層201可形成在最上面半導體層109上。該等第二硬遮罩層301可形成在第一硬遮罩層201上。

請參考圖13，可執行類似於如圖3所例示的一製程。在一些實施例中，在第一傾斜蝕刻製程501期間，第一硬遮罩層201對最上面半導體層109的一蝕刻率比率，可介於大約100：1到大約10：1之間或介於大約15：1到大約10：1之間。

請參考圖14，可執行類似於如圖4所例示的一製程。在一些實施例中，在第二傾斜蝕刻製程503期間，第一硬遮罩層201對最上面半導體層109的一蝕刻率比率，可介於大約100：1到大約10：1之間或介於大約15：1到大約10：1之間。

請參考圖15，可執行類似於如圖5所例示的一製程。在一些實施例中，在硬遮罩蝕刻製程期間，該等第二硬遮罩層301對最上面半導體層109的一蝕刻率比率，可介於大約100：1到大約10：1之間或介於大約15：1到大約10：1之間。

請參考圖16，可執行類似於如圖6所例示的一製程。在一些實施例中，在目標層蝕刻製程期間，最上面半導體層109對圖案化第一硬遮罩層201’的一蝕刻率比率，可介於大約100：1到大約10：1之間或介於大約15：1到大約10：1之間。在一些實施例中，在目標層蝕刻製程期間，最上面半導體層109對隔離層107的一蝕刻率比率，可介於大約100：1到大約10：1之間或介於大約15：1到大約10：1之間。在目標層蝕刻製程之後，最上面半導體層109可被圖案化成為一圖案化最上面半導體層109’，並可當成半導體元件1C的多個鰭片結構。

圖17到圖21例示本揭露另一實施例之一半導體元件1D之製備方法的一流程的剖視示意圖。

請參考圖17，係顯示具有一架構的一中間半導體元件，該架構係類似於如圖2所例示的中間半導體元件的架構，並藉由類似於如圖2所例示的中間半導體元件的製程所形成。在圖17中與圖2中相同或類似的元件係已用類似的元件編號進行標記，且重複的描述已被省略。

請參考圖17，一導電層111可形成在基底101上，以及第一硬遮罩層201可形成在導電層111上。基底101可包括設置在塊狀半導體基底上的多個介電質、多個隔離層或是多個導電特徵。舉例來說，該等介電質或該等隔離層可包含下列材料：氧化矽、氮化矽、氮氧化矽、氧化氮化矽、硼磷矽酸鹽玻璃(borophosphosilicate glass)、未摻雜矽玻璃(undoped silicate glass)、氟矽玻璃(fluorinated silicate glass)、低介電常數(low-k)介電材料、類似物或其組合。每一介電質或每一隔離層可具有一厚度，係介於大約0.5μm到大約3.0μm之間。該等低介電常數介電材料可具有一介電常數，係小於3.0，或甚至小於2.5。該等導電特徵可為導電線、導電穿孔、導電接觸點或類似物。舉例來說，導電層111可包含下列材料：銅、鋁、鈦、鎢、類似物或其組合。

請參考圖18，可執行類似於如圖3所例示的一製程。在一些實施例中，在第一傾斜蝕刻製程501期間，第一硬遮罩層201對導電層111的一蝕刻率比率，可介於大約100：1到大約10：1之間或是介於大約15：1到大約10：1之間。

請參考圖19，可執行類似於如圖4所例示的一製程。在一些實施例中，在第二傾斜蝕刻製程503期間，第一硬遮罩層201對導電層111的一蝕刻率比率，可介於大約100：1到大約10：1之間或是介於大約15：1到大約10：1之間。

請參考圖20，可執行類似於如圖3所例示的一製程。在一些實施例中，在硬遮罩蝕刻製程期間，該等第二硬遮罩層301對導電層111的一蝕刻率比率，可介於大約100：1到大約10：1之間或是介於大約15：1到大約10：1之間。

請參考圖21，可執行類似於如圖6所例示的一製程。在一些實施例中，在目標層蝕刻製程期間，導電層111對圖案化第一硬遮罩層201’的一蝕刻率比率，可介於大約100：1到大約10：1之間或是介於大約15：1到大約10：1之間。在目標層蝕刻製程之後，導電層111可圖案化成為一圖案化導電層111’，並可當成半導體元件1D的多個導電線。

圖22到圖26例示本揭露另一實施例之一半導體元件1E之製備方法的一流程的剖視示意圖。

請參考圖22，係顯示具有一架構的一中間半導體元件，該架構係類似於如圖2所例示的中間半導體元件的架構，並藉由類似於如圖2所例示的中間半導體元件的製程所形成。在圖22中與圖2中相同或類似的元件係已用類似的元件編號進行標記，且重複的描述已被省略。

請參考圖22，一介電層113可形成在基底101上，以及第一硬遮罩層201可形成在介電層113上。舉例來說，介電層113可包含下列材料：氧化矽、氮化矽、氮氧化矽、氧化氮化矽、硼磷矽酸鹽玻璃(borophosphosilicate glass)、未摻雜矽玻璃(undoped silicate glass)、氟矽玻璃(fluorinated silicate glass)、低介電常數(low-k)介電材料、類似物或其組合。

請參考圖23，可執行類似於如圖3所例示的一製程。在一些實施例中，在第一傾斜蝕刻製程501期間，第一硬遮罩層201對介電層113的一蝕刻率比率，可介於大約100：1到大約10：1之間或是介於大約15：1到大約10：1之間。

請參考圖24，可執行類似於如圖4所例示的一製程。在一些實施例中，在第二傾斜蝕刻製程503期間，第一硬遮罩層201對介電層113的一蝕刻率比率，可介於大約100：1到大約10：1之間或是介於大約15：1到大約10：1之間。

請參考圖25，可執行類似於如圖5所例示的一製程。在一些實施例中，在硬遮罩蝕刻製程期間，該等第二硬遮罩層301對介電層113的一蝕刻率比率，可介於大約100：1到大約10：1之間或是介於大約15：1到大約10：1之間。

請參考圖26，可執行類似於如圖6所例示的一製程。在一些實施例中，在目標層蝕刻製程期間，介電層113對圖案化第一硬遮罩層201’的一蝕刻率比率，可介於大約100：1到大約10：1之間或是介於大約15：1到大約10：1之間。在目標層蝕刻製程之後，介電層113可圖案化成為一圖案化介電層113’。一導電材料可沉積在圖案化介電層113’上，以及接下來可執行一平坦化製程，例如化學機械研磨，以形成半導體元件1E的多個導電特徵在圖案化介電層113’中。

圖27及圖28例示本揭露另一實施例之一半導體元件1F之製備方法的一流程的剖視示意圖。

請參考圖27，可提供並執行類似於如圖3所例示的一中間半導體結構以及一製程。請參考圖28，該等第二硬遮罩層301可以類似於如圖5所例示的一程序進行移除，以及基底101可使用具有該等第一開口401的第一硬遮罩層201當作一遮罩並採用類似於如圖6所例示的一程序進行圖案化。在目標層蝕刻製程之後，基底101可轉變成圖案化第一基底101’。應當理解，在實施例中，僅執行第一傾斜蝕刻製程501。

圖29到圖31例示本揭露另一實施例之一半導體元件1G之製備方法的一流程的剖視示意圖。

請參考圖29，可提供並執行類似於如圖3所例示的一中間半導體結構以及一製程。請參考圖30，可藉由轉動基底101，以對該中間半導體執行一180度旋轉。

請參考圖31，一第三傾斜蝕刻製程505可執行在第一硬遮罩層201上，以形成多個第三開口405，該等第三開口405係在沿著第一硬遮罩層201並鄰近該等第二硬遮罩層301的各第二側處。第三傾斜蝕刻製程505可具有與第一傾斜蝕刻製程501相同的參數。舉例來說，第三傾斜蝕刻製程505的入射角γ可相同於第一傾斜蝕刻製程501的入射角α。該等第三開口405的尺寸(dimension)可相同於該等第一開口501的尺寸。第一硬遮罩層201可藉由該等第一開口401與該等第二開口405進行圖案化。

藉由旋轉中間半導體元件，執行第一傾斜蝕刻製程501之設備的設定可繼續使用，以執行第三傾斜蝕刻製程505。可以減少改變設備之設定(例如入射角)的偏差。因此，可改善半導體元件1G的品質。

圖32例示本揭露另一實施例之一中間半導體元件的頂視示意圖。圖33例示本揭露另一實施例之一半導體元件1H之製備方法的一部分流程沿圖32的剖線A-A’的剖視示意圖。圖34例示本揭露另一實施例之該半導體元件1H之製備方法的一部分流程的剖視示意圖。

請參考圖33及圖34，該等第二硬遮罩層301之間的空間(space)可視為一第一接觸開口407。在頂視圖中，第一接觸開口407可具有一圓形形狀。第一傾斜蝕刻製程501可使用該等第二硬遮罩層301當成圖案引導件所執行，以移除第一硬遮罩層201的一部份，進而在其中形成一中間接觸開口409。當執行第一傾斜蝕刻製程501時，可藉由轉動基底101，以對中間半導體元件執行一360度旋轉。

請參考圖33，第一硬遮罩層201的其他部分亦可經由第一傾斜蝕刻製程501與藉由轉動進行移除。中間接觸開口409可擴展成一第二接觸開口411。一導電材料可充填在第二接觸開口411中，以形成半導體元件1H的一導電接觸(conductive contact)，而導電材料例係如鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如碳化鉭、碳化鈦、碳化碳鎂(magnesium))、金屬碳化物(例如氮化鈦)、過渡金屬鋁化物(transition metal aluminides)或其組合。

本揭露藉由使用第一傾斜蝕刻製程501和第二傾斜蝕刻製程503，無需額外的微影製程，即可在第一硬遮罩層201上形成該等第一開口401與該等第二開口403。因此，可降低半導體元件1A的製造複雜度。此外，該等較窄的第一開口401以及該等較窄的第二開口403係使用具有多個較寬之硬遮罩開口601的該等第二硬遮罩層301所形成。意即，可以減輕形成該等較窄的第一開口401以及該等較窄的第二開口403之微影製程的要求。因此，可改善半導體元件1A的良率。

雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。

再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。

10:製備方法 1A:半導體元件 1B:半導體元件 1C:半導體元件 1D:半導體元件 1E:半導體元件 1F:半導體元件 1G:半導體元件 1H:半導體元件 101:基底 101’:圖案化第一基底 103:蝕刻終止層 105:處置基底 107:隔離層 109:最上面半導體層 109’:圖案化最上面半導體層 111:導電層 111’:圖案化導電層 113:介電層 113’:圖案化介電層 201:第一硬遮罩層 201’:圖案化第一硬遮罩層 201TS:上表面 301:第二硬遮罩層 401:第一開口 403:第二開口 405:第三開口 407:第一接觸開口 409:中間接觸開口 411:第二接觸開口 501:第一傾斜蝕刻製程 503:第二傾斜蝕刻製程 505:第三傾斜蝕刻製程 601:硬遮罩開口 D1:水平距離 D2:水平距離 FS:第一側 H1:高度 S11:步驟 S13:步驟 S15:步驟 S17:步驟 S19:步驟 SS:第二側 W1:寬度 W2:寬度 W3:寬度 W4:寬度 Z:方向 α:入射角 β:入射角 γ:入射角

參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。圖1例示本揭露一實施例之一半導體元件之製備方法的流程示意圖。圖2到圖6例示本揭露一實施例之該半導體元件之製備方法的一流程的剖視示意圖。圖7到圖11例示本揭露另一實施例之一半導體元件之製備方法的一流程的剖視示意圖。圖12到圖16例示本揭露另一實施例之一半導體元件之製備方法的一流程的剖視示意圖。圖17到圖21例示本揭露另一實施例之一半導體元件之製備方法的一流程的剖視示意圖。圖22到圖26例示本揭露另一實施例之一半導體元件之製備方法的一流程的剖視示意圖。圖27及圖28例示本揭露另一實施例之一半導體元件之製備方法的一流程的剖視示意圖。圖29到圖31例示本揭露另一實施例之一半導體元件之製備方法的一流程的剖視示意圖。圖32例示本揭露另一實施例之一中間半導體元件的頂視示意圖。圖33例示本揭露另一實施例之一半導體元件之製備方法的一部分流程沿圖32的剖線A-A’的剖視示意圖。圖34例示本揭露另一實施例之該半導體元件之製備方法的一部分流程的剖視示意圖。

101:基底

201:第一硬遮罩層

301:第二硬遮罩層

401:第一開口

501:第一傾斜蝕刻製程

601:硬遮罩開口

FS:第一側

H1:高度

SS:第二側

W1:寬度

W2:寬度

W3:寬度

Z:方向

α:入射角

Claims

一種半導體元件的製備方法，包括：提供一目標層；形成一第一硬遮罩層在該目標層上；形成多個第二硬遮罩層在該第一硬遮罩層上；執行一第一傾斜蝕刻製程在該第一硬遮罩層上，以形成多個第一開口在沿該第一硬遮罩層並鄰近該等第二硬遮罩層的各第一側處；以及執行一第二傾斜蝕刻製程在該第一硬遮罩層上，以形成多個第二開口在沿該第一硬遮罩層並鄰近該等第二硬遮罩層的各第二側處；其中，該第一傾斜蝕刻製程與該第二傾斜蝕刻製程使用該等第二硬遮罩層當作圖案引導件，且該第一硬遮罩層藉由該等第一開口與該等第二開口而轉變成一圖案化第一硬遮罩層。
如請求項1所述之半導體元件的製備方法，其中該等第二硬遮罩層的一寬度對在相鄰對的第二硬遮罩層之間的一水平距離的一比率，係大約為1：2。
如請求項2所述之半導體元件的製備方法，其中該第一傾斜蝕刻製程的一入射角係介於大約10度到大約80度之間。
如請求項3所述之半導體元件的製備方法，其中該第二傾斜蝕刻製程的一入射角與該第一傾斜蝕刻製程的該入射角係相反，以及該等第一開口的一寬度等於該等第二開口的一寬度。
如請求項4所述之半導體元件的製備方法，其中該等第一開口的該寬度對在其中一第一開口與相鄰的其中一第二開口之間的一水平距離的一比率，係大約為1：2。
如請求項5所述之半導體元件的製備方法，還包括一步驟：移除該等第二硬遮罩。
如請求項6所述之半導體元件的製備方法，還包括一步驟：使用該圖案化第一硬遮罩層當作一遮罩，以圖案化該目標層。
如請求項7所述之半導體元件的製備方法，其中該目標層包含半導體材料。
如請求項7所述之半導體元件的製備方法，其中該目標層形成在一隔離層上，並包含半導體材料。
如請求項7所述之半導體元件的製備方法，其中該目標層包含導電材料。
如請求項7所述之半導體元件的製備方法，其中該目標層包含絕緣/ 隔離材料。
如請求項7所述之半導體元件的製備方法，還包括一步驟：形成該目標層在一蝕刻終止層上。
如請求項12所述之半導體元件的製備方法，其中該蝕刻終止層包含下列材料：摻碳的氧化物、併入碳的氧化矽或摻氮的碳化矽。
如請求項7所述之半導體元件的製備方法，其中該第一硬遮罩層包含下列材料：氧化矽、氮化矽、氮氧化矽、氧化氮化矽、氮化硼、氮化矽硼、氮化磷硼、氮化硼碳矽或一碳膜。
如請求項7所述之半導體元件的製備方法，其中該等第二硬遮罩層包含下列材料：氧化矽、氮化矽、氮氧化矽、氧化氮化矽、氮化硼、氮化矽硼、氮化磷硼、氮化硼碳矽或一碳膜。
如請求項7所述之半導體元件的製備方法，其中對於該第一傾斜蝕刻製程，該等第二硬遮罩層對該第一硬遮罩層的一蝕刻率，係介於大約1：10到大約1：100之間。
如請求項2所述之半導體元件的製備方法，其中該等第二硬遮罩層之該寬度對該等第二硬遮罩層之一高度的一比率，係介於大約1：1到大約1：12之間。
一種半導體元件的製備方法，包括：提供一目標層；形成一第一硬遮罩層在該目標層上；形成多個第二硬遮罩層在該第一硬遮罩層上；執行一第一傾斜蝕刻製程在該第一硬遮罩層上，以形成多個第一開口在沿該第一硬遮罩層並鄰近該等第二硬遮罩層的各第一側處；執行一180度旋轉至該目標層；以及執行一第三傾斜蝕刻製程在該第一硬遮罩層上，以形成多個第三開口在沿該第一硬遮罩層並鄰近該等第二硬遮罩層的各第二側處；其中，該第一傾斜蝕刻製程的一入射角係等於該第三傾斜蝕刻製程的一入射角。
如請求項18所述之半導體元件的製備方法，其中該第一傾斜蝕刻製程的該入射角係介於大約10度到大約80度之間。