[go: up one dir, main page]

TWI591695B - 半導體結構及其形成方法 - Google Patents

半導體結構及其形成方法 Download PDF

Info

Publication number
TWI591695B
TWI591695B TW104139345A TW104139345A TWI591695B TW I591695 B TWI591695 B TW I591695B TW 104139345 A TW104139345 A TW 104139345A TW 104139345 A TW104139345 A TW 104139345A TW I591695 B TWI591695 B TW I591695B
Authority
TW
Taiwan
Prior art keywords
layer
cap
metal
gate
substrate
Prior art date
Application number
TW104139345A
Other languages
English (en)
Other versions
TW201639012A (zh
Inventor
林智偉
王智麟
郭康民
連承偉
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201639012A publication Critical patent/TW201639012A/zh
Application granted granted Critical
Publication of TWI591695B publication Critical patent/TWI591695B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/01318—
    • H10D64/01332—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/83135—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having different gate conductor materials or different gate conductor implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D64/01338—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體結構及其形成方法
本發明係有關於一種半導體結構及其形成方法，且特別是有關於一種具額外氧化物層的閘極結構及其形成方法。
半導體裝置應用於各種電子裝置，例如個人電腦、手機、數位相機等各式電子儀器。半導體裝置的形成通常包括在半導體基板上依序沉積絕緣層或介電層、導電層及半導體層材料，並利用微影圖案化各種材料層，以在基板上形成電路元件。
然而，雖然現有的半導體製程已可達到部分應用上的需求，但隨著元件尺寸的縮小，其表現仍未在所有層面上令人滿意。
在一些實施例中，提供一種半導體結構。上述半導體結構包括基板以及閘極結構形成在該基板上。上述閘極結構包括閘極介電層形成在基板上，以及一蓋層形成在閘極介電層上。上述閘極結構還包括蓋氧化物層形成在蓋層上，以及功函數金屬層形成在蓋氧化物層上。上述閘極結構還包括閘極電極層形成在功函數金屬層上。
在一些實施例中，提供一種半導體結構。上述半導體結構包括基板以及第一閘極結構形成在基板上。上述第一閘極結構包括第一閘極介電層形成在基板上，以及第一蓋層形成在第一閘極介電層上。上述第一閘極結構還包括第一蓋氧化物層形成在該第一蓋層上，以及第一功函數金屬層形成在該第一蓋氧化物層上。上述第一閘極結構還包括第一閘極電極層，形成在該第一功函數金屬層上。上述半導體結構更包括第二閘極結構形成在該基板上。上述第二閘極結構包括第二閘極介電層形成在該基板上，以及第二蓋層形成在該第二閘極介電層上。上述第二閘極結構還包括第二蓋氧化物層形成在該第二蓋層上，以及第二功函數金屬層，形成在該第二蓋氧化物層上。上述第二閘極結構更包括第二閘極電極層形成在該第二功函數金屬層上。此外，第一蓋層及第二蓋層以相同材料形成，第一功函數金屬層及第二功函數金屬層以不同材料形成。
在一些實施例中，提供一種半導體結構的形成方法，包括在基板上形成閘極介電層以及在該閘極介電層上形成一蓋層。上述半導體結構的形成方法還包括在該蓋層上形成蓋氧化物層，以及在該蓋氧化物層上形成功函數金屬層。上述半導體結構的形成方法還包括在該功函數金屬層上形成閘極電極層。此外，以金屬形成該閘極電極層，且該蓋氧化物層係用以避免該閘極介電層的該金屬擴散進入該基板中。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
100a、100b、100c‧‧‧半導體結構
102‧‧‧基板
104‧‧‧介面層
106‧‧‧虛設閘極介電層
108‧‧‧虛設閘極電極層
110、110’‧‧‧虛設閘極結構
112‧‧‧密封層
114‧‧‧間隙物
116‧‧‧源極/汲極結構
118‧‧‧接觸蝕刻停止層
120‧‧‧層間介電層
122‧‧‧溝槽
124、124’‧‧‧金屬閘極結構
126‧‧‧介面層
128‧‧‧閘極介電層
130‧‧‧蓋層
132‧‧‧蓋氧化層
134‧‧‧功函數金屬層
136‧‧‧金屬閘極電極層
T1、T2‧‧‧厚度
124a‧‧‧第一金屬閘極結構
124b‧‧‧第二金屬閘極結構
126a‧‧‧第一介面層
126b‧‧‧第二介面層
128a‧‧‧第一閘極介電層
128b‧‧‧第二閘極介電層
130a‧‧‧第一蓋層
130b‧‧‧第二蓋層
132a‧‧‧第一蓋氧化層
132b‧‧‧第二蓋氧化層
134a‧‧‧第一功函數金屬層
134b‧‧‧第二功函數金屬層
136a‧‧‧第一金屬閘極電極層
136b‧‧‧第二金屬閘極電極層
第1A至1G圖為在一些實施例中形成半導體結構的各階段剖面圖。
第2A至2I圖顯示在一些實施例中形成半導體結構的各階 段剖面圖。
第3圖顯示在一些實施例中半導體結構的剖面圖。
以下描述本揭露的實施例的利用及製造。然而，應了解的是，上述實施例可用於各種廣泛的特定內容。所描述特定的實施例僅用以說明，但並不用以限定本揭露之範圍。
應了解以下揭露了應用於本揭露的不同元件的許多不同的實施例或例子。以下所描述的元件及排列的特定例子僅用於簡化本揭露。這些例子當然只是例子，而非以此為限。此外，在第二製程之前進行第一製程這樣的描述中，可包括在第一製程之後緊接著進行第二製程這樣的實施例，也可包括在第一及第二製程之間進行額外的製程的實施例。為了簡化即清楚，各種元件可任意繪製為不同尺寸。此外，形成第一元件在第二元件上或之上的描述，可包括第一及第二元件直接接觸或間接接觸的實施例。
描述一些不同的實施例。在各種視圖及說明的實施例中，利用類似的元件符號標示類似的元件。應了解的是，在此方法的其他實施例中，可在方法之前、之中及之後提供額外的操作，且所描述的一些操作可取代或省略。
在本揭露一些實施例中提供半導體結構及其形成方法。在一些實施例中，半導體結構包括形成在基板上的閘極結構，且閘極結構包括閘極介電層、形成在閘極介電層上的蓋層(capping layer)以及形成在蓋層上的蓋氧化層。蓋氧化層可作為閘極介電層的氧源，且可作為防止形成在其上的金屬穿透至基板的阻障層。
第1A至1G圖為在一些實施例中形成半導體結構100a的各階段剖面圖。如第1A圖所示，在一些實施例中，提供基板102。基板102可為半導體晶圓，例如為矽晶圓。基板102或者或額外可包括元素半導體材料(elementary semiconductor materials)、化合物半導體材料(compound semiconductor materials)、及/或合金半導體材料(alloy semiconductor materials)。元素半導體材料例如為結晶矽(crystal silicon)、多晶矽(polycrystalline silicon)、非晶矽(amorphous silicon)、鍺、及/或鑽石，但並非以此為限。化合物半導體材料例如為碳化矽(silicon carbide)、砷化鎵(gallium arsenic)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)、及/或銻化銦(indium arnimonide)，但並非以此為限。合金半導體材料例如為矽鍺(SiGe)、鎵砷磷(GaAsP)、鋁銦砷(AlInAs)、鋁鎵砷(AlGaAs)、鎵銦砷(GaInAs)、鎵銦磷(GaInP)、及/或鎵銦砷磷(GaInAsP)，但並非以此為限。
在一些實施例中，在基板102上形成介面層104、虛設閘極介電層106及虛設閘極電極層108，如第1A圖所示。在一些實施例中，以二氧化矽形成介面層104。可進行原子層沉 積(ALD)製程、熱氧化製程、紫外光-臭氧氧化(UV-Ozone oxidation)製程或化學氣相沉積(CVD)製程形成介面層104。
在一些實施例中，虛設閘極介電層106形成在介面層104上，且以高介電常數介電材料形成虛設閘極介電層106，如金屬氧化物。高介電常數介電層例如包括氧化鉿(hafnium oxide；HfO2)、氧化矽鉿(hafnium silicon oxide；HfSiO)、氮氧化矽鉿(hafnium silicon oxynitride；HfSiON)、氧化鉭鉿(hafnium tantalum oxide；HfTaO)、氧化鈦鉿(hafnium titanium oxide；HfTiO)、氧化鋯鉿(hafnium zirconium oxide；HfZrO)、氮化矽(silicon nitride)、氮氧化矽(silicon oxynitride)、氧化鋯(zirconium oxide)、氧化鈦(titanium oxide)、氧化鋁(aluminum oxide)、二氧化鉿-氧化鋁(hafnium dioxide-alumina；HfO2-Al2O3)合金，但並非以此為限。可利用化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、旋轉塗佈或其他適當的製程形成虛設閘極介電層。
在一些實施例中，在形成虛設閘極介電層106之後，在虛設閘極介電層106上形成虛設閘極電極層108。在一些實施例中，以多晶矽形成虛設閘極電極層108。接著，在一些實施例中，圖案化介面層104、虛設閘極介電層106及虛設閘極電極層108以形成虛設閘極結構110，如第1B圖所示。
而後，在一些實施例中，在虛設閘極結構110的側壁上形成密封層112，如第1C圖所示。密封層112可保護虛設閘極結構110使其不受後續製程的損害或氧化。在一些實施例中，形成密封層112的材料包括氮化矽、氧化矽、氮氧化矽、 碳化矽、或其他適合的介電材料。密封層112可包括單一層或多層。
在一些實施例中，在密封層112上更進一步的形成間隙物114。在一些實施例中，間隙物114係以氮化矽、氧化矽、碳化矽、氮氧化矽或其他適合的材料形成。
在一些實施例中，在基板102中鄰近虛設閘極結構110的部分形成源極/汲極結構116，如第1C圖所示。在一些實施例中，利用佈植(implantation)製程或磊晶製程形成源極/汲極結構116。在一些實施例中，源極/汲極結構116包括鍺、矽鍺、銦砷、銦鎵砷、銦銻、鎵砷、鎵銻、銦鋁磷、銦磷等。
在一些實施例中，在基板102中形成源極/汲極結構116之後，在基板102上形成接觸蝕刻停止層(CESL)118，且在接觸蝕刻停止層118上形成層間介電層120，如第1D圖所示。如第1D圖所示，在一些實施例中，接觸蝕刻停止層118形成在間隙物114的側壁上及源極/汲極結構116的頂表面上。在一些實施例中，形成接觸蝕刻停止層118的材料包括氮化矽、氮氧化矽或其他材料。接觸蝕刻停止層118的形成可利用化學氣相沉積、物理氣相沉積、原子層沉積、旋轉塗佈或其他適當的製程。在一些實施例中，形成層間介電層120的材料包括氧化矽、氮化矽、磷矽酸鹽玻璃(phosphosilicate glass；PSG)、硼磷矽玻璃(borophosphosilicate glass；BPSG)或其他適用的介電材料。層間介電層120的形成可利用化學氣相沉積、物理氣象沉積、原子層沉積、旋轉塗佈、或其他適合的製程。
如第1E圖所示，在一些實施例中，在形成層間介 電層120之後，移除虛設閘極結構110以在間隙物114之間形成溝槽122。而後，在一些實施例中，在溝槽122中形成金屬閘極結構124。
更詳細而言，在一些實施例中，金屬閘極結構124包括介面層126、閘極介電層128、蓋層130、蓋氧化層132、功函數金屬層134及金屬閘極電極層136。如第1F圖所示，介面層126形成在基板102被溝槽122暴露出來的頂表面上。介面層126形成在基板102及閘極介電層128之間，因此可提升閘極介電層128的接合。在一些實施例中，以二氧化矽形成介面層126。在一些實施例中，介面層126的後度介於約5埃至約20埃。在一些實施例中，介面層126的形成係利用進行原子層沉積製程、熱氧化製程、紫外光-臭氧氧化製程或化學氣相沉積製程。
如第1F圖所示，在一些實施例中，在形成介面層126之後，在介面層126上形成閘極介電層128。在一些實施例中，形成閘極介電層128的材料為高介電常數材料，如金屬氧化物。在一些實施例中，形成閘極介電層128的材料包括氧化鉿(hafnium oxide；HfO2)、氧化矽鉿(hafnium silicon oxide；HfSiO)、氮氧化矽鉿(hafnium silicon oxynitride；HfSiON)、氧化鉭鉿(hafnium tantalum oxide；HfTaO)、氧化鈦鉿(hafnium titanium oxide；HfTiO)、氧化鋯鉿(hafnium zirconium oxide；HfZrO)、氮化矽(silicon nitride)、氮氧化矽(silicon oxynitride)、氧化鋯(zirconium oxide)、氧化鈦(titanium oxide)、氧化鋁(aluminum oxide)、二氧化鉿-氧化鋁(hafnium dioxide-alumina；HfO2-Al2O3)合金、或其他適合的介電材料， 但並非以此為限。在一些實施例中，閘極介電層128的厚度介於約10埃至約30埃。閘極介電層128的形成可利用化學氣相沉積、物理氣相沉積、原子層沉積、旋轉塗佈或其他適合的製程。
如第1F圖所示，在一些實施例中，在形成閘極介電層128之後，在閘極介電層128上形成蓋層130。蓋層130係用以避免形成在其上的金屬穿透進入金屬閘極結構124下、位於基板102中的通道區。在一些實施例中，蓋層130的厚度T1介於約5埃至約100埃。若蓋層130的厚度不夠厚時，形成在蓋層130上的金屬仍可能穿透透它而進入基板102。反之，若蓋層130太厚時，在閘極介電層128中的氧可能會大量的被蓋層130吸引，導致閘極介電層128中形成大量的氧空洞(oxygen vacancy)。
在一些實施例中，以金屬氮化物形成蓋層130。用來形成蓋層130的材料例如可包括氮化鈦、氮化鉭或氮化鎢，但並非以此為限。蓋層130的形成可利用化學氣相沉積、物理氣相沉積、原子層沉積、旋轉徒步或其他適當的製程。在一些實施例中，蓋層130的形成係利用熱化學氣相沉積(thermal CVD)製程，在約200度至約500度下進行。若製程溫度太高，可能導致所形成蓋層130的電阻增加。
如第1G圖所示，在一些實施例中，在形成蓋層130之後，在蓋層130上形成蓋氧化層132。在蓋層130上形成蓋氧化層132以更進一步確保形成在其上的金屬不會穿過(如：擴散)進入基板102。亦即，蓋氧化層132也係用以避免金屬穿透或擴散進入基板102中。
在一些實施例中，以金屬氮氧化物形成蓋氧化層 132。在一些實施例中，以MNxOy形成蓋氧化層132，且M係鈦、鉭或鎢，N係氮，O係氧，x介於約4至約9，y介於約5至約9。在一些實施例中，x對y的比例介於約0.4至約1.8。若x對y的比例過大，蓋氧化層132的氧含量可能不足而難以避免金屬穿過。反之，若x對y的比例過小，蓋氧化層132的氧含量可能過高，導致介面層的再生長。在一些實施例中，以氮化鈦形成蓋層130，並以TiNxOy形成蓋氧化層132。
在一些實施例中，以TiOy形成蓋氧化層132。在一些實施例中，上述y值介於約5至約9。
在一些實施例中，係利用氧化蓋層130形成蓋氧化層132。在一些實施例中，利用進行回火製程形成蓋氧化層132。在一些實施例中，利用在約600度至約1000度下氧化蓋層130以形成蓋氧化層132。如前述，蓋氧化層132係用以避免形成在其上的金屬擴散穿過它。因此，若形成蓋氧化層132的溫度不夠高，所形成的蓋氧化層132可能不夠厚而難以阻擋金屬。反之，若形成蓋氧化層132的溫度太高，所形成的蓋氧化層132可能會太厚，而損害金屬閘極結構124的效能。此外，介面層126也可能因此變厚，且閘極介電層128也可能因高溫而結晶。
在一些實施例中，蓋氧化層132的厚度T2介於約1埃至約50埃。既然氧化物是相對較鋼性的材料，蓋氧化層132不需非常厚，即可阻擋金屬穿透。然而，若蓋氧化層132太薄，仍可能無法完全阻止金屬的穿透。反之，若蓋氧化層132太厚，則所形成的金屬閘極結構124的電容可能上升，因此可能損害 其效能。
在一些實施例中，蓋層130的厚度T1大於蓋氧化層132的厚度T2。在一些實施例中，蓋層130及蓋氧化層132的厚度總和介於約6埃至約150埃。如前述，既然蓋層130及蓋氧化層132係用以阻擋形成在其上的金屬穿透，蓋層130及蓋氧化層132應有足夠的厚度。然而，若蓋層130及蓋氧化層132的厚度太厚，則可能損害所形成金屬閘極結構124的效能。
如第1G圖所示，在一些實施例中，在形成蓋氧化層132之後，在蓋氧化層132上形成功函數金屬層134，且在功函數金屬層134上形成金屬閘極電極層136。可調整功函數金屬層以達到適當的功函數。在一些實施例中，以金屬氮氧化物形成功函數金屬層。例如，如欲得到P型金氧半(PMOS)裝置的P型功函數金屬(P-metal)，可利用P型金屬材料。P型功函數金屬例如包括氮化鈦(TiN)、氮化鎢(WN)、鎢。相對的，如欲得到N型金氧半(NMOS)裝置的N型功函數金屬(N-metal)，可利用例如鈦鋁(TiAl)、氮化鈦鋁(TiAlN)、氮碳化鉭(TaCN)。
在一些實施例中，以導電材料(如：金屬)形成金屬閘極電極層136。用以形成金屬閘極電極層136的導電材料例如包括鋁、銅、鎢、鈦、鉭或其他適合的材料。如前述，在後續製程中，金屬閘極電極層136的金屬可能若向下方的層狀物擴散。然而，由於在金屬閘極電極層136下形成有蓋層130及蓋氧化層132，金屬閘極電極層136的金屬可被它們阻擋而不會穿透閘極介電層128並進入基板102。
第2A至2I圖顯示在一些實施例中形成半導體結構 100b的各階段剖面圖。雖然在半導體結構100b中各元件的形成順序可能與前述第1A至1G圖所示半導體結構100a的順序不同，但其所利用的材料及製程可能類似或相同。因此，前述之材料及製程在此不重述。
如第2A圖所示，在一些實施例中，在基板102上形成介面層126，且在介面層126上形成閘極電極層128。如前述，介面層126形成在基板102及閘極介電層128之間，因此可提升閘極介電層128的接合。
如第2B圖所示，在一些實施例中，在形成閘極介電層128之後，在閘極介電層128上形成蓋層130。如前述，蓋層130係用以避免形成在其上的金屬穿透進入基板102。在一些實施例中，蓋層130的厚度T1介於約10埃至約50埃。
如第2C圖所示，在一些實施例中，在形成蓋層130之後，在蓋層130上形成蓋氧化層132。如前述，蓋氧化層132係用以避免形成在其上的金屬穿透進入基板102。在一些實施例中，蓋氧化層132的厚度T2介於約5埃至約10埃。
如第2D圖所示，在一些實施例中，在形成蓋氧化層132之後，在蓋氧化層132上形成虛設閘極電極層108。而後，在一些實施例中，圖案化虛設閘極電極層108、蓋氧化層132、蓋層130、閘極介電層128及介面層126以形成虛設閘極電極110’，如第2E所示。
如第2F圖所示，在一些實施例中，在形成虛設閘極結構110'之後，在虛設閘極結構110’的側壁上形成密封層112。此外，在基板102中鄰近虛設閘極結構110’的部分形成源 極/汲極結構116。
接著，如第2G圖所示，在一些實施例中，在基板102上形成接觸蝕刻停止層118，且在接觸蝕刻停止層118上形成層間介電層120。而後，在一些實施例中，移除虛設閘極電極層108，以在間隙物114之間形成溝槽122’，如第2H圖所示。
如第2I圖所示，在一些實施例中，在形成溝槽122’之後，在溝槽122’中形成功函數金屬層134，且在功函數金屬層134上形成金屬閘極電極層136。如第2I圖所示，半導體結構100b包括金屬閘極結構124’，金屬閘極結構124’包括介面層126、閘極電極層128、蓋層130、蓋氧化層132、功函數金屬層134及金屬閘極電極層136。此外，在一些實施例中，在形成虛設閘極電極層108之前先形成在金屬閘極電極層124’中的介面層126、閘極介電層128、蓋層130及蓋氧化層132。亦即，閘極介電層128、蓋層130及蓋氧化層132的形成可在移除虛設閘極電極層108之前或之後進行，如第1A至1G圖或第2A至2I圖，本揭露之範圍並非以此為限。
第3圖顯示在一些實施例中半導體結構100c的剖面圖。在一些實施例中，半導體結構100c包括形成在基板102上的第一金屬閘極結構124a及第二金屬閘極結構124b，且第一金屬閘極結構124a及第二金屬閘極結構124b由隔離結構301所分隔。
如第3圖所示，在一些實施例中，第一金屬閘極結構124a包括第一介面層126a、第一閘極介電層128a、第一蓋層130a、第一蓋氧化層132a、第一功函數金屬層134a及第一金屬 閘極電極層136a。第一介面層126a形成在基板102的頂表面上，且其形成可利用前述形成介面層126的材料跟製程。第一閘極介電層128a形成在第一介面層126a上，且其形成可利用前述形成閘極介電層128的材料跟製程。
第一蓋層130a形成在第一閘極介電層128a上，且其形成可利用前述形成蓋層130的材料跟製程。第一蓋氧化層132a形成在第一蓋層130a上，且其形成可利用前述形成蓋氧化層132的材料跟製程。第一功函數金屬層134a形成在第一蓋氧化層132a上，且其形成可利用前述形成功函數金屬層134的材料跟製程。第一金屬閘極電極層136a形成在第一功函數金屬層134a上，且其形成可利用前述形成金屬閘極電極層136的材料跟製程。
此外，第二金屬閘極結構124b包括第二介面層126b、第二閘極介電層128b、第二蓋層130b、第二蓋氧化層132b、第二功函數金屬層134b及第二金屬閘極電極層136b。第二介面層126b形成在基板102的頂表面上，且其形成可利用前述形成介面層126的材料跟製程。第二閘極介電層128b形成在第二介面層126b上，且其形成可利用前述形成閘極介電層128的材料跟製程。
第二蓋層130b形成在第二閘極介電層128b上，且其形成可利用前述形成蓋層130的材料跟製程。第二蓋氧化層132b形成在第二蓋層130b上，且其形成可利用前述形成蓋氧化層132的材料跟製程。第二功函數金屬層134b形成在第二蓋氧化層132b上，且其形成可利用前述形成功函數金屬層134的材 料跟製程。第二金屬閘極電極層136b形成在第二功函數金屬層134b上，且其形成可利用前述形成金屬閘極電極層136的材料跟製程。
在一些實施例中，在第一金屬閘極結構124a及第二金屬閘極結構124b的側壁上形成密封層112，且在密封層112上形成間隙物114。此外，在基板102中鄰近第一金屬閘極結構124a及第二金屬閘極結構124b的部分形成源極/汲極結構116。在基板上間隙物114的側壁上及源極/汲極結構116上形成接觸蝕刻停止層118，且在接觸蝕刻停止層118上形成層間介電層120。
在一些實施例中，第一金屬閘極結構124a用於p型金氧半(PMOS)電晶體，而第二金屬閘極結構124b用於n型金氧半(NMOS)電晶體。此外，第一功函數金屬層134a及第二功函數金屬層134b可用來控制電晶體的電性類型。因此，在一些實施例中，以不同材料形成第一功函數金屬層134a及第二功函數金屬層134b。例如，利用p型金屬(如：氮化鈦、氮化鎢或鎢)形成第一功函數金屬層134a，利用n形金屬(如：鈦鋁、氮化鈦鋁或氮碳化鉭)形成第二功函數金屬層134b。
在一些實施例中，以相同材料形成第一蓋層130a及第二蓋層130b，且以相同材料形成第一蓋氧化層132a及第二蓋氧化層132b。如前述，第一蓋層130a、第二蓋層130b、第一蓋氧化層132a及第二蓋氧化層132b係用以避免形成在其上的金屬(如：第一金屬閘極電極層136a及第二金屬閘極電極層136b中的金屬)擴散進入基板102中。亦即，電晶體的電性類型 並非由第一蓋層130a、第二蓋層130b、第一蓋氧化層132a及第二蓋氧化層132b所控制。
因此，即使第一金屬閘極結構124a係用於PMOS電晶體，而第二金屬閘極結構124b係用於NMOS電晶體，用來形成第一蓋層130a及第二蓋層130b的材料仍可相同。在一些實施例中，以金屬氮化物形成第一蓋層130a及第二蓋層130b，以金屬氮氧化物形成第一蓋氧化層132a及第二蓋氧化層132b。
在一些實施例中，以相同材料形成第一蓋層130a及第一功函數金屬層134a，且以不同材料形成第二蓋層130b及第二功函數金屬層134b。在一些實施例中，第一蓋層130a及第二蓋層130b各自比第一蓋氧化層132a及第二蓋氧化層132b厚。在一些實施例中，第一蓋氧化層132及第二蓋氧化層132b具有相同的厚度，介於約5埃至約10埃。在一些實施例中，第一蓋層130a及第一蓋氧化層132a的厚度總和相同與第二蓋層130b及第二蓋氧化層132b的厚度總和，例如介於約15埃至約60埃。
如第1A至3圖所示及前述，蓋氧化層132(或第一或蓋氧化層132a或132b)形成在蓋層130(或第一或第二蓋層130a或130b)上。蓋氧化層132係用以作為形成在其下之閘極介電層128的氧來源(oxygen source)，且可用以避免形成在其上的金屬擴散進入基板102中。
更詳細而言，在後續製程中，閘極介電層128容易失去氧而在閘極介電層128中形成氧空缺。在閘極介電層128中的氧空缺(oxygen vacancy)可能導致半導體結構的高起始電 壓，且所形成的裝置可能具有較差的一致性(uniformity)。然後，當在閘極介電層128上的蓋層130上形成蓋氧化層132時，蓋氧化層132可被視為氧來源，藉以提供氧給閘極介電層128。因此，可降低閘極介電層128中的氧空缺，且可提升所形成裝置(如半導體結構100a、100b或100c)的一致性。
此外，在基板102中金屬閘極結構124(或金屬閘極結構124’、124a或124b)下形成通道。而形成在通道上方的金屬(如：在金屬閘極電極層136中的金屬)易於穿過閘極結構而進入通道中。在這樣的情況下，會導致基板尖峰(substrate spiking)發生，因而降低通道的效能。因此，在前述實施例中在蓋層130上形成有蓋氧化層132，蓋氧化層132可用來作為阻擋金屬的阻擋物。亦即，蓋氧化層132可避免形成在其上的金屬擴散穿過。既然形成在基板102上的金屬無法穿過閘極介電層128而進入基板102，半導體結構100a(或半導體結構100b或100c)的效能可被提升。
此外，既然蓋氧化層132形成在蓋層130上，且其較蓋層130為硬，因此蓋層130的厚度不需太厚即可阻擋金屬穿透。如果蓋層130太厚，可能導致閘極介電層128中的氧大量地被吸引，因而導致半導體結構的起始電壓的上升。因此，在前述實施例中，利用蓋氧化層132來幫助蓋層130阻擋金屬穿透。因此，蓋層130可為相對的較薄。亦即，藉由形成蓋層130及蓋氧化層132，可避免金屬穿透，但又不會導致起始電壓的增加。
此外，蓋氧化層132係形成在蓋層130上，而非直接形成在閘極介電層128上。若直接在閘極介電層128上形成氧 化層(如：TiNxOy層)，可能導致半導體結構中介電常數的升高，而使得半導體結構的效能降低。相對的，在前述的一些實施例中，蓋氧化層132係形成在蓋層130上。因此，閘極介電層128的介電常數不會被影響，且半導體結構100a的效能不會被損害。
本揭露提供一些半導體結構及其形成方法的實施例。半導體結構包括閘極結構，且閘極結構包括閘極介電層、蓋層、蓋氧化層、功函數金屬層及閘極電極層。蓋氧化層形成在蓋層上，以避免形成在其上的金屬(如：閘極電極層中的金屬)穿透閘極介電層並進入閘極結構下方的基板。此外，蓋氧化層也可做為減少閘極介電層中氧化缺的氧來源。因此，可提升半導體結構的效能。
在一些實施例中，提供一種半導體結構。上述半導體結構包括基板以及閘極結構形成在該基板上。上述閘極結構包括閘極介電層形成在基板上，以及一蓋層形成在閘極介電層上。上述閘極結構還包括蓋氧化物層形成在蓋層上，以及功函數金屬層形成在蓋氧化物層上。上述閘極結構還包括閘極電極層形成在功函數金屬層上。
在一些實施例中，提供一種半導體結構。上述半導體結構包括基板以及第一閘極結構形成在基板上。上述第一閘極結構包括第一閘極介電層形成在基板上，以及第一蓋層形成在第一閘極介電層上。上述第一閘極結構還包括第一蓋氧化物層形成在該第一蓋層上，以及第一功函數金屬層形成在該第一蓋氧化物層上。上述第一閘極結構還包括第一閘極電極層， 形成在該第一功函數金屬層上。上述半導體結構更包括第二閘極結構形成在該基板上。上述第二閘極結構包括第二閘極介電層形成在該基板上，以及第二蓋層形成在該第二閘極介電層上。上述第二閘極結構還包括第二蓋氧化物層形成在該第二蓋層上，以及第二功函數金屬層，形成在該第二蓋氧化物層上。上述第二閘極結構更包括第二閘極電極層形成在該第二功函數金屬層上。此外，第一蓋層及第二蓋層以相同材料形成，第一功函數金屬層及第二功函數金屬層以不同材料形成。
在一些實施例中，提供一種半導體結構的形成方法，包括在基板上形成閘極介電層以及在該閘極介電層上形成一蓋層。上述半導體結構的形成方法還包括在該蓋層上形成蓋氧化物層，以及在該蓋氧化物層上形成功函數金屬層。上述半導體結構的形成方法還包括在該功函數金屬層上形成閘極電極層。此外，以金屬形成該閘極電極層，且該蓋氧化物層係用以避免該閘極介電層的該金屬擴散進入該基板中。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100a‧‧‧半導體結構
102‧‧‧基板
112‧‧‧密封層
114‧‧‧間隙物
116‧‧‧源極/汲極結構
118‧‧‧接觸蝕刻停止層
120‧‧‧層間介電層
124‧‧‧金屬閘極結構
126‧‧‧介面層
128‧‧‧閘極介電層
130‧‧‧蓋層
132‧‧‧蓋氧化層
134‧‧‧功函數金屬層
136‧‧‧金屬閘極電極層
T1、T2‧‧‧厚度

Claims (10)

  1. 一種半導體結構，包括：一基板；以及一閘極結構，形成在該基板上，其中該閘極結構包括：一閘極介電層，形成在該基板上；一蓋層，形成在該閘極介電層上；一蓋氧化物層，形成在該蓋層上；一功函數金屬層，形成在該蓋氧化物層上；以及一閘極電極層，形成在該功函數金屬層上；其中該蓋層的側壁接觸該蓋氧化物層的側壁。
  2. 如申請專利範圍第1項所述之半導體結構，其中以MNxOy形成該蓋氧化物層，且M係鈦、鉭或鎢，N係氮，O係氧，x介於約4到約9，y介於約5到約9。
  3. 如申請專利範圍第1項所述之半導體結構，其中以氮化鈦(TiN)形成該蓋層，以TiNxOy形成該蓋氧化物層，其中x：y介於約0.4至約1.8。
  4. 如申請專利範圍第1項所述之半導體結構，其中以金屬氮化物形成該蓋層，以金屬氮氧化物形成該蓋氧化物層，且以金屬氮化物形成該功函數金屬層。
  5. 一種半導體結構，包括：一基板；一第一閘極結構，形成在該基板上，其中該第一閘極結構包括：一第一閘極介電層，形成在該基板上； 一第一蓋層，形成在該第一閘極介電層上；一第一蓋氧化物層，形成在該第一蓋層上；一第一功函數金屬層，形成在該第一蓋氧化物層上；一第一閘極電極層，形成在該第一功函數金屬層上；以及一第二閘極結構，形成在該基板上，其中該第二閘極結構包括：一第二閘極介電層，形成在該基板上；一第二蓋層，形成在該第二閘極介電層上；一第二蓋氧化物層，形成在該第二蓋層上；一第二功函數金屬層，形成在該第二蓋氧化物層上；以及一第二閘極電極層，形成在該第二功函數金屬層上；其中該第一蓋層的側壁接觸該第一蓋氧化物層的側壁，且該第二蓋層的側壁接觸該第二蓋氧化物層的側壁；其中該第一蓋層及該第二蓋層以相同材料形成，該第一功函數金屬層及該第二功函數金屬層以不同材料形成。
  6. 如申請專利範圍第5項所述之半導體結構，其中以一N型金屬形成該第一功函數金屬層，以一P型金屬形成該第二功函數金屬層。
  7. 如申請專利範圍第5項所述之半導體結構，其中以金屬氮化物形成該第一蓋層及該第二蓋層，以金屬氮氧化物形成該第一蓋氧化物層及該第二蓋氧化物層。
  8. 一種半導體結構的形成方法，包括：在一基板上形成一閘極介電層；在該閘極介電層上形成一蓋層； 在該蓋層上形成一蓋氧化物層；在該蓋氧化物層上形成一功函數金屬層；以及在該功函數金屬層上形成一閘極電極層；其中該蓋層的側壁接觸該蓋氧化物層的側壁；其中以一金屬形成該閘極電極層，且該蓋氧化物層係用以避免該閘極電極層的該金屬擴散進入該基板中。
  9. 如申請專利範圍第8項所述之半導體結構的形成方法，其中藉由氧化該蓋層形成該蓋氧化物層。
  10. 如申請專利範圍第9項所述之半導體結構的形成方法，其中藉由回火製程形成該蓋氧化物層。
TW104139345A 2015-04-17 2015-11-26 半導體結構及其形成方法 TWI591695B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/689,859 US10043802B2 (en) 2015-04-17 2015-04-17 Gate structure with additional oxide layer

Publications (2)

Publication Number Publication Date
TW201639012A TW201639012A (zh) 2016-11-01
TWI591695B true TWI591695B (zh) 2017-07-11

Family

ID=57129906

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104139345A TWI591695B (zh) 2015-04-17 2015-11-26 半導體結構及其形成方法

Country Status (3)

Country Link
US (4) US10043802B2 (zh)
CN (2) CN112599594A (zh)
TW (1) TWI591695B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922880B2 (en) * 2014-09-26 2018-03-20 Qualcomm Incorporated Method and apparatus of multi threshold voltage CMOS
KR20160139814A (ko) * 2015-05-28 2016-12-07 삼성전자주식회사 반도체 소자 및 그 제조방법
US10790196B2 (en) * 2017-11-09 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Threshold voltage tuning for fin-based integrated circuit device
US11043567B2 (en) * 2017-11-30 2021-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11011618B2 (en) 2017-11-30 2021-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit devices with gate seals
DE102018125143A1 (de) 2017-11-30 2019-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Schaltkreisvorrichtungen mit gatesiegeln
US11164868B2 (en) * 2019-09-24 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device
CN113921601B (zh) * 2020-07-08 2023-07-11 联华电子股份有限公司 高压晶体管结构及其制作方法
US12439650B2 (en) * 2021-01-15 2025-10-07 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS fabrication methods for back-gate transistor
CN116489992B (zh) * 2023-06-20 2023-11-10 长鑫存储技术有限公司 半导体结构及其制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405116B2 (en) * 2004-08-11 2008-07-29 Lsi Corporation Application of gate edge liner to maintain gate length CD in a replacement gate transistor flow
US8592922B2 (en) 2008-06-09 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor device and a method of manufacturing the same
US7977181B2 (en) * 2008-10-06 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for gate height control in a gate last process
WO2010116560A1 (ja) * 2009-03-30 2010-10-14 キヤノンアネルバ株式会社 半導体装置の製造方法及びスパッタ装置
US8173499B2 (en) * 2009-06-12 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating a gate stack integration of complementary MOS device
US8294202B2 (en) 2009-07-08 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure of a semiconductor device
KR101656443B1 (ko) * 2009-11-20 2016-09-22 삼성전자주식회사 금속 게이트 스택 구조물을 갖는 씨모스 소자
DE102009047307B4 (de) * 2009-11-30 2012-10-31 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Vergrößerung der Stabilität eines Gatedielektrikums mit großem ε in einem Gatestapel mit großem ε durch eine sauerstoffreiche Titannitriddeckschicht
US8691687B2 (en) * 2010-01-07 2014-04-08 International Business Machines Corporation Superfilled metal contact vias for semiconductor devices
US8609495B2 (en) 2010-04-08 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid gate process for fabricating finfet device
KR101823111B1 (ko) * 2011-01-20 2018-01-30 삼성전자주식회사 반도체 기억 소자 및 그 제조 방법
US20120264284A1 (en) * 2011-04-14 2012-10-18 Wang shao-wei Manufacturing method for metal gate structure
KR101692362B1 (ko) * 2011-06-22 2017-01-05 삼성전자 주식회사 식각 정지 절연막을 이용한 반도체 장치의 제조 방법
US9755039B2 (en) * 2011-07-28 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a metal gate electrode stack
US9177870B2 (en) 2011-12-16 2015-11-03 Taiwan Semiconductor Manufacturing Company Ltd. Enhanced gate replacement process for high-K metal gate technology
US8772114B2 (en) * 2012-03-30 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate semiconductor device and method of fabricating thereof
US8698252B2 (en) 2012-04-26 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Device for high-K and metal gate stacks
EP2940178A4 (en) * 2012-12-26 2016-08-17 Wu Shanghua METHOD FOR PRODUCING AN AL2O2 COATING ON A SURFACE OF A SILICON NITRIDE CUTTING TOOL BY PVD AND COMPOSITE COATING METHOD
US9312145B2 (en) * 2014-03-07 2016-04-12 Globalfoundries Inc. Conformal nitridation of one or more fin-type transistor layers

Also Published As

Publication number Publication date
US11854789B2 (en) 2023-12-26
US20160307896A1 (en) 2016-10-20
US10522543B2 (en) 2019-12-31
CN106057874A (zh) 2016-10-26
US11362089B2 (en) 2022-06-14
US20220310595A1 (en) 2022-09-29
US20180342514A1 (en) 2018-11-29
TW201639012A (zh) 2016-11-01
US10043802B2 (en) 2018-08-07
CN112599594A (zh) 2021-04-02
US20200144261A1 (en) 2020-05-07

Similar Documents

Publication Publication Date Title
TWI591695B (zh) 半導體結構及其形成方法
TWI574309B (zh) 半導體裝置結構及其形成方法
US8765546B1 (en) Method for fabricating fin-shaped field-effect transistor
US9299704B2 (en) Semiconductor device and method for fabricating the same
TWI393220B (zh) 半導體元件之製法
US20190318966A1 (en) High k metal gate stack with single work-function metal
TWI464809B (zh) 半導體裝置及其製造方法
US11289578B2 (en) Selective etching to increase threshold voltage spread
US11908749B2 (en) Method of metal gate formation and structures formed by the same
CN118658780B (zh) 一种半导体器件的制作方法
KR20210053118A (ko) 결함이 감소된 트랜지스터 및 이의 형성 방법
TW201543679A (zh) 半導體裝置結構及其製造方法
TWI878796B (zh) 半導體結構及其形成方法
US8558321B2 (en) Semiconductor device having gate insulating film including high dielectric material
CN109671673B (zh) 半导体结构及其形成方法
CN102683397B (zh) 金属栅极结构及其制作方法
TWI580045B (zh) 半導體結構及其形成方法
US20250344487A1 (en) Multi-gate device fabrication methods and related structures
JP2012099549A (ja) 半導体装置の製造方法
JP2013008787A (ja) 半導体装置およびその製造方法
CN117457498A (zh) 制造半导体器件的方法
CN118486590A (zh) 半导体元件
TWI575753B (zh) 場效應電晶體元件及其製作方法
TWI581316B (zh) 形成金屬矽化物層的方法
TW201436047A (zh) 具有金屬閘極之半導體元件及其製作方法