[go: up one dir, main page]

TWI580045B - 半導體結構及其形成方法 - Google Patents

半導體結構及其形成方法 Download PDF

Info

Publication number
TWI580045B
TWI580045B TW104138903A TW104138903A TWI580045B TW I580045 B TWI580045 B TW I580045B TW 104138903 A TW104138903 A TW 104138903A TW 104138903 A TW104138903 A TW 104138903A TW I580045 B TWI580045 B TW I580045B
Authority
TW
Taiwan
Prior art keywords
layer
metal
oxide layer
interface
semiconductor structure
Prior art date
Application number
TW104138903A
Other languages
English (en)
Other versions
TW201701472A (zh
Inventor
李暐凡
劉致爲
王錦焜
范彧達
黃智雄
林子堯
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201701472A publication Critical patent/TW201701472A/zh
Application granted granted Critical
Publication of TWI580045B publication Critical patent/TWI580045B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/01332—
    • H10D64/0135—
    • H10D64/01356—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

半導體結構及其形成方法
本發明係有關於一種半導體結構及其形成方法，且特別是有關於一種具額外氧化物層的閘極結構及其形成方法。
半導體裝置應用於各種電子裝置，例如個人電腦、手機、數位相機等各式電子儀器。半導體裝置的形成通常包括在半導體基板上依序沉積絕緣層或介電層、導電層及半導體層材料，並利用微影圖案化各種材料層，以在基板上形成電路元件。
然而，雖然現有的半導體製程已可達到部分應用上的需求，但隨著元件尺寸的縮小，其表現仍未在所有層面上令人滿意。
在一些實施例中，提供一種半導體結構。上述半導體結構包括基板及介面層形成在該基板上。上述半導體結構還包括閘極結構形成在該介面層上。此外，以金屬鍺氧化物、金屬矽氧化物或金屬鍺矽氧化物形成該介面層，且該介面層與該基板的一頂表面直接接觸。
在一些實施例中，提供一種半導體結構。上述半 導體結構包括基板以一第一化合物形成以及介面層形成在該基板上。此外，該介面層以第二化合物形成，且該第二化合物包括金屬、氧及該第一化合物。上述半導體結構還包括蓋層形成在該介面層上。
在一些實施例中，提供一種半導體結構的形成方法。上述半導體結構的形成方法包括在一基板上形成一氧化物層以及在該氧化物層上形成一第一金屬氧化物層。上述半導體結構的形成方法還包括在該第一金屬氧化物層上形成一金屬層，使得該第一金屬氧化物層的一頂部分和該金屬層反應，而形成一第二金屬氧化物層，且該第一金屬氧化物層的一底部分和該氧化物層反應形成一介面層。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
100a、100b、100c、100d、100e‧‧‧半導體結構
100f、100g、100h、100i、100j‧‧‧半導體結構
102‧‧‧基板
104‧‧‧氧化物層
T1、T2、T3、T4‧‧‧厚度
106、106d、106e‧‧‧第一金屬氧化物層
106f、106h、106i‧‧‧第一金屬氧化物層
108‧‧‧金屬層
110‧‧‧第二金屬氧化物
112、112c、112d、112f‧‧‧介面層
112g、112i、112h、112j‧‧‧介面層
216、316‧‧‧閘極介電層
218‧‧‧虛設閘極電極層
222‧‧‧密封層
224‧‧‧間隙物
226‧‧‧源極/汲極結構
228‧‧‧接觸蝕刻停止層
230‧‧‧層間介電層
232、332‧‧‧溝槽
234c、234e、234d、234f‧‧‧閘極結構
234g、234h、234i、234j‧‧‧閘極結構
236‧‧‧功函數金屬層
238‧‧‧閘極電極層
第1A至1F圖為在一些實施例中形成半導體結構100a的各階段剖面圖。
第2A至2B圖為在一些實施例中形成半導體結構的剖面圖。
第3A至3E圖為在一些實施例中形成包含介面層的半導體結構的各階段剖面圖。
第4A至4C圖顯示在一些實施例中半導體結構的剖面圖。
第5A至5C圖顯示在一些實施例中，包括形成介面層的半 導體結構的各階段剖面圖。
第6A及6B圖顯示在一些實施例中半導體結構的剖面圖。
第7圖顯示在一些實施例中半導體結構的剖面圖。
以下描述本揭露的實施例的利用及製造。然而，應了解的是，上述實施例可用於各種廣泛的特定內容。所描述特定的實施例僅用以說明，但並不用以限定本揭露之範圍。
應了解以下揭露了應用於本揭露的不同元件的許多不同的實施例或例子。以下所描述的元件及排列的特定例子僅用於簡化本揭露。這些例子當然只是例子，而非以此為限。此外，在第二製程之前進行第一製程這樣的描述中，可包括在第一製程之後緊接著進行第二製程這樣的實施例，也可包括在第一及第二製程之間進行額外的製程的實施例。為了簡化即清楚，各種元件可任意繪製為不同尺寸。此外，形成第一元件在第二元件上或之上的描述，可包括第一及第二元件直接接觸或間接接觸的實施例。
描述一些不同的實施例。在各種視圖及說明的實施例中，利用類似的元件符號標示類似的元件。應了解的是，在此方法的其他實施例中，可在方法之前、之中及之後提供額外的操作，且所描述的一些操作可取代或省略。
在本揭露一些實施例中提供半導體結構及其形成方法。半導體結構包括形成在基板上的介面層。藉由在相對低溫下進行自發反應，使氧化物層及金屬氧化物層反應以形成上述介面層。所形成的半導體結構可具有相對較低的等效氧化物 厚度(equivalent oxide thickness；EOT)及低介面缺陷密度(interface trap density；Dit)。
第1A至1F圖為在一些實施例中形成半導體結構100a的各階段剖面圖。如第1A圖所示，在一些實施例中，提供基板102。基板102可為半導體晶圓。在一些實施例中，以第一化合物形成基板102。在一些實施例中，第一化合物為鍺、矽或矽鍺。亦即，基板102可為矽基板、鍺基板或矽鍺基板。
如第1A圖所示，在一些實施例中，在基板102上形成氧化物層104。在一些實施例中，以第一化合物(其係用以形成基板102)的氧化物形成氧化物層104。在一些實施例中，以氧化鍺、氧化矽或氧化矽鍺形成氧化物層104。在一些實施例中，基板102為鍺基板，並以氧化鍺形成氧化物層104。
在一些實施例中，利用快速熱製程(rapid thermal process)或爐管回火製程氧化基板102的頂表面以形成氧化物層104。在一些實施例中，利用沉積製程形成氧化物層104，例如原子層沉積製程、化學氣相沉積製程或物理氣相沉積製程。
在一些實施例中，氧化物層104的厚度T1介於約0.1奈米至約10奈米。氧化物層104的厚度可能影響到在後續製程中所形成的介面層的厚度。形成介面層的方法將詳述於後。
如第1B圖所示，在一些實施例中，在形成氧化物層104之後，在氧化物層104上形成第一金屬氧化物層106。在一些實施例中，選擇用以形成第一金屬氧化物層106的材料，使其標準自由能(standard free energy)小於用來形成氧化物層104的材料的標準自由能。上述標準自由能可定義為在一大氣 壓、25度(℃)下金屬及氧反應形成每莫爾金屬氧化物的反應的自由能。例如，在下式中的MxOy的自由能可定義為MxOy的標準自由能。
aM+bO2→cMxOy △G0
在上式中，x為正整數，y為正整數且a、b、c為反應的平衡常數。當用來形成第一金屬氧化物層106的金屬氧化物的標準自由能小於用以形成氧化物層104的氧化物(如：二氧化鍺)的標準自由能時，在後續製程中，第一金屬氧化物層106傾向捕捉氧化物層104中的氧(細節將於後詳述)。
在一些實施例中，用以形成第一金屬氧化物層106的材料包括鋁(Al)、釔(Y)、鎵(Ga)、鈧(Sc)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鉯(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)或鎦(Lu)。可利用化學氣相沉積、物理氣相沉積、原子層沉積、旋轉塗佈或其他適當的製程形成第一金屬氧化物層106。
在一些實施例中，第一金屬氧化物層106的厚度T2介於約0.1奈米至約10毫米。第一金屬氧化物層106的厚度可能會影響到在後續製程中形成的介面層的厚度。介面層的形成將詳述於後。
如第1C圖所示，在一些實施例中，在形成第一金屬氧化物層106之後，在第一金屬氧化物層106上形成金屬層108。在一些實施例中，金屬層108的形成係利用鋁(Al)、釔(Y)、鎵(Ga)、鈧(Sc)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鉯(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、 銩(Tm)、鐿(Yb)或鎦(Lu)。在一些實施例中，金屬層108及第一金屬氧化物層106包括相同的金屬元素。在一些實施例中，形成第一金屬氧化物層106的材料，為用以形成金屬層108的材料的氧化物。
如第1D圖所示，在一些實施例中，當金屬層108形成在第一金屬氧化物層106上時，第一金屬氧化物層106的頂部分將自發與金屬層108反應而形成第二金屬氧化物層110，且第一金屬氧化物層106的底部分將自發與氧化物層104反應而形成介面層112。
更詳細而言，當金屬層108形成在第一金屬氧化物層106時，第一金屬氧化物層106的頂表面與金屬層108直接接觸。而在第一金屬氧化物層106的頂部分中的氧易於被金屬層108所捕捉，因而形成第二金屬氧化物層110。當第二金屬氧化物層110形成時，第一金屬氧化物層106可能更進一步的由形成在其下的氧化物層104中捕捉氧，因而形成介面層112。如前述，在一些實施例中，用以形成第一金屬氧化物層106的金屬氧化物，其標準自由能小於用以形成氧化物層106的氧化物的標準自由能。當形成氧化物層104及第一金屬氧化物層106的材料係依據材料的自由能來選擇時，形成介面層112的反應將更容易進行。例如，可在低於100度(℃)的溫度下之自發反應中形成介面層112。
既然第二金屬氧化物層110的形成係利用金屬層108及第一金屬氧化物層106之間的自發反應，形成第二金屬氧化物層110的材料包括金屬層108中的金屬及第一金屬氧化物 層106中的金屬，但金屬層108及第一金屬氧化物層106也可包括相同的金屬。例如，以鋁形成金屬層108，以三氧化二鋁形成第一金屬氧化物層106，以AlOx形成第二金屬氧化物層110(x為正整數或分數)。當第一金屬氧化物層106及金屬層108包括相同的金屬元素時，藉由反應第一金屬氧化物層106及金屬層108以形成第二金屬氧化物層110的反應可能變得更為容易反應。在一些實施例中，在介於約0度(℃)至約50度(℃)下的第一自發反應中形成第二金屬氧化物層110。
在形成第二金屬氧化物層110之後，藉由氧化物層104及第一金屬氧化物層106之間的自發反應形成介面層112。如前述，在一些實施例中，以第一化合物(如：鍺)形成基板102，以第一化合物的氧化物(如二氧化鍺)形成氧化物層104。此外，在一些實施例中，以第二化合物形成介面層112，上述第二化合物包括金屬、氧及第一化合物中的元素。相較於氧化物層104，介面層112可具有較佳的穩定性及較少的缺陷。
在一些實施例中，基板102係以矽、鍺或矽鍺形成，且介面層112係以金屬鍺氧化物(MxGeyOz)、金屬矽氧化物(MxSiyOz)或金屬鍺矽氧化物(MxGeySizOl)形成。應注意的是，在各化學式中的x、y、z、l為正整數，且它們在不同例子中可能有不同的值。在一些實施例中，在介面層112中的金屬(M)可包括鋁(Al)、釔(Y)、鎵(Ga)、鈧(Sc)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鉯(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)或鎦(Lu)。在一些實施例中，利用三元化合物形成介面層112。在一些實施例中，在低於100 度(℃)的溫度下形成介面層112。在一些實施例中，在介於約0度至約50度的溫度下之第二自發反應中形成介面層112。
在一些實施例中，介面層112具有厚度T3介於約0.1奈米至約50奈米。介面層112可用於電晶體結構中。例如，介面層112可形成於閘極結構下方的通道區上。因此，若介面層112太厚，可能導致電晶體結構的電容太大。相對的，若介面層112太薄，可能導致電子穿隧(electron tunneling)發生。
在一些實施例中，氧化物層104完全轉化為介面層112，如第1D圖所示。因此，介面層112直接接觸基板102的頂表面。
如第1E圖所示，在一些實施例中，在形成介面層112之後，移除金屬層108、第二金屬氧化物層110及第一金屬氧化物層106。金屬層108、第二金屬氧化物層110及第一金屬氧化物層106的移除可分別進行，或可在相同製程中移除。在一些實施例中，金屬層108、第二金屬氧化物層110及第一金屬氧化物層106的移除係利用化學機械研磨製程、濕蝕刻製程或乾蝕刻製程。
如第1F圖所示，在一些實施例中，在移除金屬層108、第二金屬氧化物層110及第一金屬氧化物層106之後，在介面層112上形成蓋層114。在一些實施例中，蓋層114為金屬層。用以形成蓋層114的金屬例如為鎢、銅、鎳、鉑、鈷、金、銀、鉻等。在一些實施例中，蓋層114為閘極介電層。用以形成閘極介電層的材料例如包括氧化鉿(hafnium oxide；HfO2)、氧化矽鉿(hafnium silicon oxide；HfSiO)、氮氧化矽鉿(hafnium silicon oxynitride；HfSiON)、氧化鉭鉿(hafnium tantalum oxide；HfTaO)、氧化鈦鉿(hafnium titanium oxide；HfTiO)、氧化鋯鉿(hafnium zirconium oxide；HfZrO)、氮化矽(silicon nitride)、氮氧化矽(silicon oxynitride)、氧化鋯(zirconium oxide)、氧化鈦(titanium oxide)、氧化鋁(aluminum oxide)、二氧化鉿-氧化鋁(hafnium dioxide-alumina；HfO2-Al2O3)合金，但並非以此為限。
在一些實施例中，蓋層114為功函數金屬層。形成功函數金屬層的材料例如包括氮矽化鉭(TaSiN)、鉭鋁(TaAl)、氧化餌(IrOx)、鋁、碳氧化鋁(AlCO)、碳氧化鋁鈦(AlTiCO)、鋁銅(AlCu)、氮化鈦(TiN)、氮化鎢(WN)、鎢、鈦鋁(TiAl)、氮化鈦鋁(TiAlN)、碳氮化鉭(TaCN)等，但並非以此為限。在一些實施例中，蓋層114為金屬閘極層。用以形成金屬閘極層的材料利如包括鋁、鈦、鉭、鎢、銅、鎳、鉑、鈷、金、銀、鉻等。在一些實施例中，以金屬矽化物形成蓋層114。在一些實施例中，蓋層114的厚度T4介於約0.1奈米至約10毫米。
如第1F圖所示，半導體結構100a包括形成在基板102上的介面層112，且介面層112與基板102的頂表面直接接觸。在一些實施例中，介面層112係以三元化合物形成，例如金屬鍺氧化物。在一些實施例中，介面層112的形成係利用在相對低溫下在自發反應中反應氧化物層104及第一金屬氧化物層106，例如在低於100度(℃)下進行。相較於氧化物層104，所形成的介面層112可具有良好的穩定性，且相較於在高溫下形成的材料，上述介面層112具有低等效氧化物厚度及低介面缺 陷密度。因此，在半導體結構100a中的載子傳輸速率及效能可獲得提升。
應注意的是，雖然在第1D圖所示的實施例中，氧化物層104完全被轉變為介面層112，但在一些其他實施例中，氧化物層104的底部分可能並未與第一金屬氧化物層106反應。亦即，氧化物層104的底部分可能仍存在基板102及介面層112之間。此外，在一些實施例中，第一金屬氧化物層106完全與氧化物層104及金屬層108反應而分別形成介面層112及第二金屬氧化物層110。亦即，在介面層112及第二金屬氧化物層110之間可能沒有剩餘的第一金屬氧化物層106。此外，在一些實施例中，金屬層108完全和第一金屬氧化物層106反應。亦即，金屬層108可完全轉變為第二金屬氧化物層110。應注意的是，上述實施例僅為了更容易了解本揭露所提供之例子，但本揭露之內容並非以此為限。
第2A至2B圖為在一些實施例中形成半導體結構100b的剖面圖。用以形成半導體結構100b的材料及製程可類似於前述及第1A至1F圖所示用以形成半導體結構100a的製程，但第一金屬氧化物層106並未被移除。
更詳細而言，進行前述第1A至1D圖所示製程。亦即，在第一金屬氧化物層106上形成金屬層108之後，在基板102及第一金屬氧化物層106之間形成介面層112。如第2A圖所示，在一些實施例中，在介面層112形成之後，移除金屬層108及第二金屬氧化物層110。然而，在這些實施例中，第一金屬氧化物層106並未被移除。
類似前述製程，金屬層108及第二氧化物層110可分別移除或可在相同製程中移除。在一些實施例中，藉由化學機械研磨製程、濕蝕刻製程或乾蝕刻製程移除金屬層108及第二金屬氧化物層110。
如第2B圖所示，在一些實施例中，在移除金屬層108及第二金屬氧化物層110之後，在第一金屬氧化物層106上形成蓋層114。如前述，蓋層114可為金屬層、閘極介電層、功函數金屬層、閘極電極層等。
如第2B圖所示，半導體結構100b包括介面層112形成在基板102及第一金屬氧化物層106之間。既然介面層112的形成係利用在相對低溫(如：低於100度(℃))下自發反應中反應氧化物層104及第一金屬氧化物層106，所形成的半導體結構可具有相對較低的等效氧化物厚度及低介面缺陷密度。因此，也可提升其載子傳輸速率。
此外，在一些實施例中，第一金屬氧化物層106係設置於介面層112及蓋層114之間，且其可做為形成在其上的閘極結構之閘極介電層，故可簡化其製程步驟。
前述介面層112可應用於各種結構及應用，本揭露之範圍並非以此為限。第3A至3E圖為在一些實施例中形成包含介面層112的半導體結構100c的各階段剖面圖。
如第3A圖所示，在一些實施例中，在基板102上形成介面層112。可利用前述及第1A至2B圖所示製程形成介面層112，故介面層112的製程在此不贅述。例如，利用前述製程及第1A至1E圖所示製程以在基板102上形成介面層112。如第3A 圖所示，在一些實施例中，在基板102上形成介面層112，且移除介面層112上其他材料層之後，在介面層112上形成閘極介電層216。
在一些實施例中，以高介電常數介電材料(如：金屬氧化物)形成閘極介電層216。高介電常數介電層例如包括氧化鉿(hafnium oxide；HfO2)、氧化矽鉿(hafnium silicon oxide；HfSiO)、氮氧化矽鉿(hafnium silicon oxynitride；HfSiON)、氧化鉭鉿(hafnium tantalum oxide；HfTaO)、氧化鈦鉿(hafnium titanium oxide；HfTiO)、氧化鋯鉿(hafnium zirconium oxide；HfZrO)、氮化矽(silicon nitride)、氮氧化矽(silicon oxynitride)、氧化鋯(zirconium oxide)、氧化鈦(titanium oxide)、氧化鋁(aluminum oxide)、二氧化鉿-氧化鋁(hafnium dioxide-alumina；HfO2-Al2O3)合金，但並非以此為限。可利用化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、旋轉塗佈或其他適當的製程形成閘極介電層216。
在一些實施例中，在形成閘極介電層216之後，在閘極介電層216上形成虛設閘極電極層218。在一些實施例中，以多晶矽形成虛設閘極電極層218。
接著，在一些實施例中，圖案化介面層112、閘極介電層216及虛設閘極電極層218，以在圖案化的介面層112c上形成虛設閘極結構220，如第3B圖所示。而後，在一些實施例中，在虛設閘極結構220的側壁上形成密封層222，如第3C圖所示。密封層222可保護虛設閘極結構220，使其不受後續製程的損害或氧化。在一些實施例中，形成密封層222的材料包括氮 化矽、氧化矽、氮氧化矽、碳化矽、或其他適合的介電材料。密封層222可包括單一層或多層。
在一些實施例中，在密封層112上更進一步的形成間隙物224。在一些實施例中，間隙物224係以氮化矽、氧化矽、碳化矽、氮氧化矽或其他適合的材料形成。
在一些實施例中，在基板102中鄰近虛設閘極結構 220的部分形成源極/汲極結構226，如第3C圖所示。在一些實施例中，利用佈植(implantation)製程或磊晶製程形成源極/汲極結構226。在一些實施例中，源極/汲極結構226包括鍺、矽鍺、銦砷、銦鎵砷、銦銻、鎵砷、鎵銻、銦鋁磷、銦磷、矽磷、矽碳磷等。
在一些實施例中，在基板102中形成源極/汲極結構226之後，在基板102上形成接觸蝕刻停止層(CESL)228，且在接觸蝕刻停止層228上形成層間介電層230，如第3C圖所示。如第3C圖所示，在一些實施例中，接觸蝕刻停止層228形成在間隙物224的側壁上及源極/汲極結構226的頂表面上。在一些實施例中，形成接觸蝕刻停止層228的材料包括氮化矽、氮氧化矽或其他材料。接觸蝕刻停止層228的形成可利用化學氣相沉積、物理氣相沉積、原子層沉積、旋轉塗佈或其他適當的製程。
在一些實施例中，形成層間介電層230的材料包括氧化矽、氮化矽、磷矽酸鹽玻璃(phosphosilicate glass；PSG)、硼磷矽玻璃(borophosphosilicate glass；BPSG)或其他適用的介電材料。層間介電層230的形成可利用化學氣相沉積、物理氣象沉積、原子層沉積、旋轉塗佈、或其他適合的製程。
如第3D圖所示，在一些實施例中，在形成層間介電層230之後，移除虛設閘極結構220以在間隙物224之間形成溝槽232。而後，在一些實施例中，在溝槽232中介面層112c及閘極介電層216上形成閘極結構234c。
在一些實施例中，閘極結構234c為金屬閘極結構，包括功函數金屬層236及閘極電極層238，如第3E圖所示。可調整功函數金屬層236以達到適當的功函數。例如，如欲得到P型金氧半(PMOS)裝置的P型功函數金屬(P-metal)，可利用氮化鈦(TiN)、氮化鎢(WN)、鎢。相對的，如欲得到N型金氧半(NMOS)裝置的N型功函數金屬(N-metal)，可利用例如鈦鋁(TiAl)、氮化鈦鋁(TiAlN)、氮碳化鉭(TaCN)。
在一些實施例中，以導電材料(如：金屬)形成閘極電極層238。用以形成閘極電極層238的導電材料例如包括鋁、銅、鎢、鈦、鉭或其他適合的材料。
在一些實施例中，半導體結構100c包括介面層112c、閘極介電層216、功函數金屬層236及閘極電極層238。在一些實施例中，介面層112c及閘極介電層216係以不同材料形成。在一些實施例中，介面層112c及功函數金屬層236係以不同材料形成。此外，如第3E圖所示，介面層112c形成在基板102中介於源極/汲極結構之間的區域。亦即，介面層112c形成在半導體結構100c的通道區上，且與基板102的頂表面直接接觸。
如前述，可藉由反應第一金屬氧化物層106及氧化物層104(未顯示於第3E圖中，參照第1A至1D圖)以形成介面層 112c，因而可具有較低的等效氧化物厚度及介面缺陷密度。
此外，在一些實施例中，以金屬鍺氧化物、金屬矽氧化物或金屬鍺矽氧化物形成介面層112c，因此相較於如二氧化鍺等氧化物，介面層112c的頂表面上的缺陷較少。因此，包含介面層112c的半導體結構100c的效能可獲得提升。
第4A至4C圖顯示在一些實施例中半導體結構100d、100e及100f的剖面圖。用以形成半導體結構100d、100e及100f的製程及材料可與前述形成半導體結構100c之製程及材料類似或相同，故在此不贅述。
更詳細而言，在一些實施例中，半導體結構100d包括介面層112d、第一金屬氧化物層106d及閘極結構234d，如第4A圖所示。介面層112d形成在基板102上，且與基板102直接接觸。第一金屬氧化物層106d設置在介面層112d及閘極結構234d之間。可利用前述實施例中的製程形成介面層112d。例如，介面層112d的形成可利用反應氧化物層(如：第1C圖所示氧化物層104)及第一金屬氧化物層(如：第1C圖所示第一金屬氧化物層106)，如第1A至2B圖所示及前述實施例。既然係利用氧化物層及第一金屬氧化物層之間進行反應而形成介面層112d，介面層112d及第一金屬氧化物層106d可包括相同的金屬元素。此外，在一些實施例中，並未移除掉第一金屬氧化物層106d。在一些實施例中，將第一金屬氧化物層106d用作為設置在閘極結構234d下的閘極介電層。
在一些實施例中，在基板102上形成介面層(如：介面層112)及第一金屬氧化物層(如：第一金屬氧化物層106)之 後，進行類似於或相同於第3A至3E圖所示之製程步驟。在一些實施例中，在閘極介電層216、第一金屬氧化物層106d及介面層112d上形成閘極結構234d，閘極結構234d包括功函數金屬層236及閘極電極層238。在一些實施例中，介面層112d、第一金屬氧化物層106d、閘極介電層216、功函數金屬層236及閘極電極層238皆以不同的材料形成。
在一些實施例中，第4B圖所示的半導體結構100e類似於前述第3E及4A圖所示的半導體結構100c及100d，但在半導體結構100e中並未形成額外的閘極介電層。
例如，在形成半導體結構100e的製程中，虛設閘極電極層可形成在基板102上的介面層(如：介面層112)上的第一金屬氧化物層(如：第一金屬氧化物層106)上。因此，圖案化虛設閘極電極層及介面層並移除虛設閘極電極層之後，所形成的溝槽直接暴露出第一金屬氧化物層106e的頂表面。因此，閘極結構234e(包括功函數金屬層236及閘極電極層238)直接形成在第一金屬氧化物層106e上。在一些實施例中，將第一金屬氧化物層106e作為在閘極結構234e下的閘極介電層。
在一些其他例子中，在形成虛設閘極電極層之前形成虛設閘極介電層(如：閘極介電層216)，但在移除虛設閘極電極層時，虛設閘極介電層也被移除。因此，閘極結構234e仍直接形成在第一金屬氧化物層106e上。
在一些實施例中，第4C圖所示的半導體結構100f類似於前述第4B圖所示的半導體結構100e，但其具有額外的閘極介電層316。
如第4C圖所示，在一些實施例中，半導體結構100f包括形成在基板102上的介面層112f、形成在介面層112f上的第一金屬氧化物層106f以及形成在第一金屬氧化物層106f上的閘極結構234f。此外，閘極結構234f更包括閘極介電層316設置在功函數金屬層236及閘極電極層238下。如第4C圖所示，在移除虛設閘極結構所形成的溝槽(類似於第3D圖顯示的溝槽232)的側壁及底表面上設置閘極介電層316。
第5A至5C圖顯示在一些實施例中，包括形成介面層112的半導體結構100g的各階段剖面圖。用以形成半導體結構100g的部分製程及材料與前述用以形成半導體結構100c至100f的製程及材料相似，故在此不贅述。在半導體結構100g中，介面層112也係形成在基板102上，但其係形成在基板102上的溝槽332中。
更詳細而言，如第5A圖所示，在一些實施例中，可移除虛設閘極結構，以在基板102上的間隙物224之間形成溝槽332。如第5B圖所示，在一些實施例中，在形成溝槽332之後，在基板102的頂表面被溝槽332暴露出來的部分上形成介面層112g。介面層112g的形成方法可與前述第1A至2B圖所示方法類似或相同，故在此不贅述。
如第5C圖所示，在一些實施例中，在形成介面層112g之後，在介面層112g上的溝槽332中形成閘極結構234g。此外，在一些實施例中，閘極結構234g包括閘極介電層316、功函數金屬層236及閘極電極層238。
第6A及6B圖顯示在一些實施例中半導體結構100h 及100i的剖面圖。形成半導體結構100h及100i的部分製程跟材料可與前述形成半導體結構100g的製程及材料類似或相同，故在此不贅述。
更詳細而言，第6A圖中所示的半導體結構100h的介面層112h，其也可形成在移除虛設閘極結構後基板102上的溝槽中。此外，當介面層112h形成後，第一金屬氧化物層106h仍設置於介面層112h而沒有被移除。因此，如第6A圖所示，在一些實施例中，閘極結構234h係設置於第一金屬氧化物層106h上。在一些實施例中，閘極結構234h包括閘極介電層316、功函數金屬層236及閘極電極層238。如第6A圖所示，在一些實施例中，既然第一金屬氧化物層106h係形成在移除虛設閘極結構後所形成的溝槽(類似第5A圖所示的溝槽332)中，則第一金屬氧化物層106h係形成於溝槽的側壁及底表面上。
第6B圖所示的半導體結構100i可類似於第6A圖所示的半導體結構100h，但在一些實施例中，閘極結構316並未形成。亦即，在一些實施例中，閘極結構234i包括形成在介面層112i及第一金屬氧化物層106i的功函數金屬層236及閘極電極層238。如第6B圖所示，功函數金屬層236與第一金屬氧化物層106i直接接觸。
第7圖顯示在一些實施例中半導體結構100j的剖面圖。半導體結構100j包括形成在基板102上的介面層112j，以及形成在介面層112j上的閘極結構234j，閘極結構234j包括功函數金屬層236及閘極電極層238。用以形成半導體結構100j的製程及材料可與前述製程及材料類似或相同，故在此不贅述。例 如，用以形成介面層112j的製程及材料可第1A至2B圖所述類似或相同。在一些實施例中，介面層112j被用作位於閘極結構234j下的閘極介電層。
如第1A至7圖所示，在基板102上形成介面層(如：介面層112)。形成介面層的材料可包括金屬、氧及用以形成基板102的材料中的元素。例如，可利用金屬鍺氧化物、金屬矽氧化物或金屬鍺矽氧化物形成上述介面層。這些材料可為相對較穩定的，因此可在基板102中的通道區上形成上述介面層。
一般而言，可藉由氧化基板的頂表面以在半導體結構中形成介面層。例如，當基板為鍺基板時，可在基板上形成二氧化鍺層作為介面層。然而，二氧化鍺較不穩定，且在二氧化鍺層的頂表面部分容易有缺陷形成。因此，半導體結構的效能可能受到損害。
因此，在本揭露一些實施例中使氧化物層104與第一金屬氧化物層106反應以形成介面層112。相較於氧化物層104，所形成的介面層112可具有較佳的穩定性。例如，金屬鍺氧化物層(如：鋁鍺氧化物層)的穩定性可優於二氧化鍺層。因此，如前述一些實施例中以金屬鍺氧化物層(或金屬矽氧化物層或金屬矽鍺氧化物層)形成介面層時，半導體結構的效能可被提升。
此外，在一些實施例中，藉由氧化物層(如：氧化物層104)及第一金屬氧化物層(如：第一金屬氧化物層106)的自發反應形成介面層。更詳細而言，在一些實施例中，在基板102上形成氧化物層104，且在氧化物層104上形成第一金屬氧化物 層106。而後，在第一金屬氧化物層106上形成金屬層108。當金屬層108形成在第一金屬氧化物層106上時，金屬層108傾向捕捉第一金屬氧化物層106中的氧，而形成第二金屬氧化物層110。因此，第一金屬氧化物層106的頂部分將會相對低溫下(如：低於100度(℃)下)自發的與金屬層108反應。
此外，由於第一金屬氧化物層106中的氧會被形成在其上的金屬層108所吸引捕捉，第一金屬氧化物層106則傾向捕捉氧化物層104中的氧，而形成介面層112。亦即，第一金屬氧化物層106的底部分將在相對低溫下(如：小於100度(℃)下)自發與氧化物層104反應。此外，在一些實施例中，選擇用來形成第一金屬氧化物層106的材料，使其標準自由能小於用以形成氧化物層104的材料的標準自由能。相較於在較高溫度下(如：大於100度(℃)下)所形成的相同材料，上述實施例所形成的介面層可具有相對較低的等效氧化物厚度(如：低於約10奈米)及較低的介面缺陷密度(如：小於1E12cm-2eV-1)。
因此，介面層112可應用於各種裝置，如電晶體結構。在一些實施例中，介面層(如：介面層112c至112j)形成在半導體結構(如：半導體結構100c至100j)的通道區上，以作為通道區的保護層。如前述，上述介面層相對穩定，且具有低等效氧化物厚度及低介面缺陷密度，故可提升半導體結構的效能。
本揭露提供半導體結構及其形成方法。半導體結構包括介面層。可藉由在相對低溫下反應氧化物層及金屬氧化物層以形成上述介面層，使得所形成的半導體結構可具有較低 的等效氧化物厚度及介面缺陷密度，故可提升半導體結構的效能。
在一些實施例中，提供一種半導體結構。上述半導體結構包括基板及介面層形成在該基板上。上述半導體結構還包括閘極結構形成在該介面層上。此外，以金屬鍺氧化物、金屬矽氧化物或金屬鍺矽氧化物形成該介面層，且該介面層與該基板的一頂表面直接接觸。
在一些實施例中，提供一種半導體結構。上述半導體結構包括基板以一第一化合物形成以及介面層形成在該基板上。此外，該介面層以第二化合物形成，且該第二化合物包括金屬、氧及該第一化合物。上述半導體結構還包括蓋層形成在該介面層上。
在一些實施例中，提供一種半導體結構的形成方法。上述半導體結構的形成方法包括在一基板上形成一氧化物層以及在該氧化物層上形成一第一金屬氧化物層。上述半導體結構的形成方法還包括在該第一金屬氧化物層上形成一金屬層，使得該第一金屬氧化物層的一頂部分和該金屬層反應，而形成一第二金屬氧化物層，且該第一金屬氧化物層的一底部分和該氧化物層反應形成一介面層。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100c‧‧‧半導體結構
102‧‧‧基板
112c‧‧‧介面層
216‧‧‧閘極介電層
226‧‧‧源極/汲極結構
228‧‧‧接觸蝕刻停止層
230‧‧‧層間介電層
222‧‧‧密封層
236‧‧‧功函數金屬層
238‧‧‧閘極電極層
234c‧‧‧閘極結構
224‧‧‧間隙物

Claims (10)

  1. 一種半導體結構，包括：一基板；一介面層，形成在該基板上；以及一閘極結構，形成在該介面層上；其中，以金屬鍺氧化物、金屬矽氧化物或金屬鍺矽氧化物形成該介面層，且該介面層之金屬鍺氧化物、金屬矽氧化物或金屬鍺矽氧化物與該基板的一頂表面直接接觸。
  2. 如申請專利範圍第1項所述之半導體結構，其中該介面層中的該金屬包括鋁(Al)、釔(Y)、鎵(Ga)、鈧(Sc)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鉯(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)或鎦(Lu)。
  3. 如申請專利範圍第1項所述之半導體結構，更包括：一金屬氧化物層，設置在該介面層及該閘極結構之間；其中該金屬氧化物層及該介面層包括一相同的金屬元素。
  4. 如申請專利範圍第3項所述之半導體結構，其中該閘極結構包括：一功函數金屬層，形成在該介面層上；以及一閘極電極層，形成在該功函數金屬層上；其中以不同材料形成該功函數金屬層及該介面層。
  5. 一種半導體結構，包括：一基板，以一第一化合物形成；一介面層，形成在該基板上，其中該介面層以一第二化合物形成，且該第二化合物包括金屬、氧及該第一化合物的 元素，其中該介面層之該第二化合物直接接觸該基板；以及一蓋層，形成在該介面層上。
  6. 如申請專利範圍第5項所述之半導體結構，其中該第二化合物為三元化合物。
  7. 一種半導體結構的形成方法，包括：在一基板上形成一氧化物層；在該氧化物層上形成一第一金屬氧化物層；以及在該第一金屬氧化物層上形成一金屬層，使得該第一金屬氧化物層的一頂部分和該金屬層反應，而形成一第二金屬氧化物層，且該第一金屬氧化物層的一底部分和該氧化物層反應形成一介面層。
  8. 如申請專利範圍第7項所述之半導體結構的形成方法，其中在低於100度(℃)下形成該介面層。
  9. 如申請專利範圍第7項所述之半導體結構的形成方法，其中藉由氧化該基板的一頂表面形成該氧化物層。
  10. 如申請專利範圍第7項所述之半導體結構的形成方法，更包括：在形成該介面層之後，移除該金屬層及該第二氧化物層；以及在該介面層上形成一閘極結構。
TW104138903A 2015-06-29 2015-11-24 半導體結構及其形成方法 TWI580045B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/753,556 US9595593B2 (en) 2015-06-29 2015-06-29 Semiconductor structure with interfacial layer and method for manufacturing the same

Publications (2)

Publication Number Publication Date
TW201701472A TW201701472A (zh) 2017-01-01
TWI580045B true TWI580045B (zh) 2017-04-21

Family

ID=57602787

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104138903A TWI580045B (zh) 2015-06-29 2015-11-24 半導體結構及其形成方法

Country Status (4)

Country Link
US (1) US9595593B2 (zh)
KR (1) KR101789885B1 (zh)
CN (1) CN106298885B (zh)
TW (1) TWI580045B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102616445B1 (ko) * 2021-12-21 2023-12-21 고세두 진공청소기
US20240429318A1 (en) * 2023-06-26 2024-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate-all-around device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060194451A1 (en) * 2003-07-30 2006-08-31 Kil-Ho Lee High-k dielectric film, method of forming the same and related semiconductor device
US20110012210A1 (en) * 2009-07-15 2011-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Scaling EOT by Eliminating Interfacial Layers from High-K/Metal Gates of MOS Devices

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010013616A1 (en) * 1999-01-13 2001-08-16 Sailesh Mansinh Merchant Integrated circuit device with composite oxide dielectric
DE60220230T2 (de) * 2001-04-02 2007-09-13 Matsushita Electric Industrial Co., Ltd., Kadoma Herstellungsverfahren eines halbleiterbauelements
US6794721B2 (en) * 2002-12-23 2004-09-21 International Business Machines Corporation Integration system via metal oxide conversion
JP5286565B2 (ja) 2007-06-15 2013-09-11 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US8679962B2 (en) * 2008-08-21 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit metal gate structure and method of fabrication
US8030718B2 (en) 2008-09-12 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Local charge and work function engineering on MOSFET
JP5135250B2 (ja) * 2009-02-12 2013-02-06 株式会社東芝 半導体装置の製造方法
US7989902B2 (en) * 2009-06-18 2011-08-02 International Business Machines Corporation Scavenging metal stack for a high-k gate dielectric
DE102009031155B4 (de) * 2009-06-30 2012-02-23 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Einstellen einer Schwellwertspannung für komplexe Transistoren durch Diffundieren einer Metallsorte in das Gatedielektrikum vor der Gatestrukturierung
US8716095B2 (en) * 2010-06-03 2014-05-06 Institute of Microelectronics, Chinese Academy of Sciences Manufacturing method of gate stack and semiconductor device
US8546211B2 (en) * 2010-11-17 2013-10-01 International Business Machines Corporation Replacement gate having work function at valence band edge
US20120280288A1 (en) * 2011-05-04 2012-11-08 International Business Machines Corporation Inversion thickness reduction in high-k gate stacks formed by replacement gate processes
US8847333B2 (en) 2011-09-01 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques providing metal gate devices with multiple barrier layers
US8597995B2 (en) 2011-09-24 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate device with low temperature oxygen scavenging
US9076889B2 (en) 2011-09-26 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Replacement gate semiconductor device
US8633118B2 (en) * 2012-02-01 2014-01-21 Tokyo Electron Limited Method of forming thin metal and semi-metal layers by thermal remote oxygen scavenging
US8742492B2 (en) 2012-08-07 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Device with a vertical gate structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060194451A1 (en) * 2003-07-30 2006-08-31 Kil-Ho Lee High-k dielectric film, method of forming the same and related semiconductor device
US20110012210A1 (en) * 2009-07-15 2011-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Scaling EOT by Eliminating Interfacial Layers from High-K/Metal Gates of MOS Devices

Also Published As

Publication number Publication date
TW201701472A (zh) 2017-01-01
CN106298885A (zh) 2017-01-04
KR101789885B1 (ko) 2017-10-25
US20160380069A1 (en) 2016-12-29
KR20170002267A (ko) 2017-01-06
CN106298885B (zh) 2019-11-05
US9595593B2 (en) 2017-03-14

Similar Documents

Publication Publication Date Title
US11362089B2 (en) Gate structure with additional oxide layer and method for manufacturing the same
JP2006108602A (ja) 半導体装置及びその製造方法
CN101661883A (zh) 半导体元件的制造方法
US10868133B2 (en) Semiconductor device structure and method for forming the same
CN106920839A (zh) 半导体元件及其制作方法
KR102311437B1 (ko) 삽입 층을 구비한 반도체 구조체 및 이를 제조하는 방법
US10854520B2 (en) Method for forming semiconductor structure
CN102956460A (zh) 具有金属栅极的半导体元件的制作方法
US9941152B2 (en) Mechanism for forming metal gate structure
TWI580045B (zh) 半導體結構及其形成方法
CN102683397B (zh) 金属栅极结构及其制作方法
TWI517379B (zh) 金屬閘極結構及其製作方法
US12191377B2 (en) Method for forming a semiconductor structure
TWI536567B (zh) 金氧半導體電晶體與其形成方法
JP2012099549A (ja) 半導体装置の製造方法
TWI521608B (zh) 半導體元件及其製造方法
TW201248852A (en) Metal gate structure and manufacturing method thereof
US20160093489A1 (en) Method of forming a dielectric layer
US20150332926A1 (en) Method of Forming High-K Gates Dielectrics
TW201237947A (en) Method for making transistor having metal gate

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees