[go: up one dir, main page]

TWI585765B - 可變電阻式記憶體、及其操作方法與操作系統 - Google Patents

可變電阻式記憶體、及其操作方法與操作系統 Download PDF

Info

Publication number
TWI585765B
TWI585765B TW104128268A TW104128268A TWI585765B TW I585765 B TWI585765 B TW I585765B TW 104128268 A TW104128268 A TW 104128268A TW 104128268 A TW104128268 A TW 104128268A TW I585765 B TWI585765 B TW I585765B
Authority
TW
Taiwan
Prior art keywords
current
write
predetermined
voltage
value
Prior art date
Application number
TW104128268A
Other languages
English (en)
Other versions
TW201701289A (zh
Inventor
吳昭誼
王典彥
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Publication of TW201701289A publication Critical patent/TW201701289A/zh
Application granted granted Critical
Publication of TWI585765B publication Critical patent/TWI585765B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Semiconductor Memories (AREA)

Description

可變電阻式記憶體、及其操作方法與操作系統
本發明是有關於一種記憶體、及其操作方法與操作系統，且特別是有關於一種可變電阻式記憶體、及其操作方法與操作系統。
可變電阻式記憶體（resistance random access memory, ReRAM）具有結構簡單、與CMOS技術具有高兼容性、且能夠實現於下一世代的10奈米製程等優點，使得可變電阻式記憶體已成為非揮發記憶體下一世代所矚目的焦點。
可變電阻式記憶體之記憶胞可透過電阻的控制來切換於設置模式（set mode）及重置模式（reset mode）之間。如果某一記憶胞的初始電阻值過高，此記憶胞可能無法正確切換至設置模式或重置模式。因此，為了正確地切換記憶胞至設置模式或重置模式，記憶胞必須先執行一成型程序（forming procedure），以使記憶胞在被寫入為設置模式或重置模式之前，記憶胞之初始電阻值能夠被控制在低於一預定值。
本發明係有關於一種可變電阻式記憶體、及其操作方法與操作系統，其藉由雙迴圈之操作方法，使得成型程序（forming procedure）可以被正確的執行。如此一來，於記憶胞被寫入為設置模式（set mode）或重置模式（reset mode）之前，所有記憶胞之電阻值可以被控制在90千歐姆（Kohm）至500千歐姆之間。
根據本發明之第一方面，提出一種可變電阻式記憶體（resistance random access memory, ReRAM）之操作方法。可變電阻式記憶之操作方法包括以下步驟。操作一寫入電壓為一第一預定電壓值。操作一寫入電流於一第一預定電流值。施加寫入電壓及寫入電流至可變電阻式記憶體之一記憶胞。驗證記憶胞之一讀取電流是否落於一預定電流範圍。若讀取電流未落入預定電流範圍，則驗證寫入電流是否達到一第二預定電流值。若寫入電流未達到第二預定電流值，則增加寫入電流。若寫入電流達到第二預定電流值，則驗證寫入電壓是否達到一第二預定電壓值。若寫入電壓未達到第二預定電壓值，則增加寫入電壓。
根據本發明之第二方面，提出一種可變電阻式記憶體（resistance random access memory, ReRAM）之操作系統。可變電阻式記憶體之操作系統包括一電壓控制器、一電流控制器、一寫入驅動器、一讀取驅動器及一驗證器。電壓控制器用以操作一寫入電壓為一第一預定電壓值。電流控制器用以操作一寫入電流為一第一預定電流值。寫入驅動器用以施加寫入電壓及寫入電流於可變電阻式記憶體之一記憶胞。讀取驅動器用以獲得記憶胞之一讀取電流。驗證器用以驗證讀取電流是否落於一預定電流範圍。若讀取電流未落於預定電流範圍，則驗證器更用以驗證寫入電流是否達到一第二預定電流值。若寫入電流未達到第二預定電流值，則電流控制器更用以增加寫入電流。若寫入電流達到第二預定電流值，則驗證器更用以驗證寫入電壓是否達到一第二預定電壓值。若寫入電壓未達到第二預定電壓值，則電壓控制器更用以增加寫入電壓。
根據本發明之一第三方面，提出一種可變電阻式記憶體。可變電阻式記憶體包括數個記憶胞。於各個記憶胞被寫入為一設置模式（set mode）或一重置模式（reset mode）之前，各個記憶胞之一電阻值落於90千歐姆（Kohm）至500千歐姆。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
100‧‧‧可變電阻式記憶體
110‧‧‧記憶胞
120‧‧‧金氧半場效電晶體
200‧‧‧操作系統
210‧‧‧電壓控制器
220‧‧‧電流控制器
230‧‧‧寫入驅動器
240‧‧‧讀取驅動器
250‧‧‧驗證器
DL‧‧‧汲極線
WL‧‧‧字元線
S510、S520、S530、S540、S550、S560、S570、S580、S590‧‧‧流程步驟
SL‧‧‧源極線
SW‧‧‧切換視窗

第1圖繪示可變電阻式記憶體（resistance random access memory, ReRAM）之陣列架構圖。
第2圖繪示可變電阻式記憶體之操作系統之示意圖。
第3圖繪示可變電阻式記憶體之操作方法的流程圖。
第4圖繪示在記憶胞未被寫入圍設置模式或重置模式之前，記憶胞之電阻值的分佈圖。
第5圖繪示已執行第3圖之成型程序（forming procedure）之記憶胞在寫入設置模式或重置模式後的電阻值分佈圖。
以下各種實施例用以說明本發明之技術特徵。然而，此些實施例並非用以侷限發明。此外，部分次要元件於實施例中予以省略以清楚說明本發明之技術特點。
請參照第1圖，其繪示可變電阻式記憶體（resistance random access memory, ReRAM）100之陣列架構圖。可變電阻式記憶體100包括數個記憶胞110及數個金氧半場效電晶體（MOSFET）120。各個記憶胞110連接於各個金氧半場效電晶體120之汲極。數個字元線WL連接於金氧半場效電晶體120之閘極。數個源極線SL連接於金氧半場效電晶體120之源極。數個汲極線DL連接於金氧半場效電晶體120之汲極。在其他實施例中，各個記憶胞110也可設置於金氧半場效電晶體120之源極。
記憶胞110可以被切換為設置模式（set mode）或重置模式（reset mode）。將某一記憶胞110切換為設置模式時，此記憶胞之電阻值必須低於50千歐姆（Kohm）。將某一記憶胞110設置於重置模式時，此記憶胞110之電阻值必須高於100千歐姆。由於電阻值的不同，記憶胞110位於設置模式或重置模式可以根據讀取電流來判斷。
若某一記憶胞110之電阻值過高，將使得此記憶胞110無法準確地切換至設置模式或重置模式。因此，為了準確地切換記憶胞110至設置模式或重置模式，記憶胞110必須先執行一成型程序（forming procedure），來使得記憶胞110在被切換為設置模式或重置模式之前，記憶胞110之電阻值能夠被控制低於500千歐姆。
請參照第2圖，其繪示可變電阻式記憶體100之操作系統200之示意圖。操作系統200包括一電壓控制器210、一電流控制器220、一寫入驅動器230、一讀取驅動器240及一驗證器250。電壓控制器210用以控制寫入電壓。電流控制器220用以控制寫入電流。寫入驅動器230用以執行一寫入程序（writing procedure）。讀取驅動器240用以執行一讀取程序（reading procedure）。驗證器250用以執行各種驗證程序（verifying procedures）。
電壓控制器210、電流控制器220、寫入驅動器230、讀取驅動器240及驗證器250可以是一電腦、一晶片、一電路板或儲存數組程式碼之記錄裝置。操作系統200可以執行成型程序，使記憶胞110之電阻值空置在低於500千歐姆。
請參照第3圖，其繪示可變電阻式記憶體100之操作方法的流程圖。根據此操作方法，可以準確地執行成型程序（forming procedure），且記憶胞110之電阻值起控制在一預定範圍內。
在步驟S510中，電壓控制器210操作寫入電壓為一第一預定電壓值。第一預定電壓值係為3.6伏特（V）至5.6伏特。舉例來說，第一預定電壓值可以是3.6伏特、4伏特、4.6伏特、5.2伏特或5.6伏特。
在步驟S520中，電流控制器220操作一寫入電流為一第一預定電流值。第一預定電流值係為40微安培（uA）至60微安培。舉例來說，第一預定電流值可以是40微安培、45微安培、50微安培、55微安培或60微安培。
在步驟S530中，寫入驅動器230施加寫入電壓及寫入電流至可變電阻式記憶體100之記憶胞110。
在步驟S540中，驗證器250驗證記憶胞110之讀取電流是否落於一預定電流範圍。舉例來說，若某一記憶胞110被寫入為設置模式，則此記憶胞之電阻值應該低於50千歐姆，且此記憶胞110之讀取電流應該高於一預設值。若某一記憶胞110被寫入為重置模式，則此記憶胞之電阻值應該高於100千歐姆，且此記憶胞110之讀取電流應該低於另一預設值。若記憶胞110之讀取電流未落於此預定電流範圍，則結束此流程；若記憶胞110之讀取電流落於此預定電流範圍，則流程進步步驟S550。
在步驟S550中，驗證器250驗證寫入電流是否達到一第二預定電流值。第二預定電流值係為100微安培至300微安培。舉例來說，第二預定電流值可以是100微安培、150微安培、200微安培、250微安培或300微安培。若寫入電流未達到第二預定電流值，則流程進入步驟S560；若寫入電流達到第二預定電流值，則流程進入步驟S570。
在步驟S560中，電流控制器220增加寫入電流。在此步驟中，寫入電流以一電流增量增加。電流增量係為10微安培至100微安培。舉例來說，電流增量可以是10微安培、20微安培、30微安培、40微安培、60微安培、80微安培或100微安培。也就是說，藉由執行步驟S520、步驟S530、步驟S540、步驟S550及步驟S560，寫入電流由第一預定電流值逐漸增加至第二預定電流值。並且記憶胞110被以不同的寫入電流寫入多次。在一實施例中，寫入電流由50微安培開始，每次增加50微安培，直到300微安培。
在步驟S570中，驗證器250驗證寫入電壓是否達到一第二預定電壓值。第二預定電壓值係為5.2伏特至5.6伏特。舉例來說，第二預定電壓值可以是5.2伏特、5.4伏特或5.6伏特。若寫入電壓未達到第二預定電壓值，則流程進入步驟S580；若寫入電壓達到第二預定電流值，則流程進入步驟S590。
在步驟S580中，電壓控制器210增加寫入電壓。在此步驟中，寫入電壓係以一電壓增量增加。電壓增量係為0.1伏特至0.5伏特。舉例來說，電壓增量可以是0.1伏特、0.2伏特、0.3伏特、0.4伏特或0.5伏特。也就是說，就由執行步驟S510、步驟S530、步驟S540、步驟S570及步驟S580，寫入電壓由第一預定電壓值逐漸增加至第二預定電壓值。並且記憶胞110被以不同的寫入電壓寫入多次。在一實施例中，寫入電壓由4.6伏特開始，每次增加0.2伏特，直到5.4伏特。
在步驟S590中，記憶胞110被認定為已損壞。在某些情況中，某一記憶胞110之電阻值一直無法準確地被控制，將會被認定為已損壞。
根據上述操作方法，成型程序（forming procedure）包括雙迴圈。一個迴圈是用以增加寫入電流，另一個迴圈是用以增加寫入電壓。
請參照第4圖，其繪示在記憶胞110未被寫入圍設置模式或重置模式之前，記憶胞110之電阻值的分佈圖。根據上述操作方法，成型程序（forming procedure）可以準確地執行，而所有記憶胞110之電阻值可以被緊縮（tighten）於90千歐姆至500千歐姆之間。
在另一實施例之成型程序（forming procedure）中，記憶胞110可能僅被寫入一次。或者，在其他實施例之成型程序（forming procedure）中，記憶胞110可能被不同的寫入電流及固定的寫入電壓寫入多次。在此些實施例中，部分記憶胞110之電阻值無法被緊縮於90千歐姆至500千歐姆之間。事實上，如果寫入電流過大時，可能會發生過度成型（over-forming），而使部分記憶胞110之電阻值低於90千歐姆。如果寫入電流過低時，可能會發生弱成型（weak-forming），而使部分記憶胞110之電阻值高於500千歐姆。
請參照第5圖，其繪示已執行第3圖之成型程序（forming procedure）之記憶胞110在寫入設置模式或重置模式後的電阻值分佈圖。由於所有得記憶胞110之電阻值均被緊縮於90千歐姆至500千歐姆，被寫入為設置模式之記憶胞110的電阻值能夠被準確控制在低於50千歐姆，並且被寫入為重置模式之記憶胞110的電阻值能夠被準確控制在高於100千歐姆。第5圖之電阻分佈顯示出切換視窗（switch window）SW。由於切換視窗SW的緣故，記憶胞110被寫入圍設置模式或重置模式可以被正確地辯識出來。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S510、S520、S530、S540、S550、S560、S570、S580、S590‧‧‧流程步驟

Claims (10)

  1. 一種可變電阻式記憶體（resistance random access memory, ReRAM）之操作方法，包括：
    操作一寫入電壓為一第一預定電壓值；
    操作一寫入電流於一第一預定電流值；
    施加該寫入電壓及該寫入電流至該可變電阻式記憶體之一記憶胞；
    驗證該記憶胞之一讀取電流是否落於一預定電流範圍；
    若該讀取電流未落入該預定電流範圍，則驗證該寫入電流是否達到一第二預定電流值；
    若該寫入電流未達到該第二預定電流值，則增加該寫入電流；
    若該寫入電流達到該第二預定電流值，則驗證該寫入電壓是否達到一第二預定電壓值；以及
    若該寫入電壓未達到該第二預定電壓值，則增加該寫入電壓。
  2. 如申請專利範圍第1項所述之操作方法，其中
    該第一預定電流值係為40微安培（uA）至60微安培；
    該第二預定電流值係為100微安培至300微安培；
    於增加該寫入電流之步驟中，該寫入電流係以一電流增量增加，該電流增量係為10微安培至100微安培。
  3. 如申請專利範圍第1項所述之操作方法，其中
    該第一預定電壓值係為3.6伏特（V）至5.6伏特；
    該第二預定電壓值係為5.2伏特至5.6伏特；
    在增加該寫入電壓之步驟中，該寫入電壓係以一電壓增量增加，該電壓增量係為0.1伏特至0.5伏特。
  4. 如申請專利範圍第1項所述之操作方法，其中在增加該寫入電壓之步驟之後，更執行操作該寫入電流為該第一預定電流值之步驟。
  5. 一種可變電阻式記憶體（resistance random access memory, ReRAM）之操作系統，包括：
    一電壓控制器，用以操作一寫入電壓為一第一預定電壓值；
    一電流控制器，用以操作一寫入電流為一第一預定電流值；
    一寫入驅動器，用以施加該寫入電壓及該寫入電流於該可變電阻式記憶體之一記憶胞；
    一讀取驅動器，用以獲得該記憶胞之一讀取電流；以及
    一驗證器，用以驗證該讀取電流是否落於一預定電流範圍；
    其中若該讀取電流未落於該預定電流範圍，則該驗證器更用以驗證該寫入電流是否達到一第二預定電流值；
    若該寫入電流未達到該第二預定電流值，則該電流控制器更用以增加該寫入電流；
    若該寫入電流達到該第二預定電流值，則該驗證器更用以驗證該寫入電壓是否達到一第二預定電壓值；
    若該寫入電壓未達到該第二預定電壓值，則該電壓控制器更用以增加該寫入電壓。
  6. 如申請專利範圍第5項所述之操作系統，其中
    該第一預定電流值係為40微安培（uA）至60微安培；
    該第二預定電流值係為100微安培至300微安培；
    該寫入電流係以一電流增量增加，該電流增量係為10微安培至100微安培。
  7. 如申請專利範圍第5項所述之操作系統，其中
    該第一預定電壓值係為3.6伏特（V）至5.6伏特；
    該第二預定電壓值係為5.2伏特至5.6伏特；
    該寫入電壓係以一電壓增量增加，該電壓增量係為0.1伏特至0.5伏特。
  8. 如申請專利範圍第5項所述之操作系統，其中在增加該寫入電壓之後，該電流控制器操作該寫入電流為該第一預定電流值。
  9. 一種可變電阻式記憶體，包括：
    複數個記憶胞，其中於各該記憶胞被寫入為一設置模式（set mode）或一重置模式（reset mode）之前，各該記憶胞之一電阻值落於90千歐姆（Kohm）至500千歐姆。
  10. 如申請專利範圍第9項所述之可變電阻式記憶體，其中
    已寫入為該設置模式之部分該些記憶胞的該電阻值低於50千歐姆；
    已寫入為該重置模式之部分該些記憶胞的該電阻值高於100千歐姆。
TW104128268A 2015-06-17 2015-08-28 可變電阻式記憶體、及其操作方法與操作系統 TWI585765B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201562180657P 2015-06-17 2015-06-17

Publications (2)

Publication Number Publication Date
TW201701289A TW201701289A (zh) 2017-01-01
TWI585765B true TWI585765B (zh) 2017-06-01

Family

ID=57588345

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104128268A TWI585765B (zh) 2015-06-17 2015-08-28 可變電阻式記憶體、及其操作方法與操作系統

Country Status (3)

Country Link
US (1) US9627058B2 (zh)
CN (1) CN106257589B (zh)
TW (1) TWI585765B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11915749B2 (en) 2021-05-14 2024-02-27 Ememory Technology Inc. Resistive memory device and forming method thereof with improved forming time and improved forming uniformity

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7944740B2 (en) * 2009-09-22 2011-05-17 International Business Machines Corporation Multi-level cell programming of PCM by varying the reset amplitude
US20120020141A1 (en) * 2010-07-21 2012-01-26 Sony Corporation Variable-resistance memory device and its driving method
US8144507B2 (en) * 2009-09-02 2012-03-27 Samsung Electronics Co., Ltd. Method of measuring a resistance of a resistive memory device
US20130044534A1 (en) * 2010-03-30 2013-02-21 Ken Kawai Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
US20130051120A1 (en) * 2011-08-23 2013-02-28 Samsung Electronics Co., Ltd. Circuit for generating write signal, variable resistance memory device, and method for programming variable resistance memory
US20140071734A1 (en) * 2012-09-12 2014-03-13 Kabushiki Kaisha Toshiba Resistance-change memory
WO2014118255A1 (fr) * 2013-01-30 2014-08-07 Commissariat à l'énergie atomique et aux énergies alternatives Procede de programmation d'un dispositif memoire resistif a commutation bipolaire
US20140241034A1 (en) * 2013-02-27 2014-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive Switching Random Access Memory Structure and Method To Recreate Filament and Recover Resistance Window

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897881B1 (ko) * 2006-06-02 2009-05-18 삼성전자주식회사 유기물층 및 버크민스터 플러렌층의 적층을 정보 저장요소로 채택하는 유기 메모리 소자의 제조방법
JP2011124511A (ja) * 2009-12-14 2011-06-23 Sony Corp 記憶素子および記憶装置
US8902629B2 (en) * 2010-09-28 2014-12-02 Panasonic Corporation Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
CN102610272B (zh) * 2011-01-19 2015-02-04 中国科学院微电子研究所 一种阻变存储器单元的编程和擦除方法及装置
US9007810B2 (en) * 2013-02-28 2015-04-14 Sandisk 3D Llc ReRAM forming with reset and iload compensation
KR102140785B1 (ko) * 2014-06-27 2020-08-03 삼성전자주식회사 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법
US9548116B2 (en) * 2014-11-26 2017-01-17 Nxp Usa, Inc. Resistive memory with program verify and erase verify capability

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8144507B2 (en) * 2009-09-02 2012-03-27 Samsung Electronics Co., Ltd. Method of measuring a resistance of a resistive memory device
US7944740B2 (en) * 2009-09-22 2011-05-17 International Business Machines Corporation Multi-level cell programming of PCM by varying the reset amplitude
US20130044534A1 (en) * 2010-03-30 2013-02-21 Ken Kawai Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
US20120020141A1 (en) * 2010-07-21 2012-01-26 Sony Corporation Variable-resistance memory device and its driving method
US20130051120A1 (en) * 2011-08-23 2013-02-28 Samsung Electronics Co., Ltd. Circuit for generating write signal, variable resistance memory device, and method for programming variable resistance memory
US20140071734A1 (en) * 2012-09-12 2014-03-13 Kabushiki Kaisha Toshiba Resistance-change memory
WO2014118255A1 (fr) * 2013-01-30 2014-08-07 Commissariat à l'énergie atomique et aux énergies alternatives Procede de programmation d'un dispositif memoire resistif a commutation bipolaire
US20140241034A1 (en) * 2013-02-27 2014-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive Switching Random Access Memory Structure and Method To Recreate Filament and Recover Resistance Window

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A1; *

Also Published As

Publication number Publication date
CN106257589B (zh) 2019-11-05
CN106257589A (zh) 2016-12-28
US9627058B2 (en) 2017-04-18
TW201701289A (zh) 2017-01-01
US20160372195A1 (en) 2016-12-22

Similar Documents

Publication Publication Date Title
US10623192B2 (en) Gate oxide breakdown in OTP memory cells for physical unclonable function (PUF) security
US10991427B2 (en) Memory programming methods and memory systems
TWI229866B (en) Semiconductor memory device and control method thereof
US8305793B2 (en) Integrated circuit with an array of resistance changing memory cells
JP5756874B2 (ja) 不揮発性メモリ装置の書き込み方法
CN101501781B (zh) 存储器结构及其编程方法
JP2004039234A (ja) ２ビットセルメモリにてダイナミックリファレンスを利用するシステム
US9224470B1 (en) Memory circuit and method of programming memory circuit
US20160260482A1 (en) Variable resistance memory device and verify method thereof
TWI640011B (zh) 非揮發性記憶體裝置及對其驗證的錯誤補償方法
KR102165427B1 (ko) 메모리 기반 puf 장치 및 그 동작 방법
CN110060722B (zh) 电阻式存储器存储装置的上电复位方法
TWI585765B (zh) 可變電阻式記憶體、及其操作方法與操作系統
TWI291699B (en) Method of reading the bits of nitride read-only memory cell
US9361980B1 (en) RRAM array using multiple reset voltages and method of resetting RRAM array using multiple reset voltages
TWI386943B (zh) 記憶體編程方法及記憶體
US9412445B1 (en) Resistive memory apparatus and reading method thereof
CN109658963B (zh) 电阻式存储器存储装置的操作方法
TWI633558B (zh) 電阻式記憶體元件的操作方法
CN104425030B (zh) 非易失性存储器系统及偏压非易失性存储器的方法
CN104979014A (zh) 电阻式存储器件
TW201626389A (zh) 電阻式記憶裝置
TWI543162B (zh) 電阻式隨機存取記憶體裝置及其操作方法
JP2018147541A (ja) メモリを備えた集積回路および書き込み方法
CN106486162A (zh) 存储阵列的编程方法