[go: up one dir, main page]

TWI386943B - 記憶體編程方法及記憶體 - Google Patents

記憶體編程方法及記憶體 Download PDF

Info

Publication number
TWI386943B
TWI386943B TW097143973A TW97143973A TWI386943B TW I386943 B TWI386943 B TW I386943B TW 097143973 A TW097143973 A TW 097143973A TW 97143973 A TW97143973 A TW 97143973A TW I386943 B TWI386943 B TW I386943B
Authority
TW
Taiwan
Prior art keywords
memory
programming
programmed
memory cell
column
Prior art date
Application number
TW097143973A
Other languages
English (en)
Other versions
TW201013680A (en
Inventor
Chun Yu Liao
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW201013680A publication Critical patent/TW201013680A/zh
Application granted granted Critical
Publication of TWI386943B publication Critical patent/TWI386943B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Read Only Memory (AREA)

Description

記憶體編程方法及記憶體
本發明是有關於一種記憶體編程方法及記憶體，且特別是有關於一種可以提高程式化速度之記憶體編程方法及記憶體。
記憶體係應用於現今之多種資料儲存之用途。請參照第1圖，其繪示乃傳統記憶體編程方法之流程圖。記憶體包括多列記憶單元，每一個記憶單元包括二個半單元。首先，於步驟S100中，施加一初始偏壓IV1以編程第1列記憶單元，並持續增加編程電壓直到第1列記憶單元都通過編程驗證。其中，初始偏壓IV1例如為2伏特，然後以步階漸增(step increasing)的方式逐漸增加。
然而，若對應於每一個半單元的編程動作，編程電壓均以2伏特為起始而被逐漸增加至使得半單元通過程式化驗證，則如此一來將會浪費許多時間，導致記憶體程式化速度降低。因此，於步驟S110中，將第1列記憶單元中，最快通過編程驗證之記憶單元所對應之編程電壓與一定電壓之差值記錄為初始偏壓IV2。如此一來，當對下一列記憶單元進行編程時，編程電壓即可不須以2伏特為起始而被逐漸增加，而可直接以比初始編程IV1高之初始偏壓IV2為起始，節省大量程式化時間。
然後，於步驟S120中，施加初始偏壓IVn為編程電壓以編程第n列記憶單元，並持續增加編程電壓直到第n 列記憶單元都通過編程驗證，且將第n列記憶單元中，最快通過編程驗證之記憶單元所對應之編程電壓與定電壓之差值記錄為初始偏壓IVn＋1，n為大於1之正整數。之後，於步驟S130中，施加初始偏壓IVn＋1為編程電壓以編程第(n＋1)列記憶單元，並持續增加編程電壓直到第(n＋1)列記憶單元都通過編程驗證。
然而，於單一記憶單元內之二個半單元可能會導致彼此間的交互作用。例如，當左半單元被編程後，於記憶單元左側所補捉到之電荷增加而使得通道電流減少。然而，因為第二位元效應(second bit effect)，當讀取右半單元時電流亦會減少。亦即，當於單一記憶單元內編程第二位元(左半單元及右半單元互為彼此的第二位元)時，產生相同臨界電壓所需要的熱電子較少。因為第二位元效應的存在，當二個半單元都需要被編程時，編程偏壓可能較低。學習編程偏壓可能一直低於第一個通過編程驗證的記憶單元之編程電壓。若相對於前一列只有一個學習編程偏壓，對於只有一個半單元需被被編程的記憶單元而言，可能需要更多的編程脈衝以通過編程驗證，浪費編程時間，導致記憶體程式化速度降低。
本發明係有關於一種記憶體程式化方法及記憶體，根據欲編程記憶單元之二個半單元是否均需被編程，而施加兩個不同的初始編程偏壓之一以編程欲編程記憶單元，以提高記憶體編程的速度，減少記憶體編程的時間。
根據本發明之第一方面，提出一種記憶體編程方法，記憶體包括多列多位階單元，每一個多位階單元包括二個半單元。記憶體編程方法包括下列步驟。判斷第n列多位階單元之多位階單元之二個半單元是否均需被編程，n為正整數。若二個半單元均需被編程，則施加對應於第n列多位階單元之第一初始編程偏壓以編程此多位階單元，否則施加對應於第n列多位階單元之第二初始編程偏壓以編程此多位階單元，第二初始編程偏壓高於第一初始編程偏壓。
根據本發明之第二方面，提出一種記憶體，包括多列記憶單元以及一控制電路。每一個記憶單元包括二個半單元。控制電路耦接至此些記憶單元。其中，若第n列記憶單元之一欲編程記憶單元之二個半單元均需被編程，則控制電路施加對應於第n列記憶單元之第一初始編程偏壓以編程欲編程記憶單元，否則控制電路施加對應於第n列記憶單元之第二初始編程偏壓以編程欲編程記憶單元，第二初始編程偏壓高於第一初始編程偏壓，n為正整數。
為讓本發明之上述內容能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：
本發明提供一種記憶體編程方法及記憶體，相對應於單一欲編程記憶單元之二個半單元是否均需被編程，不同的兩個初始編程偏壓之一係被用以編程欲編程記憶單元，以提高記憶體編程的速度，減少記憶體編程的時間。
請參照第2圖，其繪示依照本發明較佳實施例之記憶體編程方法之流程圖。記憶體例如為一電荷補捉記憶體，請參照第3A圖，其繪示依照本發明較佳實施例之記憶體之示意圖。記憶體300包括多列記憶單元310及控制電路340，每一個記憶單元310包括二個半單元320及330。
此記憶體編程方法包括下列步驟。於步驟S200中，控制電路340判斷第n列記憶單元之一欲編程記憶單元之二個半單元是否均需被編程，n為正整數。於步驟S210中，若欲編程記憶單元之二個半單元均需被編程，則控制電路340施加對應於第n列記憶單元之第一初始編程偏壓以編程欲編程記憶單元，否則控制電路340施加對應於第n列記憶單元之第二初始編程偏壓以編程欲編程記憶單元，第二初始編程偏壓高於第一初始編程偏壓。其中，第一初始編程偏壓或第二初始編程偏壓係被施加於欲編程記憶單元之汲極端，或被施加於欲編程記憶單元所對應之字元線。
此外，若欲編程記憶單元之二個半單元均需被編程，且此欲編程記憶單元為第n列記憶單元中最先通過編程驗證者，則欲編程記憶單元通過編程驗證時之編程電壓與一定電壓之差值係被記錄為對應於第(n＋1)列記憶單元之第一初始編程偏壓。更進一步地，此差值亦可被做為對應於第(n＋2)列記憶單元之第一初始編程偏壓，並不限於此。其中，定電壓實質上例如為0.3伏特。
此外，若僅欲編程記憶單元之二個半單元之一需被編 程，且此欲編程記憶單元為第n列記憶單元中最先通過編程驗證者，則欲編程記憶單元通過編程驗證時之編程電壓與定電壓之差值係被記錄為對應於第(n＋1)列記憶單元之第二初始編程偏壓。更進一步地，此差值亦可被做為對應於該第(n＋2)列記憶單元之第二初始編程偏壓，並不限於此。
請參照第3B圖，其繪示依照本發明較佳實施例之記憶體之控制電路之一例之電路圖。控制電路340包括至少一電晶體M以及至少一多工器345。電晶體M實質上係為一金氧半場效電晶體(MOSFET)。電晶體M之第一端接收一高電壓VH，電晶體M之第二端耦接至欲編程記憶單元之汲極端或欲編程記憶單元所對應之位元線。多工器345耦接至電晶體M之控制端，並受控於一控制訊號CS。控制訊號CS實質上係對應於欲編程記憶單元之二個半單元是否均需被編程。如此一來，多工器345輸出不同的偏壓Vg1或Vg2至電晶體M之控制端，使得電晶體M施加第一初始編程編壓或第二初始編程編壓於欲編程記憶單元。此外，控制電路340可能整合於記憶體300之位元線控制器或字元線控制器中，並不做限制。
請參照第4圖，其繪示依照本發明較佳實施例之記憶體編程方法之詳細流程圖。於步驟S400中，對於第n列記憶單元中，二個半單元均需被編程之記憶單元及僅二個半單元之一需被編程之記憶單元，分別施加不同的初始編程偏壓。其中，對於僅二個半單元之一需被編程之記憶單 元係施加較高的初始編程偏壓，節省編程脈衝以降低編程時間。於步驟S410中，持續增加編程電壓以編程第n列記憶單元。
於步驟S420中，當第n列記憶單元中，二個半單元均需被編程之多個記憶單元之一第一個通過編程驗證，則此記憶單元通過編程驗證時之編程電壓與一定電壓之差值係被記錄為對應於第(n＋1)列記憶單元之兩個初始編程偏壓之一。
於步驟S430中，當第n列記憶單元中，僅二個半單元之一需被編程之多個記憶單元之一第一個通過編程驗證，則此記憶單元通過編程驗證時之編程電壓與此定電壓之差值係被記錄為對應於第(n＋1)列記憶單元之兩個初始編程偏壓之另一。於步驟S440中，持續增加編程電壓以使得第n列記憶單元均通過編程驗證。於步驟S450中，當第n列記憶單元均通過編程驗證，則施加所記錄的對應於第(n＋1)列記憶單元之兩個初始編程偏壓以編程第(n＋1)列記憶單元。
本發明上述實施例所揭露之記憶體編程方法及記憶體，係相對應於單一欲編程記憶單元之二個半單元是否均需被編程，利用不同的初始編程偏壓之一以編程欲編程單元。如此一來，不須以2伏特為起始而逐漸增加編程電壓，而是以上一列記憶單元中最先通過編程驗證之記憶單元其通過編程驗證時之編程電壓與定電壓之差值為起始，使得記憶體編程的速度提高，並減少記憶體編程的時間。此 外，此記憶體編程方法更依據單一列記憶單元之編程過程中所記錄之第一初始編程偏壓及第二編程初始偏壓，以較佳地編程次一列記憶單元。
綜上所述，雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
300‧‧‧記憶體
310‧‧‧記憶單元
320、330‧‧‧半單元
340‧‧‧控制電路
345‧‧‧多工器
第1圖繪示傳統記憶體編程方法之流程圖。
第2圖繪示依照本發明較佳實施例之記憶體編程方法之流程圖。
第3A圖繪示依照本發明較佳實施例之記憶體之示意圖。
第3B圖繪示依照本發明較佳實施例之記憶體之控制電路之一例之電路圖。
第4圖繪示依照本發明較佳實施例之記憶體編程方法之詳細流程圖。

Claims (17)

  1. 一種記憶體編程方法，該記憶體包括複數列記憶單元，每一個記憶單元包括二個半單元，該記憶體編程方法包括：判斷一第n列記憶單元之一欲編程記憶單元之二個半單元是否均需被編程，n為正整數；以及若該欲編程記憶單元之該二個半單元均需被編程，則施加對應於該第n列記憶單元之第一初始編程偏壓以編程該欲編程記憶單元，否則施加對應於該第n列記憶單元之第二初始編程偏壓以編程該欲編程記憶單元，該第二初始編程偏壓高於該第一初始編程偏壓。
  2. 如申請專利範圍第1項所述之記憶體編程方法，其中該記憶體為一電荷補捉記憶體。
  3. 如申請專利範圍第1項所述之記憶體編程方法，其中該第一初始編程偏壓與該第二初始編程偏壓係被施加於該欲編程記憶單元之汲極端。
  4. 如申請專利範圍第1項所述之記憶體編程方法，其中該第一初始編程偏壓與該第二初始編程偏壓係被施加於該欲編程記憶單元所對應之字元線。
  5. 如申請專利範圍第1項所述之記憶體編程方法，更包括：若該欲編程記憶單元之該二個半單元均需被編程，且該欲編程記憶單元為該第n列記憶單元中最先通過編程驗證者，則記錄該欲編程記憶單元通過編程驗證時之編程電 壓與一定電壓之一差值為對應於該第(n+1)列記憶單元之第一初始編程偏壓，其中該差值為該編程電壓減去該定電壓之結果。
  6. 如申請專利範圍第5項所述之記憶體編程方法，其中對應於該第(n+1)列記憶單元之第一初始編程偏壓亦被做為對應於該第(n+2)列記憶單元之第一初始編程偏壓。
  7. 如申請專利範圍第1項所述之記憶體編程方法，更包括：若僅該欲編程記憶單元之該二個半單元之一需被編程，且該欲編程記憶單元為該第n列記憶單元中最先通過編程驗證者，則記錄該欲編程記憶單元通過編程驗證時之編程電壓與一定電壓之一差值為對應於該第(n+1)列記憶單元之第二初始編程偏壓，其中該差值為該編程電壓減去該定電壓之結果。
  8. 如申請專利範圍第7項所述之記憶體編程方法，其中對應於該第(n+1)列記憶單元之第二初始編程偏壓亦被做為對應於該第(n+2)列記憶單元之第二初始編程偏壓。
  9. 一種記憶體，包括：複數列記憶單元，每一個記憶單元包括二個儲存子單元，該儲存子單元定義為半單元；以及一控制電路，耦接至該些記憶單元，並用以判斷該第n列記憶單元之一欲編程記憶單元之該二個半單元是否均需被編程，n為正整數；其中，若該欲編程記憶單元之該二個半單元均需被編 程，則該控制電路施加對應於該第n列記憶單元之第一初始編程偏壓以編程該欲編程記憶單元，否則該控制電路施加對應於該第n列記憶單元之第二初始編程偏壓以編程該欲編程記憶單元，該第二初始編程偏壓高於該第一初始編程偏壓。
  10. 如申請專利範圍第9項所述之記憶體，係為一電荷補捉記憶體。
  11. 如申請專利範圍第9項所述之記憶體，其中該控制電路係施加該第一初始編程偏壓或該第二初始編程偏壓於該欲編程記憶單元之汲極端。
  12. 如申請專利範圍第9項所述之記憶體，其中該控制電路係施加該第一初始編程偏壓或該第二初始編程偏壓於該欲編程記憶單元所對應之字元線。
  13. 如申請專利範圍第9項所述之記憶體，其中若該欲編程記憶單元之該二個半單元均需被編程，且該欲編程記憶單元為該第n列記憶單元中最先通過編程驗證者，則該控制電路記錄該欲編程記憶單元通過編程驗證時之編程電壓與一定電壓之一差值為對應於該第(n+1)列記憶單元之第一初始編程偏壓，其中該差值為該編程電壓減去該定電壓之結果。
  14. 如申請專利範圍第13項所述之記憶體，其中對應於該第(n+1)列記憶單元之第一初始編程偏壓亦被做為對應於該第(n+2)列記憶單元之第一初始編程偏壓。
  15. 如申請專利範圍第9項所述之記憶體，其中若僅 該欲編程記憶單元之該二個半單元之一需被編程，且該欲編程記憶單元為該第n列記憶單元中最先通過編程驗證者，則該控制電路記錄該欲編程記憶單元通過編程驗證時之編程電壓與一定電壓之一差值為對應於該第(n+1)列記憶單元之第二初始編程偏壓，其中該差值為該編程電壓減去該定電壓之結果。
  16. 如申請專利範圍第15項所述之記憶體，其中對應於該第(n+1)列記憶單元之第二初始編程偏壓亦被做為對應於該第(n+2)列記憶單元之第二初始編程偏壓。
  17. 如申請專利範圍第9項所述之記憶體，其中該控制電路包括：至少一電晶體，耦接至該欲編程記憶單元；以及至少一多工器，耦接至該至少一電晶體，並受控於一控制訊號，使得該至少一電晶體施加該第一初始編程編壓或該第二初始編程編壓於該欲編程記憶單元。
TW097143973A 2008-09-25 2008-11-13 記憶體編程方法及記憶體 TWI386943B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/237,564 US7800949B2 (en) 2008-09-25 2008-09-25 Memory and method for programming the same

Publications (2)

Publication Number Publication Date
TW201013680A TW201013680A (en) 2010-04-01
TWI386943B true TWI386943B (zh) 2013-02-21

Family

ID=42037535

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097143973A TWI386943B (zh) 2008-09-25 2008-11-13 記憶體編程方法及記憶體

Country Status (3)

Country Link
US (1) US7800949B2 (zh)
CN (1) CN101685674B (zh)
TW (1) TWI386943B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5542737B2 (ja) * 2011-05-12 2014-07-09 株式会社東芝 不揮発性半導体記憶装置
US9312002B2 (en) 2014-04-04 2016-04-12 Sandisk Technologies Inc. Methods for programming ReRAM devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523972A (en) * 1994-06-02 1996-06-04 Intel Corporation Method and apparatus for verifying the programming of multi-level flash EEPROM memory
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US6928001B2 (en) * 2000-12-07 2005-08-09 Saifun Semiconductors Ltd. Programming and erasing methods for a non-volatile memory cell
TWI297500B (en) * 2005-11-25 2008-06-01 Macronix Int Co Ltd Multi-level-cell programming methods of non-volatile memories
US20080192544A1 (en) * 2007-02-13 2008-08-14 Amit Berman Error correction coding techniques for non-volatile memory
TW200845014A (en) * 2007-02-28 2008-11-16 Aplus Flash Technology Inc A bit line structure for a multilevel, dual-sided nonvolatile memory cell array

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100438037C (zh) * 2001-11-07 2008-11-26 旺宏电子股份有限公司 多阶nrom的存储单元及其操作方法
US7180780B1 (en) * 2005-11-17 2007-02-20 Macronix International Co., Ltd. Multi-level-cell programming methods of non-volatile memories
US7808818B2 (en) * 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
KR100898684B1 (ko) * 2006-09-29 2009-05-22 주식회사 하이닉스반도체 플래시 메모리 소자 및 그의 프로그램 방법
US20090065841A1 (en) * 2007-09-06 2009-03-12 Assaf Shappir SILICON OXY-NITRIDE (SiON) LINER, SUCH AS OPTIONALLY FOR NON-VOLATILE MEMORY CELLS
US8098525B2 (en) * 2007-09-17 2012-01-17 Spansion Israel Ltd Pre-charge sensing scheme for non-volatile memory (NVM)
US7864588B2 (en) * 2007-09-17 2011-01-04 Spansion Israel Ltd. Minimizing read disturb in an array flash cell

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523972A (en) * 1994-06-02 1996-06-04 Intel Corporation Method and apparatus for verifying the programming of multi-level flash EEPROM memory
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US6928001B2 (en) * 2000-12-07 2005-08-09 Saifun Semiconductors Ltd. Programming and erasing methods for a non-volatile memory cell
TWI297500B (en) * 2005-11-25 2008-06-01 Macronix Int Co Ltd Multi-level-cell programming methods of non-volatile memories
US20080192544A1 (en) * 2007-02-13 2008-08-14 Amit Berman Error correction coding techniques for non-volatile memory
TW200845014A (en) * 2007-02-28 2008-11-16 Aplus Flash Technology Inc A bit line structure for a multilevel, dual-sided nonvolatile memory cell array

Also Published As

Publication number Publication date
TW201013680A (en) 2010-04-01
US20100074022A1 (en) 2010-03-25
CN101685674B (zh) 2012-04-04
CN101685674A (zh) 2010-03-31
US7800949B2 (en) 2010-09-21

Similar Documents

Publication Publication Date Title
JP3344313B2 (ja) 不揮発性半導体メモリ装置
US7969786B2 (en) Method of programming nonvolatile memory device
TWI384480B (zh) 記憶體及其讀取方法
JP2005235287A (ja) 不揮発性半導体記憶装置のプログラミング方法、プログラミング装置、及び、不揮発性半導体記憶装置
US20110007562A1 (en) Dynamic wordline start voltage for nand programming
CN113724768B (zh) 半导体存储装置及读取方法
KR20110018753A (ko) 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템
US20100208523A1 (en) Dynamic soft program trims
TWI700698B (zh) 半導體記憶裝置
JP2007323716A (ja) 半導体集積回路
JP2009009692A (ja) 不揮発性半導体メモリ装置及びそのプログラム方法
CN101504864A (zh) 多级单元编程方法及集成电路装置
JP2018041515A (ja) フラッシュメモリ
US20080010331A1 (en) Method and device for creating a starting value for a pseudorandom number generator
CN104520933B (zh) 快闪记忆体自适应演算法的方法、设备以及制成品
US20090285020A1 (en) Method of programming a multi level cell in a non-volatile memory device
TWI386943B (zh) 記憶體編程方法及記憶體
US7085168B2 (en) Programming method for controlling memory threshold voltage distribution
JP2006107711A (ja) 不揮発性メモリ装置及びそれのための高速検証方法
JP2014038694A (ja) プログラム電流クランプを有する不揮発性メモリ素子及び関連する方法
JP2007193867A (ja) 不揮発性半導体記憶装置及びその書き換え方法
JP5888917B2 (ja) 半導体メモリ
TWI585765B (zh) 可變電阻式記憶體、及其操作方法與操作系統
JP2002109890A (ja) 不揮発性半導体メモリ
US7668030B2 (en) Method of operating a non-volatile memory device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees