[go: up one dir, main page]

TWI582535B - 用於後段製程（ｂｅｏｌ）圖案切割和金屬塡入之曝光活化的化學增幅型定向自組裝（ｄｓａ） - Google Patents

用於後段製程（ｂｅｏｌ）圖案切割和金屬塡入之曝光活化的化學增幅型定向自組裝（ｄｓａ） Download PDF

Info

Publication number
TWI582535B
TWI582535B TW103129557A TW103129557A TWI582535B TW I582535 B TWI582535 B TW I582535B TW 103129557 A TW103129557 A TW 103129557A TW 103129557 A TW103129557 A TW 103129557A TW I582535 B TWI582535 B TW I582535B
Authority
TW
Taiwan
Prior art keywords
component
pmma
block copolymer
layer
copolymer structure
Prior art date
Application number
TW103129557A
Other languages
English (en)
Other versions
TW201535054A (zh
Inventor
保羅 奈赫斯
韓應諾
史汪米納森 席發庫瑪
爾尼斯 普特納
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201535054A publication Critical patent/TW201535054A/zh
Application granted granted Critical
Publication of TWI582535B publication Critical patent/TWI582535B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G03F7/0392—Macromolecular compounds which are photodegradable, e.g. positive electron resists the macromolecular compound being present in a chemically amplified positive photoresist composition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00428—Etch mask forming processes not provided for in groups B81C1/00396 - B81C1/0042
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0045—Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2004—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by the use of a particular light source, e.g. fluorescent lamps or deep UV light
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2037—Exposure with X-ray radiation or corpuscular radiation, through a mask with a pattern opaque to that radiation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • H10P14/40—
    • H10P14/61—
    • H10P50/71—
    • H10P76/4085—
    • H10P95/08—
    • H10W20/089—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Description

用於後段製程(BEOL)圖案切割和金屬填入之曝光活化的化學增幅型定向自組裝(DSA)
本發明之實施態樣係在半導體結構及處理之領域，特別是後段製程(BEOL)互連之自對準通孔及金屬填入圖案化。
過去數十年間，積體電路中之特徵的縮放已成為日益成長之半導體產業的驅動力。縮得愈來愈小之特徵能提高在半導體晶片有限面積上的功能單元之密度。例如，縮小電晶體尺寸能在晶片上結合增加數目之記憶體或邏輯裝置，以製造具有提高容量之產品。然而，更大容量之驅動力並非毫無問題。最佳化各裝置之性能的必要性變得日益重要。
積體電路常包括導電微電子結構(在本技術中已知為通孔)以電性連接在該等通孔上方之金屬線或其他互連與該等通孔下方之金屬線或其他互連。通孔通常係藉由微影 法形成。代表地，光阻層可旋塗在介電層上，該光阻層可經由經圖案化遮罩而曝露於經圖案化的光化輻射，然後可顯影該經曝光之層以在該光阻層中形成開口。其次，可藉由使用該光阻層中之開口作為蝕刻遮罩而在介電層中蝕刻通孔之開口。此開口稱為通孔開口。最後，以一或多種金屬或其他導電材料填充通孔開口以形成通孔。
在過去，通孔之大小及間隔逐漸變小，且預期未來至少一些類型的積體電路(例如先進微處理器、晶片組組件、圖形晶片等)之通孔的大小及間隔會持續逐漸縮小。 通孔之大小的一種量度為通孔開口的臨界尺寸。通孔之間隔的一種量度為通孔間距。通孔間距代表介於最接近的相鄰通孔之間的中心至中心距離。
當藉由使用微影程序圖案化具有極小間距之極小通孔時，其本身展現出許多挑戰，尤其是當間距為約70奈米(nm)或更小及/或當通孔開口之臨界尺寸為約35nm或更小時。此種挑戰之一係在通孔與上覆互連之間的重疊以及在通孔與下伏連接(landing)互連之間的重疊通常需要控制為約為該通孔間距的四分之一的高容限。當通孔間距隨時間而縮得更小時，重疊容限往往隨著通孔間距而以大於微影設備能趕上的速率縮小。
通常另一此種挑戰係通孔開口之臨界尺寸往往縮小得比微影掃描器之解析度能力更快。存在用以縮小通孔開口之臨界尺寸的縮小技術。然而，縮小量往往受最小通孔間距以及縮小程序能充分光學鄰近校正(OPC)中性的能力 之限制，以及往往不會顯著危及線寬粗糙度(LWR)及/或臨界尺寸均勻性(CDU)。
又另一此種挑戰係當縮小通孔開口之臨界尺寸時，光阻之LWR及/或CDU特徵通常需要改善以維持該臨界尺寸預算的相同整體分率。然而，目前大部分光阻之LWR及/或CDU特徵的改善不如通孔開口之臨界尺寸縮小般快速。
另一此種挑戰係極小通孔間距通常往往低於極遠紫外線(EUV)微影掃描器的解析度能力。因此，通常可使用二、三或更多個不同微影遮罩，此往往增加成本。在某時候，若間距持續縮小，即使採用多個遮罩也無法使用EUV掃描器印刷此等極小間距之通孔開口。
因此，通孔製造技術領域中需要改善。
100‧‧‧起始結構
102/140‧‧‧金屬線
104/110‧‧‧層間介電線
102’‧‧‧線
106/108‧‧‧膜
112‧‧‧硬遮罩
114‧‧‧表面改質層
116‧‧‧中間線
116A/116B‧‧‧聚合物
502‧‧‧未曝光之PS
504‧‧‧未曝光之PMMA
506‧‧‧格柵
503‧‧‧經曝光之PS區域
505‧‧‧經曝光之PMMA區域505
550‧‧‧切割
560‧‧‧開口
800‧‧‧PS/PMMA鍵聯
802‧‧‧經斷裂配對
900‧‧‧基於縮醛的接點
902‧‧‧三苯甲基醚接點
142/144‧‧‧金屬填入
120'/128'/134‧‧‧介電骨架
1100‧‧‧計算裝置
1102‧‧‧板
1104‧‧‧處理器
1106‧‧‧通信晶片
圖1圖示根據本發明實施態樣之先前層金屬化結構的選項之平面圖及相應橫斷面圖。
圖2圖示根據本發明實施態樣之圖1的結構在於該圖1結構上方形成層間介電(ILD)線之後的平面圖及相應橫斷面圖。
圖3圖示根據本發明實施態樣之圖2的結構在從所有金屬填入位置隨意選擇性差別化所有可能通孔位置之後的平面圖及相應橫斷面圖。
圖4圖示根據本發明實施態樣之圖3的結構在差別聚 合物添加至圖3的下伏金屬及ILD線之經曝光部分之後的平面圖及相應橫斷面圖。
圖5圖示根據本發明實施態樣之未曝光光敏性DSA結構及經曝光光敏性DSA結構的平面圖。
圖6圖示根據本發明實施態樣之說明圖案化光敏性DSA結構的三種可能性之平面圖。
圖7圖示根據本發明實施態樣在圖6之所有可能情況顯影之後的平面圖及相應橫斷面圖。
圖8圖示顯示根據本發明實施態樣之與於曝光(h)時斷裂而提供經斷裂配對的PAG相關聯之PS/PMMA鍵聯的示意圖。
圖9圖示根據本發明實施態樣之基於縮醛的接合及三苯甲基醚接合各者的示意及對應時間的共聚物影像。
圖10圖示根據本發明實施態樣在金屬線、通孔及金屬填入形成之後的基於DSA之結構的平面圖及相應橫斷面圖。
圖11圖示根據本發明之實施態樣的計算裝置。
【發明內容與實施方式】
本發明描述後段製程(BEOL)互連之自對準通孔及金屬填入圖案化。在以下說明中，闡述眾多特定細節(諸如專用積體化及材料體系)以提供對本發明實施態樣之徹底暸解。熟習本領域之人士將會明暸，可在無該等特殊細節的情況下施行本發明實施態樣。在其他實例中，眾所周 知之特徵(諸如積體電路設計佈局)未詳細描述以免不必要地使本發明實施態樣模糊。此外，應暸解圖式中所示之各種實施態樣係解說圖像，且不一定等比例繪製。
一或多個實施態樣係關於BEOL圖案切割及金屬填入之曝光活化的化學增幅型定向自組裝(DSA)。一或多個實施態樣至少部分克服半導體製造產業所面對的兩個重要問題。第一個問題關於線寬粗糙度(LWR)及臨界尺寸均勻性(CDU)與非常短波長圖案化技術(諸如電子束微影術或極紫外線(EUV)微影術)的劑量取捨。第二個問題關於選擇開口之DSA結構的子集合。整體而言，本文所描述的一或多個實施態樣藉由提供光敏性DSA方法而提供上述問題的解決方法。
進一步關於開口之DSA結構的選擇，應暸解使用DSA材料可提供相對便宜的途徑來產生遠超過傳統微影術技術(例如遠超過193nm微影術及EUV微影術)能力之小特徵尺寸及非常緊密間距。然而，實施DSA於生產仍存在重大挑戰。例如，在一些已提出之基於DSA的通孔方案中，會產生比實際需要之最終通孔總量多更多之潛在通孔位置。在特殊情況中，其背景的更多細節描述於下文，在待形成通孔處產生所有所需之聚甲基丙烯酸甲酯(PMMA)圓柱體，但在不形成通孔處產生更多圓柱體。在無區分此等通孔位置之程序操作的情況下，所有通孔會蝕刻至基板內，形成無功能電路。傳統上有方法可選擇將被開口的通孔，諸如圖案化在DSA上方之ArF抗蝕劑、 EUV抗蝕劑或電子束抗蝕劑。然而，此途徑需要塗覆另一個硬遮罩層、抗蝕劑層及/或其他層，以及隨後之蝕刻操作以從晶圓蝕刻及清除此等材料。此等額外操作添加該程序的費用、處理所花費的時間、以及提供更多導入瑕疵的機會，因而影響產率。根據本文所述之一或多個實施態樣，藉由以PMMA(或聚苯乙烯(PS))圓柱體可製成對光或電子束敏感且可由微影術技術其中之一個別處理而不必使用額外抗蝕劑或基板的方式來修改DSA的化學性質而減少處理操作的絕對數目。
進一步關於控制LWR、CDU及用於EUV圖案化及電子束圖案化之劑量，應暸解在現有技術下，EUV微影術面對數個關鍵缺點，即產能挑戰及LWR/CDU挑戰。EUV源不夠強大到使工具能以具有EUV成本效益的速率處理晶圓。此外，EUV之作為特徵的目標CD一部分之線寬粗糙度及孔CD均勻性遠高於更成熟的193nm微影術。雖然可將抗蝕劑調整為更敏感因而形成特徵需要較低劑，但對於LWR及CDU會有不利的影響。顯示出CDU及劑量目標二者無法同時達成，以及不清楚以當前技術是否可能達到平衡。因此，根據本文所述之一或多個實施態樣，有效地使用曝光敏感性DSA作為抗蝕劑能藉由使LWR/CDU及劑量與標準EUV抗蝕劑的相關性脫鉤而以DSA所固有的明顯較低之LWR及CDU以及明顯較低劑量要求來印刷孔及溝槽。
更常見的是，本文所述之一或多個實施態樣係關於先 前層自對準通孔及金屬填入圖案化。本文所述之程序的自對準態樣可基於定向自組裝(DSA)機制，如下文更詳細描述。在一實施態樣中，本文所述之程序能實現後段線特徵製造的自對準金屬化。為了提供背景，小於大約50奈米之間距的特徵之圖案化及對準需要許多對於半導體製造程序而言極為昂貴的光罩及關鍵對準策略。
本文所述之實施態樣涉及基於下伏層之位置製造金屬及通孔圖案。即，有效地倒轉金屬互連程序並從先前層向上建構。此係與先沉積層間介電(ILD)然後於其中圖案化中金屬及通孔層之圖案的慣用途徑相反。在慣用途徑中，與先前層之對準係使用微影術掃描器對準系統來進行。然後蝕刻該ILD。
更特別的是，一或多個實施態樣係關於使用下伏金屬作為建構導電通孔及介於金屬之間的非導電間隔或中斷之模板(稱之為「金屬填入」)的途徑。就定義來說，通孔係用於連接(land)在先前層金屬圖案上。本著此脈絡，本文所述之實施態樣能實現更穩健互連製造方案，原因係藉由微影術設備對準不再影響通孔或金屬填入布置。此種互連製造方案可用以節省眾多對準/曝光，可用以改善電接點(例如，藉由降低通孔電阻而改善)，及可用以減少使用慣用途徑圖案化此等特徵原本所需要之總程序操作及處理時間。
以下圖式說明根據本發明實施態樣之積體電路層的部分，彼等代表自對準通孔及金屬圖案化方法中之各不同操 作。
圖1圖示根據本發明實施態樣之先前層金屬化結構的選項之平面圖及相應橫斷面圖。參考平面圖及相應橫斷面圖選項(a)，起始結構100包括金屬線102及層間介電(ILD)線104的圖案。若使用自組裝材料，起始結構100可圖案化成金屬線間隔固定間距且具有固定寬度之格柵狀圖案，如圖1所示。該等線其中一些會與下伏通孔相關聯，諸如橫斷面圖中顯示作為實例之線102'。
再次參考圖1，替代選項(b)至(f)係針對在金屬線102及層間介電線104其中之一或二者的表面上形成額外膜(例如，沉積、生長或從先前圖案化程序留下作為入工產物)的狀態。在實例(b)中，額外膜106係沉積在該層間介電線104上。在實例(c)中，額外膜108係沉積在該金屬線102上。在實施例(d)中，額外膜106係沉積在層間介電線104上，以及額外膜8係沉積在金屬線102上。此外，雖然金屬線102及層間介電線104在(a)中係描述為共平面，但在其他實施態樣中，彼等為非共平面。例如，在(e)中，金屬線102係突出高於層間介電線104。在實例(f)中，金屬線102係凹陷低於層間介電線104。
再次參考實例(b)至(d)，額外層(例如層106或108)可用作硬遮罩(HM)或保護層，或可用以實現下文與隨後處理操作相關聯的自組裝。此等額外層亦可用以保護該等ILD線不受進一步處理。此外，基於相似因素，在 該等金屬線上選擇性地沉積其他材料會是有益的。再次參考實例(e)及(f)，亦可能使ILD線或金屬線(其中之一或二者表面上具有保護/HM材料的任何組合)之ILD線或金屬線其中之一凹陷。整體而言，此階段存在眾多選項以供製備定向自組裝程序之最終下伏表面。
在一實施態樣中，如本說明全文所使用，層間介電(ILD)材料(諸如層間介電線104之材料)係由介電材料或絕緣材料層所構成或包括介電材料或絕緣材料層。適用之介電材料的實例包括但不局限於矽之氧化物(例如二氧化矽(SiO2))、經摻雜之矽的氧化物、經氟化之矽的氧化矽、摻雜碳之矽的氧化矽、本技術中已知之各種低k介電材料、及其組合。層間介電材料可由慣用技術(諸如例如化學氣相沉積(CVD)、物理氣相沉積(PVD))或藉由其他沉積方法形成。
在一實施態樣中，亦如本說明全文所使用，互連材料(諸如金屬線102之材料)係由一或多種金屬或其他導電結構所構成。常見實例係使用銅線及可包括或可不包括介於銅及在ILD材料周圍之間的阻障層之結構。如本文所使用，金屬一詞包括多種金屬之合金、堆疊及其他組合。例如，金屬互連線可包括阻障層、不同金屬或合金之堆疊等。互連線在本技術中有時亦稱為跡線、導線、線、金屬或簡稱為互連。下文將進一步描述下方互連線之頂部表面可用於自對準通孔及金屬填入形成。
在一實施態樣中，亦如本說明全文所使用，硬遮罩材 料(諸如若包括層106或108作為硬遮罩)係由與層間介電材料不同之介電材料所構成。在一實施態樣中，不同硬遮罩材料可用於不同區域以提供彼此不同及與下伏介電層及金屬層不同之生長或蝕刻選擇性。在一些實施態樣中，硬遮罩層包括矽之氮化物(例如氮化矽)層或矽之氧化物層、或二者、或其組合。其他適用材料可包括碳系材料。 在其他實施態樣中，硬遮罩材料包括金屬物種。例如，硬遮罩或其他上覆材料包括鈦或其他金屬之氮化物(例如氮化鈦)層。在該等層中之一或多者中可能包括較少量之其他材料，諸如氧。或者，可視特定實施而使用本技術中已知之其他硬遮罩層。硬遮罩層可由CVD、PVD、或藉由其他沉積方法形成。
應暸解關於圖1所述之層及材料通常形成於下伏半導體基板或結構(諸如積體電路之下伏裝置層)上或其上方。在一實施態樣中，下伏半導體基板代表用以製造積體電路之一般工作件物件。該半導體基板經常包括晶圓或其他矽或其他半導體材料之物件。適用之半導體基板包括但不局限於單晶矽、多晶矽及絕緣體上矽(SOI)、以及由其他半導體材料所形成的相似基板。視製造階段而定，半導體基板經常包括電晶體、積體電路等。該基板亦可包括半導體材料、金屬、介電質、摻雜劑及在半導體基板中常發現之其他材料。此外，圖1所示之結構可製造於下伏之下層互連層上。
圖2圖示根據本發明實施態樣之圖1的結構在於該圖 1結構上方形成層間介電(ILD)線110之後的平面圖及相應橫斷面圖。參考平面圖及分別沿著軸a-a'及c-c'取得之相應橫斷面圖(a)及(c)，ILD線110係以與下伏線104之方向垂直形成為格柵結構。在一實施態樣中，線110之材料的包覆膜係藉由化學氣相沉積等技術沉積。在一實施態樣中，然後使用微影術及蝕刻處理圖案化該包覆膜，該蝕刻處理圖案化可涉及例如基於間隔物之四重圖案化(SBQP)或間距四分法。應暸解線110之格柵圖案可由眾多方法製造，包括EUV及/或EBDW微影術、定向自組裝等。如下文更詳細描述，由於線110之格柵係與下伏結構的方向正交，後續金屬層因而以相對於先前金屬層為正交方向圖案化。在一實施態樣中，使用單一193nm微影術遮罩，並與先前金屬層102對準/對齊(例如線110之格柵在X中與先前層「金屬填入」圖案對準及在Y中與先前金屬格柵對準)。參考橫斷面結構(b)及(d)，硬遮罩112可形成在介電線110上，或硬遮罩12可在介電線110圖案化之後保留。硬遮罩112可用以在後續圖案化步驟期間保護線110。如下文更詳細描述，格柵圖案中之線110的形成提供永久層或犧牲層，且可用作後續之DSA導引層。
圖3圖示根據本發明實施態樣之圖2的結構在從所有金屬填入位置隨意選擇性差別化所有可能通孔位置之後的平面圖及相應橫斷面圖。參考平面圖及分別沿著軸a-a'、b-b'、c-c'及d-d'取得之相應橫斷面圖(a)至(d)，在形 成ILD線110之後，在下伏ILD線104之曝露區域上形成表面改質層114。在一實施態樣中，表面改質層114為介電層。在一實施態樣中，表面改質層114係藉由選擇性由下至上生長途徑所形成。在一此種實施態樣中，由下至上生長途徑涉及優先在下伏ILD線104上或在金屬線102上(或在沉積或生長於下伏金屬或ILD材料上之犧牲層上)生長的定向自組裝(DSA)刷塗層。
圖4圖示根據本發明實施態樣之圖3的結構在差別聚合物添加至圖3的下伏金屬及ILD線之經曝光部分之後的平面圖及相應橫斷面圖。參考平面圖及分別沿著軸a-a'、b-b'、c-c'及d-d'取得之相應橫斷面圖(a)至(d)，使用定向自組裝(DSA)或在下伏金屬/ILD 102/104格柵之曝露部分上選擇性生長以形成在ILD線110之間具有交錯聚合物或交錯聚合物組分的中間線116。例如，如圖所示，聚合物116A(或聚合物組分116A)係形成於圖3之層間介電(ILD)線104的曝露部分上或其上方，而聚合物116B(或聚合物組分116B)係形成於圖3之金屬線102的曝露部分上或其上方。雖然聚合物116A係在參考圖3所述之表面改質層114上或其上方形成(見圖4之橫斷面圖(b)及(d))，但應暸解，在其他實施態樣中，該表面改質層114可省略，並可在參考圖2所述之結構中直接替代地形成交錯聚合物或交錯聚合物組分。
再次參考圖4，在一實施態樣中，下伏結構(例如圖1之結構100)的表面已經製備或直接使用之後，將50-50 二嵌段共聚物(諸如聚苯乙烯-聚甲基丙烯酸甲酯(PS-PMMA)塗覆在該基板上並退火以驅使自組裝，形成圖4之聚合物116A/聚合物116B層116。在一此種實施態樣中，在適當表面能條件下，該等嵌段共聚物係基於結構100之下伏材料而凝析(searegate)。例如，在特殊實施態樣中，聚苯乙烯選擇性對準下伏金屬線102(或相應之金屬線覆蓋或硬遮罩材料)。同時，聚甲基丙烯酸甲酯選擇性對準ILD線104(或相應之金屬線覆蓋或硬遮罩材料)。
因此，在一實施態樣中，下伏金屬及ILD柵係在嵌段共聚物(BCP，即，聚合物116A/聚合物116B)中反應。 若BCP間距與格柵間距相當時特別可行。在一實施態樣中，聚合物柵(聚合物116A/聚合物116B)堅固以避免與此種完美的柵之一些小幅偏差。例如，若小型金屬填入有效地放置氧化物等材料(其中完全的柵具有金屬)，仍可獲致完美的聚合物116A/聚合物116B柵。然而，在一實施態樣中，由於ILD線格柵為理想的格柵結構，其ILD骨幹無金屬斷裂，故可能必須使該ILD表面成為中性，其原因係在此情況下，兩種聚合物(A及B)會曝露於ILD等材料，同時只有一種聚合物曝露於金屬。
在一實施態樣中，經塗覆聚合物(聚合物A/B)之厚度與最終在其位置形成的ILD之厚度大約相同或略厚。在一實施態樣中，如下文更詳細描述，形成之聚合物柵不用作蝕刻抗蝕劑，而是作為周圍最終生長永久性ILD層的支 架。如此，由於聚合物(A/B)之厚度用以界定後續形成之永久性ILD層的最終厚度，故該聚合物(A/B)之厚度會相當重要。即，在一實施態樣中，圖4中所顯示之聚合物格柵最後係經大致相同厚度之ILD格柵置換。
在一實施態樣中，如上述，圖4之聚合物116A/聚合物116B的柵為嵌段共聚物。在一此種實施態樣中，嵌段共聚物分子係由共價鍵結單體之鏈所形成的聚合物分子。 在嵌段共聚物中，有至少兩種不同種類之單體，且該等不同種類之單體主要包括在不同嵌段或鄰接之單體序列內。 所示之嵌段共聚物分子包括聚合物116A之嵌段及聚合物116B之嵌段。在一實施態樣中，聚合物116A之嵌段主要包括單體A之共價鍵聯鏈(例如A-A-A-A-A...)，而聚合物116B之嵌段主要包括單體B之共價鍵聯鏈(例如B-B-B-B-B...)。單體A及B可代表本技術中已知之嵌段共聚物中所使用的不同種類單體的任一者。舉例來說，單體A可代表用以形成聚苯乙烯之單體，及單體B可代表用以形成聚(甲基丙烯酸甲酯)(PMMA)之單體，惟本發明範圍不局限於此。在其他實施態樣中，可有超過兩種嵌段。 此外，在其他實施態樣中，該等嵌段各者可包括不同種類之單體(例如，各嵌段本身可為共聚物)。在一實施態樣中，聚合物116A之嵌段及聚合物116B之嵌段係共價鍵結在一起。聚合物116A之嵌段及聚合物116B之嵌段可為大約相等長度，或其中一種嵌段可明顯比另一嵌段長。
通常，嵌段共聚物之嵌段(例如聚合物116A之嵌段 及聚合物116B之嵌段)可各具有不同化學性質。作為一實例，嵌段之一者可相對更具疏水性(例如拒水)，而另一者可相對更具親水性(吸引水)。至少在概念上，嵌段之一者可相對更類似油而另一嵌段可相對更類似水。介於不同聚合物嵌段之間的此等化學性質之差異(不論是親水性-疏水性差異或其他)會造成嵌段共聚物分子自組裝。 例如，該自組裝可基於聚合物嵌段之微相分離。概念上，此可能類似於通常不溶混之油及水的相分離。類似地，介於聚合物嵌段之間的親水性差異(例如其中一種嵌段為相對疏水性及另一嵌段為相對親水性)會造成不同聚合物嵌段因彼此化學相異性而試圖彼此「分離」之大致類似的微相分離。
然而，在一實施態樣中，由於聚合物嵌段係彼此共價鍵結，彼等無法在巨觀程級上完全分離。而是特定類型之聚合物嵌段往往會在極小(例如奈米尺寸)區域或相中與其他分子之相同類型的聚合物嵌段形成凝析或晶團。該等區域或微相之特定大小及形狀通常至少部分取決於聚合物嵌段的相對長度。在一實施態樣中，以第一實例來說(如圖4所示)，在兩種嵌段共聚物中，若嵌段具有大約相同長度，產生交錯聚合物116A區域及聚合物116B區域之柵狀圖案。在其他實施態樣中，以第二實例來說(參考圖5描述)，在兩種共聚物中，若嵌段其中一者比另一者長，但不比另一者長太多，則可形成垂直柱狀結構。在該等柱狀結構中，嵌段共聚物分子可以依據被隔離至該等柱 之內部的較短聚合物嵌段微相以及從該等柱向外延伸且環繞該等柱之較長聚合物嵌段對準。例如，若聚合物116A之嵌段比聚合物116B之嵌段長但不長太多，會形成其中許多嵌段共聚物分子依形成柱狀結構的聚合物116B之較短嵌段而對準之柱狀結構，且該柱狀結構被具有聚合物116A之較長嵌段的相所環繞柱狀結構。此實例於下述圖5中進一步顯示。
在一實施態樣中，例如藉由刷塗或其他塗覆法先施加聚合物116A/聚合物116B格柵作為包括所施加嵌段共聚物材料之未組裝的嵌段共聚物層部分。未組裝態樣係指於沉積時，嵌段共聚物尚未實質上相分離及/或自組裝以形成奈米結構的情況。在該未組裝形式中，嵌段共聚物分子相對高度無規，不同聚合物嵌段相對高度無規地定向及定位，此係與圖4之所得結構的相關討論之經組裝的嵌段共聚物層相反。未組裝的嵌段共聚物層部分可以許多不同方式施加。舉例來說，嵌段共聚物可溶解於溶劑中，然後旋塗於表面上。或者，未組裝的嵌段共聚物可經噴霧塗覆、浸漬塗覆、浸沒塗覆、或以其他方式塗覆或施加於表面上。可能使用其他施加嵌段共聚物之方式以及本技術中已知用於施加相似有機塗層的其他方法。然後，未組裝層可藉由未組裝嵌段共聚物層部分之微相分離及/或自組裝而形成經組裝嵌段共聚物層部分。經由重排及/或重定位嵌段共聚物分子，特別是重排及/或重定位嵌段共聚物分子之不同聚合物嵌段而發生微相分離及/或自組裝。
在一此種實施態樣中，退火處理可應用於未組裝嵌段共聚物以引發、加速微相分離及/或自組裝、提高微相分離及/或自組裝之品質或者促進微相分離及/或自組裝。在一些實施態樣中，退火處理可包括可操作以提高嵌段共聚物之溫度的處理。此種處理的實例之一係烘烤該層、在烘箱中或在熱燈下加熱該層、對該層施加紅外輻射、或者對該層施加熱或提高該層之溫度。所希望之溫度提高通常足以顯著地加速嵌段共聚物的微相分離及/或自組裝速率而不會損壞該嵌段共聚物或積體電路基板之任何其他重要材料或結構。常見的是，加熱可在約50℃至約300℃之間，或在約75℃至約250℃之間，但不超過該嵌段共聚物或積體電路基板的熱降解限值。加熱或退火有助於提供能量至嵌段共聚物分子以使彼等更可移動或更具撓性，以提高微相分離之速率及/或改善微相分離的品質。嵌段共聚物分子之此種微相分離或重排/重定位會導致自組裝而形成極小(例如奈米級)結構。自組裝可在諸如表面張力、分子相似性及相異性、及其他表面相關及化學相關之力的影響下發生。
在任何情況下，於一些實施態樣中，嵌段共聚物之自組裝(不論是基於疏水性-親水性差異或其他)均可用以形成極小週期性結構(例如，精確間隔的奈米級結構或線)。在一些實施態樣中，彼等可用以形成奈米級線或最終可用以形成通孔及開口的其他奈米級結構。在一些實施態樣中，嵌段共聚物之定向自組裝可用以形成與互連自對 準的通孔，將於下文更詳細描述。
再次參考圖4，根據本發明一實施態樣，將組分添加至上述共聚物重排以使該共聚物重排之一或多個部分具有光敏性。在一此種實施態樣中，所添加之組分為諸如光酸產生劑(PAG)、熱酸產生劑(TAG)、一或多種保護基、或一或多種交聯劑中之一者，但不局限於此。在一實施態樣中，所添加之組分係以在曝露於EUV或電子束下嵌段變成可差別裂解、可交聯、可溶於酸或鹼(取決於所使用之曝光工具)及隨後進行空間影像(aerial image)之化學增幅之方式結合至DSA嵌段共聚物片段中之一或二者(或者是摻合而非結合於該系統)。在一此種實施態樣中，該途徑係基於最常見BCP材料中所使用的聚合物二者(聚苯乙烯及PMMA)亦用作許多EUV抗蝕劑之基底聚合物的原理。此外，PMMA係用作非化學增幅型電子束抗蝕劑。在一實施態樣中，光活性BCP仍保持為二嵌段共聚物，即使在曝光之前當其經退火以形成可用圖案時，其會凝析，參考上述與下伏先前金屬化結構之對準。
在一態樣中，具有供微影去除之光敏性聚合物區域的DSA凝析圖案係藉由其他聚合物或一些其他物理性阻障(諸如DSA之導引圖案)而完全物理性分離。作為實例，圖5圖示根據本發明實施態樣之未曝光光敏性DSA結構及經曝光光敏性DSA結構的平面圖。應暸解，與使用PS與PMMA之1：1排列以在格柵圖案中相分離的圖4相反，圖5顯示上述柱狀結構之實例，該柱狀結構可於許 多嵌段共聚物分子與形成柱狀結構的聚合物116A/116B之較短嵌段對準時形成，且該柱狀結構被具有聚合物116A/116B之較長嵌段的相所環繞。
參考圖5之(a)部分，未曝光之光敏性DSA結構包括未曝光之PS 502及未曝光之PMMA 504。標示為A之箭頭(未切割通過未曝光之PMMA)代表來自圖1之下伏金屬或ILD線的方向。同時，標示為B(切割通過未曝光之PMMA)代表來自圖1之另一下伏金屬或ILD線的方向。如上述，可包括DSA定向結構或格柵506(諸如永久或犧牲的ILD線，諸如先前圖式之線110)。在一實施態樣中，圖5所示之排列確使在移除經曝光聚合物之後的圖案化品質並非由空間影像的品質決定，而是由介於兩種聚合物之間的邊界或介於導引與經移除聚合物之間的邊界決定。應暸解，必須計入將介於嵌段及非嵌段PMMA之間的熱力相圖中之差異。
根據本發明之實施態樣，DSA結構之光活性性質提供以電子束或EUV曝光有效「金屬填入」或「切割」DSA聚合物區域的能力。參考圖5之(b)部分，在EUV或電子束曝光「切割」550之後，形成經曝光之PMMA區域505及可能的周圍經曝光之PS區域503。有數種方式來進行此種圖案化。圖6圖示根據本發明實施態樣之說明圖案化光敏性DSA結構的三種可能性之平面圖。
參考圖6之(a)部分，在第一情況中，嵌段共聚物之PMMA部分具有與該PMMA聚合物結合或在溶液中與 結合PMMA之保護基(其於活化時裂解PMMA但不裂解PS)摻合的PAG基團。該PS不具結合之PAG或其他添加劑。PAG及/或結合至該PMMA之保護基的作用係將裂解定位於只有接近PMMA之區域。在此第一情況下，該途徑係有效「切割」PMMA特徵以供藉由曝光該PMMA來移除。顯影移除經曝光之PMMA並留下經曝光之PS及未經曝光之PS及PMMA。在一此種實施態樣中，PAG及PMMA之保護基的光活化能係以實質低於使PMMA鏈裂解所需的光活化能之方式特訂。在此種特殊實施態樣中，若非選擇性地裂解淨PMMA所需的劑量為大約0.5J/cm2，則可審慎地選擇多種具有遠低於此限值之必要化學反應性的候選PAG及保護基。若以PS-PMMA邊界完全界定凝析之後所希望的特徵之方式進行，則可設計嵌段共聚物之PMMA光阻部分而不需要淬滅劑或常用於光阻以控制PAG擴散及潛像對比的任何其他添加劑。在一實施態樣中，然後PAG及保護基之作用係由周圍PS及保護基結合至該PMMA的事實而有效地局限於所希望的PMMA島。該結果使材料設計不受通常與標準EUV及電子束光阻相關聯的劑量約束，及能形成最低可能劑量的調配物。
參考圖6之(b)部分，在第二情況中，嵌段共聚物之PMMA部分如第一情況般具有結合至PMMA聚合物PAG及/或保護基，且該PS具有結合至彼且使PS交聯而非使PMMA交聯的交聯劑或其他基團。非刻意曝光PS的任何光均會使該PS交聯，以使其在顯影後留下。在一實 施態樣中，由於該等基團係結合至PMMA，故裂解係只定位至接近該PMMA的區域。在此第二情況下，該途徑係有效「切割」PMMA特徵以供藉由曝光該PMMA來移除。滲漏至鄰接PS區域內之任何影像的尾部僅使PS交聯並使PS更不溶於顯影劑中，此使得在特徵邊界具有更佳的溶解對比。顯影移除經曝光之PMMA並留下經曝光之已交聯PS及未經曝光之PS及PMMA。若以PS-PMMA邊界完全界定凝析之後所希望的特徵之方式進行，則可設計嵌段共聚物之PMMA光阻部分而不需要淬滅劑或常用於光阻以控制PAG擴散及潛像對比的任何其他添加劑。在一實施態樣中，然後PAG及/或保護基之作用係由周圍PS及由於PAG及/或保護基結合至該PMMA之理由而有效地局限於所希望的PMMA島。該結果使材料設計不受通常與標準EUV及電子束光阻相關聯的劑量約束，及能形成最低可能劑量的調配物。
參考圖6之(c)部分，在第三情況中，使用使PMMA裂解及使PS交聯之PAG及/或保護基/交聯劑。在一此種實施態樣中，PAG係添加於嵌段共聚物溶液中而非結合至任一共聚物。在一實施態樣中，在使PMMA曝光之後，於後曝光烘烤(PEB)期間，該PAG會從經活化PMMA遷移至鄰接之PS以及使最接近該PMMA的PS交聯，而在顯影之後產生更佳地界定之特徵邊界。在此第三情況下，該途徑係有效「切割」PMMA特徵以供藉由曝光該PMMA來移除。滲漏至鄰接PS區域內之任何影像的尾 部會使PS交聯並使PS更不溶於顯影劑中，此使得在特徵邊界具有更佳的溶解對比。顯影移除經曝光之PMMA並留下經曝光之已交聯PS及未經曝光之PS及PMMA。若以PS-PMMA邊界完全界定凝析之後所希望的特徵之方式進行，則材料設計可具有適應非常低劑量之更大範圍。在一此種實施態樣中，潛像比一般情況模糊得更嚴重。可保持此情況，只要影像不要模糊太嚴重以致在陣列中來自一PMMA區域之經活化可移動PAG開始使下一PMMA區域裂解即可。在此種效果的情況下，在一實施態樣中，此種模糊係藉由添加結合至PS且能使劑量更低之淬滅劑緩和。應暸解，根據本發明之其他實施態樣，關於PMMA及PS之情況1至3的上述描述可倒逆。
圖7圖示根據本發明實施態樣在圖6之所有可能情況顯影之後的平面圖及相應橫斷面圖。參考圖7，開口560係於使圖6之經曝光區域顯影時形成。該等開口可使用作為後段製程互連結構之最後的導電通孔位置，或者作為最後絕緣金屬填入位置。
再次參考圖5至7，在一實施態樣中，為了藉由從凝析之基質完全移除一種聚合物而圖案化上述共聚物排列，使各分子中之兩種聚合物的共價鍵斷裂。作為實例，圖8圖示顯示根據本發明實施態樣之與於曝光(h)時斷裂而提供經斷裂配對802的PAG相關聯之PS/PMMA鍵聯800的示意圖。為了達成此種斷裂，必須在PS與PMMA嵌段之間併入酸可斷裂之鍵聯劑以供有效率地鍵結斷裂。作為 實例，圖9圖示根據本發明實施態樣之基於縮醛的接合900及三苯甲基醚接合902各者的示意及對應時間的共聚物影像。
一或多個上述實施態樣提供顯著改善之「切割」或「金屬填入」經圖案化DSA的途徑。一或多個實施態樣進一步提供需要遠遠較低劑量之用於EUV及電子束光阻。實施本文所述之途徑時，可充分提升產能以使此等途徑可行，同時實際上促使LWR及CDU達到其物理下限而不受相關聯空間影像之品質限制。一或多個新態樣包括但不局限於(1)使用EUV或電子束曝光來解析個別聚合物域(其他途徑意圖使用微影術作為移除某一種類之所有域，因此不需要EUV或電子束固有的解析度能力)，(2)設計至個別域之「開啟」或「關閉」開關途徑(圖案化後之特徵邊緣無一由空間影像決定，大幅減緩因此使用小波長圖案化之CDU/LWR的顧慮)，(3)提供遠遠較大之靈活性以追求極侵蝕性聚合物光化學性質路徑，其可降低印刷之劑量，因此可能使得能使用EUV及電子束技術同時維持優異的小CD性能、緊密間距、及與DSA相關之低CDU及LWR。如此，在一實施態樣中，EUV/電子束微影術及DSA使彼此能用於製造。
整體而言，根據本發明之實施態樣，DSA途徑顯示為光敏性。以一觀點來看，獲致微影約束可放鬆之「光桶(photobucket)」形式，以及因該光桶(例如區域504)係由不可光解材料環繞，故失準容限高。此外，在一實施 態樣中，此種光桶可在例如3mJ/cm2下曝光，而不必在例如30mJ/cm2下曝光。通常，此會造成非常不良的CD控制及粗糙度。但在此情況下，CD及粗糙度控制會由可經非常良好地控制及界定的光桶幾何形狀界定。如此，可使用此種光桶途徑迴避限制下一代微影程序之產出的成像/劑量之取捨。
參考圖5至7描述之所得的經圖案化DSA最終可用作支架，從該支架最終形成永久層。即，可能DSA材料完全不存在於最終結構中，而是用以直接製造最終互連結構。在一此種實施態樣中，永久性ILD置換DSA材料之一或多個區域並完成隨後處理(諸如金屬線製造)。即，可能最終移除所有DSA組分以供最終自對準通孔及金屬填入形成。
可獲得僅提供作為實例之最終結構。圖10圖示根據本發明實施態樣在金屬線、通孔及金屬填入形成之後的基於DSA之結構的平面圖及相應橫斷面圖。參考平面圖及分別沿著軸a-a'、b-b'取得之相應橫斷面圖(a)及(b)，將金屬線140之上層提供於介電骨架120'/128'/134中。金屬線140係經由預定通孔位置(其實例係顯示於橫斷面圖(a))而與下伏金屬線102耦合，且係由金屬填入(其實例包括142及144)隔離。該等下伏線102及104係參考圖1描述者，以與金屬線140正交之方向形成。應暸解，在後續製造操作中，可移除材料層線134以在所得之金屬線140之間提供空氣間隙。
所得之結構(諸如參考圖10描述者)隨後可使用作為形成後續金屬線/通孔及ILD線的基礎。或者，圖10之結構可代表積體電路中的最終金屬互連層。應暸解上述程序操作可以其他順序實施，不是每一操作都需要進行及/或可進行額外之程序操作。此外，雖然上述流程著重於定向自組裝(DSA)之應用，但在該流程之一或多個位置中可使用選擇性生長程序代替。在任何情況下，所得之結構使得能製造在下伏金屬線正中央的通孔。即，例如因非完美選擇性蝕刻處理之故，通孔可比下伏金屬線寬、窄或為相同厚度。儘管如此，在一實施態樣中，通孔之中央與金屬線之中央直接對準(匹配)。如此，在一實施態樣中，因慣用微影/雙重金屬鑲嵌圖案化必須忍受的偏移並非本文所述之所得結構的要素。
本文所揭示之實施態樣可用以製造廣泛不同種類的積體電路及/或微電子裝置。此等積體電路之實例包括但不局限於處理器、晶片組組件、圓形處理器、數位信號處理器、微控制器等。在其他實施態樣中，可製造半導體記憶體。此外，積體電路或其他微電子裝置可用於本技術中之廣泛電子裝置中。例如，在電腦系統(例如桌上型、膝上型、伺服器)、行動電話、個人電子器件等。積體電路可與匯流排及該系統中之其他組件耦合。例如，處理器可藉由一或多個匯流排而耦合至記憶體、晶片組等。處理器、記憶體、晶片組各者均可能使用本文所揭示之途徑製造。
圖11圖示根據本發明之實施態樣的計算裝置1100。 計算裝置1100容納板1102。板1102可包括許多組件，包括但不局限於處理器1104及至少一個通信晶片1106。 處理器1104與該板1102物理性及電性耦合。在一些實施中，該至少一個通信晶片1106亦與該板1102物理性及電性耦合。在其他實施中，該通信晶片1106為處理器1104的一部分。
視應用而定，計算裝置1100可包括可與或不與該板1102物理性及電性耦合之其他組件。該等其他組件包括但不局限於非永久性記憶體(例如DRAM)、永久性記憶體(例如ROM)、快閃記憶體、圖形處理器、數位信號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、聲訊編碼解碼器、視訊編碼解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速度計、陀螺儀、揚聲器、照相機、及大量儲存裝置(諸如硬磁碟驅動機、光碟(CD)、數位通用光碟(DVD)等)。
通信晶片1106能無線通信以將資料轉移至該計算裝置1100及從該計算裝置1100轉移資料。「無線」一詞及其衍生字可用以描述經由使用通過非固態媒介之調變電磁輻射來通信資料的電路、裝置、系統、方法、技術、通信頻道等。雖然在一些實施態樣中彼等可能不含線，但該詞不暗示相關聯裝置不含有任何線。通信晶片1106可實施許多無線標準或協定之任一者，包括但不局限於Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、長期演進技術(long term evolution，LTE))、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽(Bluetooth)、其衍生物、以及設計作為3G、4G、5G或進一步之任何其他無線協定。計算裝置1100可包括複數個通信晶片1106。 例如，第一通信晶片1106可專用於較短範圍之無線通信(諸如Wi-Fi及藍芽)，及第二通信晶片1106可專用於較長範圍之無線通信(諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他。
計算裝置1100之處理器1104包括封裝在該處理器1104內的積體電路。在本發明之一些實施中，處理器之積體電路晶粒包括一或多種結構，諸如根據本發明之實施建構的自對準通孔及金屬填入。「處理器」一詞可指處理來自暫存器及/或記憶體之電子資料以將該電子資料轉變成可儲存在暫存器及/或記憶體中之其他電子資料的任何裝置或裝置的一部分。
通信晶片1106亦包括封裝在通信晶片1106內之積體電路。在本發明其他實施中，通信晶片之積體電路晶粒包括一或多種結構，諸如根據本發明之實施建構的自對準通孔及金屬填入。
在其他實施中，容納在計算裝置1100內之其他組件可含有積體電路晶粒，該積體電路晶粒包括一或多種結構，諸如根據本發明之實施建構的自對準通孔及金屬填入。
在各種實施中，計算裝置1100可為膝上型電腦、隨身型易網電腦(netbook)、筆記型電腦、超薄筆記型電腦(ultrabook)、智慧型手機、平板電腦、個人數位助理(PDA)、超級移動電腦(ultra mobile PC)、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元(entertainment control unit)、數位照相機、可攜式音樂播放器、或數位錄影機。在其他實施中，計算裝置1100可為任何其他處理資料的電子裝置。
如此，本發明之實施態樣包括後段製程(BEOL)互連之自對準通孔及金屬填入圖案化。
在一實施態樣中，用於定向自組裝之結構包括基板及配置在該基板上方之嵌段共聚物結構。該嵌段共聚物結構具有聚苯乙烯(PS)組分及聚甲基丙烯酸甲酯(PMMA)組分。PS組分或PMMA組分中的一者具光敏性。
在一實施態樣中，具有光敏性之PS組分或PMMA組分中的一者包括諸如但不局限於以下之添加組分：光酸產生劑(PAG)、熱酸產生劑(TAG)、保護基、或交聯劑。
在一實施態樣中，該添加組分係結合至該具有光敏性之PS組分或PMMA組分中的一者。
在一實施態樣中，該添加組分係與該具有光敏性之PS組分或PMMA組分中的一者摻合。
在一實施態樣中，具有光敏性且具有添加組分之PS組分或PMMA組分中的一者於照射時可差別裂解、可交 聯或可溶於酸或鹼。
在一實施態樣中，該照射涉及曝光於極紫外線(EUV)源或電子束源。
在一實施態樣中，該嵌段共聚物結構中之該PS組分對該PMMA組分的比為大約1：1。
在一實施態樣中，該嵌段共聚物結構係配置在配置於該基板上方的交錯金屬線及介電質線之圖案上方。
在一實施態樣中，製造用於半導體晶粒之互連結構的方法涉及在該基板上方形成交錯金屬線及介電質線的第一層。該方法亦涉及在該交錯金屬線及介電質線的第一層的上方形成嵌段共聚物結構且使具有由該等交錯金屬線及介電質線的第一層定向之圖案，該嵌段共聚物結構具有聚苯乙烯(PS)組分及聚甲基丙烯酸甲酯(PMMA)組分。該PS組分或該PMMA組分中的一者係結合至光酸產生劑(PAG)基團或與之摻合且係結合至保護基。該方法亦涉及照射該嵌段共聚物結構的一部分。該結合之保護基使該PS組分或該PMMA組分中的一者裂解而不使另一者裂解。該方法亦涉及顯影該嵌段共聚物結構以提供經圖案化之嵌段共聚物結構。
在一實施態樣中，該照射及顯影使該PS組分或該PMMA組分中的一者之經照射部分裂解及移除。
在一實施態樣中，該PAG基團或該結合之保護基使該PS組分或該PMMA組分中的一者的裂解定位。
在一實施態樣中，照射該嵌段共聚物結構之一部分涉 及曝光於極紫外線(EUV)源或電子束源。
在一實施態樣中，該經圖案化之嵌段共聚物結構係用作支架以在該交錯金屬線及介電質線之第一層上方的形成交錯金屬線及介電質線的第二層，且使之耦合至該交錯金屬線及介電質線之第一層。
在一實施態樣中，製造用於半導體晶粒之互連結構的方法涉及在該基板上方形成交錯金屬線及介電質線的第一層。該方法亦涉及在該交錯金屬線及介電質線的第一層的上方形成嵌段共聚物結構且使具有由該等交錯金屬線及介電質線的第一層定向之圖案，該嵌段共聚物結構具有聚苯乙烯(PS)組分及聚甲基丙烯酸甲酯(PMMA)組分。該PS組分或該PMMA組分中的一者係結合至光酸產生劑(PAG)基團，且該PS組分或該PMMA組分之另一者係結合至交聯劑。該方法亦涉及照射該嵌段共聚物結構的一部分。於照射時，該PAG基團使該PS組分或該PMMA組分中的一者裂解，及該交聯劑使該PS組分或該PMMA組分中的另一者交聯。該方法亦涉及顯影該嵌段共聚物結構以提供經圖案化之嵌段共聚物結構。
在一實施態樣中，該照射及顯影使該PS組分或該PMMA組分中的一者之經照射部分裂解及移除而不使該PS組分或該PMMA組分中的另一者之經照射部分裂解及移除。
在一實施態樣中，該PAG基團使該PS組分或該PMMA組分中的一者的裂解定位。
在一實施態樣中，照射該嵌段共聚物結構之一部分涉及曝光於極紫外線(EUV)源或電子束源。
在一實施態樣中，該經圖案化之嵌段共聚物結構係用作支架以在該交錯金屬線及介電質線之第一層上方的形成交錯金屬線及介電質線的第二層，且使之耦合至該交錯金屬線及介電質線之第一層。
在一實施態樣中，製造用於半導體晶粒之互連結構的方法涉及在該基板上方形成交錯金屬線及介電質線的第一層。該方法亦涉及在該交錯金屬線及介電質線的第一層的上方形成嵌段共聚物結構且使具有由該等交錯金屬線及介電質線的第一層定向之圖案，該嵌段共聚物結構具有聚苯乙烯(PS)組分及聚甲基丙烯酸甲酯(PMMA)組分且與試劑摻合。該方法亦涉及照射該嵌段共聚物結構的一部分。於照射時，該試劑使該PS組分或該PMMA組分中的一者裂解，及使該PS組分或該PMMA組分中的另一者交聯。該方法亦涉及顯影該嵌段共聚物結構以提供經圖案化之嵌段共聚物結構。
在一實施態樣中，該PS組分及該PMMA組分係與諸如但不局限於以下之試劑摻合：光酸產生劑(PAG)或保護基。
在一實施態樣中，該照射及顯影使該PS組分或該PMMA組分中的一者之經照射部分裂解及移除而不使該PS組分或該PMMA組分中的另一者之經照射部分裂解及移除。
在一實施態樣中，照射該嵌段共聚物結構之一部分涉及曝光於極紫外線(EUV)源或電子束源。
在一實施態樣中，該經圖案化之嵌段共聚物結構係用作支架以在該交錯金屬線及介電質線之第一層的上方形成交錯金屬線及介電質線的第二層，且使之耦合至該交錯金屬線及介電質線之第一層。
100‧‧‧起始結構
102‧‧‧金屬線
104‧‧‧層間介電線
102’‧‧‧線
106/108‧‧‧膜

Claims (15)

  1. 一種用於定向自組裝之結構，該結構包含：基板；及嵌段共聚物結構，其係配置在該基板上方且包含聚苯乙烯(PS)組分及聚甲基丙烯酸甲酯(PMMA)組分，其中該PS組分或PMMA組分中的一者具光敏性，其中該具有光敏性之PS組分或PMMA組分中的一者包含選自由以下所組成之群組的添加組分：光酸產生劑(PAG)、熱酸產生劑(TAG)、保護基、及交聯劑，及其中該添加組分係結合至該具有光敏性之PS組分或PMMA組分中的一者，或該添加組分係與該具有光敏性之PS組分或PMMA組分中的一者摻合，及其中任意地將酸可斷裂之鍵聯劑導入至該PS組分與該PMMA組分之間，而該酸可斷裂之鍵聯劑係選自以縮醛為底的鍵聯劑或以三苯甲基為底的鍵聯劑。
  2. 如申請專利範圍第1項之結構，其中具有光敏性且具有添加組分之PS組分或PMMA組分中的一者於照射時可差別裂解(differentially scissionable)、可交聯或可溶於酸或鹼。
  3. 如申請專利範圍第2項之結構，其中該照射包括曝光於極紫外線(EUV)源或電子束源。
  4. 如申請專利範圍第1項之結構，其中該嵌段共聚物結構中之該PS組分對該PMMA組分的比為大約1：1。
  5. 如申請專利範圍第1項之結構，其中該嵌段共聚 物結構係配置在配置於該基板上方的交錯金屬線及介電質線之圖案上方。
  6. 一種製造用於半導體晶粒之互連結構的方法，該方法包括：在該基板上方形成交錯金屬線及介電質線的第一層；在該交錯金屬線及介電質線的第一層的上方形成嵌段共聚物結構且使具有由該等交錯金屬線及介電質線的第一層定向之圖案，該嵌段共聚物結構包含聚苯乙烯(PS)組分及聚甲基丙烯酸甲酯(PMMA)組分，其中該PMMA組分係結合至光酸產生劑(PAG)基團或與之摻合且係結合至保護基；照射該嵌段共聚物結構之PS組分的一部分及該PMMA組分的一部分，其中於該照射時，該結合之保護基使該經照射的PMMA組分裂解而不使該經照射的PS組分裂解；及藉由移除該經照射的PMMA組分而不移除該經照射的PS組分，以顯影該嵌段共聚物結構，以提供經圖案化之嵌段共聚物結構。
  7. 如申請專利範圍第6項之方法，其中該照射及顯影使該PMMA組分之經照射部分裂解及移除。
  8. 如申請專利範圍第6項之方法，其中該PAG基團或該結合之保護基使該PMMA組分裂解定位。
  9. 如申請專利範圍第6項之方法，其中照射該嵌段共聚物結構之一部分包括曝光於極紫外線(EUV)源或電 子束源。
  10. 如申請專利範圍第6項之方法，該方法另外包括：在顯影該嵌段共聚物結構以提供經圖案化之嵌段共聚物結構之後，使用該經圖案化之嵌段共聚物結構作為支架以在該交錯金屬線及介電質線之第一層的上方形成交錯金屬線及介電質線的第二層，且使之耦合至該交錯金屬線及介電質線之第一層。
  11. 一種製造用於半導體晶粒之互連結構的方法，該方法包括：在該基板上方形成交錯金屬線及介電質線的第一層；在該交錯金屬線及介電質線的第一層的上方形成嵌段共聚物結構且使具有由該等交錯金屬線及介電質線的第一層定向之圖案，該嵌段共聚物結構包含聚苯乙烯(PS)組分及聚甲基丙烯酸甲酯(PMMA)組分，其中該PS組分係結合至光酸產生劑(PAG)基團或與之摻合且係結合至保護基；照射該嵌段共聚物結構之PS組分的一部分及該PMMA組分的一部分，其中於該照射時，該結合之保護基使該經照射的PS組分裂解而不使該經照射的PMMA組分裂解；及藉由移除該經照射的PS組分而不移除該經照射的PMMA組分，以顯影該嵌段共聚物結構，以提供經圖案化之嵌段共聚物結構。
  12. 如申請專利範圍第11項之方法，其中該照射及顯影使該PS組分之經照射部分裂解及移除。
  13. 如申請專利範圍第11項之方法，其中該PAG基團或該結合之保護基使該PS組分裂解定位。
  14. 如申請專利範圍第11項之方法，其中照射該嵌段共聚物結構之一部分包括曝光於極紫外線(EUV)源或電子束源。
  15. 如申請專利範圍第11項之方法，該方法另外包括：在顯影該嵌段共聚物結構以提供經圖案化之嵌段共聚物結構之後，使用該經圖案化之嵌段共聚物結構作為支架以在該交錯金屬線及介電質線之第一層的上方形成交錯金屬線及介電質線的第二層，且使之耦合至該交錯金屬線及介電質線之第一層。
TW103129557A 2013-09-27 2014-08-27 用於後段製程（ｂｅｏｌ）圖案切割和金屬塡入之曝光活化的化學增幅型定向自組裝（ｄｓａ） TWI582535B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/039,140 US9625815B2 (en) 2013-09-27 2013-09-27 Exposure activated chemically amplified directed self-assembly (DSA) for back end of line (BEOL) pattern cutting and plugging

Publications (2)

Publication Number Publication Date
TW201535054A TW201535054A (zh) 2015-09-16
TWI582535B true TWI582535B (zh) 2017-05-11

Family

ID=52740493

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103129557A TWI582535B (zh) 2013-09-27 2014-08-27 用於後段製程（ｂｅｏｌ）圖案切割和金屬塡入之曝光活化的化學增幅型定向自組裝（ｄｓａ）

Country Status (6)

Country Link
US (2) US9625815B2 (zh)
EP (1) EP3050099A4 (zh)
KR (1) KR102364318B1 (zh)
CN (1) CN105474387B (zh)
TW (1) TWI582535B (zh)
WO (1) WO2015047830A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI879191B (zh) * 2022-12-21 2025-04-01 日商斯庫林集團股份有限公司 半導體裝置的製造方法以及半導體製造裝置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014184B2 (en) * 2013-09-05 2018-07-03 Applied Materials, Inc. Methods and apparatus for forming a resist array using chemical mechanical planarization
WO2015047320A1 (en) 2013-09-27 2015-04-02 Intel Corporation Self-aligned via and plug patterning for back end of line (beol) interconnects
US9041217B1 (en) * 2013-12-18 2015-05-26 Intel Corporation Self-aligned via patterning with multi-colored photobuckets for back end of line (BEOL) interconnects
EP3238246A4 (en) * 2014-12-24 2018-08-22 Intel Corporation Structure and method to self align via to top and bottom of tight pitch metal interconnect layers
US10269623B2 (en) * 2015-06-22 2019-04-23 Intel Corporation Image tone-reversal with a dielectric using bottom-up cross-linking for back end of line (BEOL) interconnects
KR102421731B1 (ko) 2015-07-31 2022-07-18 삼성전자주식회사 반도체 소자의 배선 형성 방법
WO2017086907A1 (en) 2015-11-16 2017-05-26 Intel Corporation Structures and methods for improved lithographic processing
US10522402B2 (en) 2015-12-16 2019-12-31 Intel Corporation Grid self-aligned metal via processing schemes for back end of line (BEOL) interconnects and structures resulting therefrom
WO2017111924A1 (en) * 2015-12-21 2017-06-29 Intel Corporation Grating based plugs and cuts for feature end formation for back end of line (beol) interconnects and structures resulting therefrom
US10950501B2 (en) 2015-12-21 2021-03-16 Intel Corporation Triblock copolymers for self-aligning vias or contacts
US10155879B2 (en) 2015-12-21 2018-12-18 AZ Electronic Materials (Luxembourg) S.à.r.l. Compositions and use thereof for modification of substrate surfaces
WO2017111822A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Pitch division using directed self-assembly
US20180047692A1 (en) * 2016-08-10 2018-02-15 Amkor Technology, Inc. Method and System for Packing Optimization of Semiconductor Devices
KR102351353B1 (ko) * 2016-11-09 2022-01-13 도쿄엘렉트론가부시키가이샤 방향성 자기 조립(dsa) 프로세스를 사용한 완전 자기 정렬 비아 형성을 위한 방법
US10249757B2 (en) 2016-12-21 2019-04-02 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
CN110140088B (zh) * 2016-12-28 2021-08-31 Asml荷兰有限公司 量测图像与设计之间的模拟辅助的对准
US9966337B1 (en) * 2017-03-15 2018-05-08 International Business Machines Corporation Fully aligned via with integrated air gaps
KR102678974B1 (ko) * 2017-09-22 2024-06-26 도쿄엘렉트론가부시키가이샤 플러드 노광을 사용하여 포토레지스트에 감광성을 부여하기 위한 방법
US10613438B2 (en) 2018-01-15 2020-04-07 International Business Machines Corporation Self-aligned patterning methods which implement directed self-assembly
US11404482B2 (en) * 2018-06-29 2022-08-02 Intel Corporation Self-aligned repeatedly stackable 3D vertical RRAM
KR102582668B1 (ko) * 2018-10-01 2023-09-25 삼성전자주식회사 집적회로 소자의 제조 방법
EP4567886A3 (en) 2018-12-19 2025-08-20 Imec VZW Interconnection system of an intergrated circuit
US12012473B2 (en) 2020-06-02 2024-06-18 Intel Corporation Directed self-assembly structures and techniques
US12002678B2 (en) 2020-09-25 2024-06-04 Intel Corporation Gate spacing in integrated circuit structures
US12142562B2 (en) 2021-06-22 2024-11-12 International Business Machines Corporation Subtractive metal etch with improved isolation for BEOL interconnect and cross point
CN121079645A (zh) * 2023-04-05 2025-12-05 恩特格里斯公司 用于选择性去除聚合材料的溶剂系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120116007A1 (en) * 2010-10-11 2012-05-10 Wisconsin Alumni Research Foundation Patternable polymer block brush layers
TW201232188A (en) * 2010-11-18 2012-08-01 Toshiba Kk Pattern forming method

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3996393A (en) * 1974-03-25 1976-12-07 International Business Machines Corporation Positive polymeric electron beam resists of very great sensitivity
US3987215A (en) * 1974-04-22 1976-10-19 International Business Machines Corporation Resist mask formation process
US3987214A (en) * 1975-09-19 1976-10-19 Rca Corporation Method of forming conductive coatings of predetermined thickness by vacuum depositing conductive coating on a measuring body
JP2004502554A (ja) * 2000-03-22 2004-01-29 ユニバーシティー　オブ　マサチューセッツ ナノシリンダー・アレイ
KR100555503B1 (ko) * 2003-06-27 2006-03-03 삼성전자주식회사 메인 스트럿과 보조 스트럿을 가지는 스텐실 마스크 및 그제조 방법
US8647814B2 (en) 2006-05-24 2014-02-11 Northwestern University Method of making nanopatterns and nanostructures and nanopatterned functional oxide materials
US7553760B2 (en) * 2006-10-19 2009-06-30 International Business Machines Corporation Sub-lithographic nano interconnect structures, and method for forming same
US7964107B2 (en) * 2007-02-08 2011-06-21 Micron Technology, Inc. Methods using block copolymer self-assembly for sub-lithographic patterning
JP2008231233A (ja) 2007-03-20 2008-10-02 Kyoto Univ 高分子薄膜、パターン基板、磁気記録用パターン媒体及びこれらの製造方法
US20090001045A1 (en) 2007-06-27 2009-01-01 International Business Machines Corporation Methods of patterning self-assembly nano-structure and forming porous dielectric
US8101261B2 (en) * 2008-02-13 2012-01-24 Micron Technology, Inc. One-dimensional arrays of block copolymer cylinders and applications thereof
US8426313B2 (en) * 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8088551B2 (en) * 2008-10-09 2012-01-03 Micron Technology, Inc. Methods of utilizing block copolymer to form patterns
WO2011036778A1 (ja) * 2009-09-25 2011-03-31 株式会社 東芝 パターン形成方法
WO2011039847A1 (ja) * 2009-09-29 2011-04-07 株式会社 東芝 パターン形成方法
US9010396B2 (en) * 2011-02-18 2015-04-21 Superior Communications, Inc. Protective material applicator device
DE102011100967A1 (de) 2011-05-09 2013-01-03 Peter Küppers Hohlkörperanordnung und Verfahren zur Herstellung derselben
US20130200498A1 (en) * 2012-02-03 2013-08-08 Applied Materials, Inc. Methods and apparatus for lithography using a resist array
US8513356B1 (en) 2012-02-10 2013-08-20 Dow Global Technologies Llc Diblock copolymer blend composition
JP2013183014A (ja) * 2012-03-01 2013-09-12 Toshiba Corp パターン形成方法
US9995732B2 (en) * 2012-07-13 2018-06-12 Florida State University Research Foundation, Inc. Evaporative edge lithography of a liposomal drug microarray for cell migration assays
US9793159B2 (en) * 2013-09-27 2017-10-17 Intel Corporation Previous layer self-aligned via and plug patterning for back end of line (BEOL) interconnects
US9236292B2 (en) * 2013-12-18 2016-01-12 Intel Corporation Selective area deposition of metal films by atomic layer deposition (ALD) and chemical vapor deposition (CVD)

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120116007A1 (en) * 2010-10-11 2012-05-10 Wisconsin Alumni Research Foundation Patternable polymer block brush layers
TW201232188A (en) * 2010-11-18 2012-08-01 Toshiba Kk Pattern forming method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI879191B (zh) * 2022-12-21 2025-04-01 日商斯庫林集團股份有限公司 半導體裝置的製造方法以及半導體製造裝置

Also Published As

Publication number Publication date
US10459338B2 (en) 2019-10-29
CN105474387B (zh) 2019-09-27
CN105474387A (zh) 2016-04-06
WO2015047830A1 (en) 2015-04-02
KR102364318B1 (ko) 2022-02-17
US9625815B2 (en) 2017-04-18
TW201535054A (zh) 2015-09-16
EP3050099A1 (en) 2016-08-03
KR20160063318A (ko) 2016-06-03
US20170207116A1 (en) 2017-07-20
EP3050099A4 (en) 2017-04-26
US20150093702A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
TWI582535B (zh) 用於後段製程（ｂｅｏｌ）圖案切割和金屬塡入之曝光活化的化學增幅型定向自組裝（ｄｓａ）
US10991599B2 (en) Self-aligned via and plug patterning for back end of line (BEOL) interconnects
TWI540621B (zh) 用於後段製程(beol)互連之前層自對準通孔及插塞圖案化
TWI761399B (zh) 半導體裝置的製作方法
US20180323104A1 (en) Triblock copolymers for self-aligning vias or contacts
TW201419484A (zh) 用以形成與互連體對齊之通孔的嵌段共聚物之定向自組裝技術
US9613821B2 (en) Method of forming patterns and method of manufacturing integrated circuit device
US20190318958A1 (en) Photobucket floor colors with selective grafting
US10969687B2 (en) Method for forming patterns
US20190244806A1 (en) Surface-aligned lithographic patterning approaches for back end of line (beol) interconnect fabrication
TW201830471A (zh) 半導體裝置的製作方法
US9773671B1 (en) Material composition and process for mitigating assist feature pattern transfer