[go: up one dir, main page]

TWI578501B - 陣列基板 - Google Patents

陣列基板 Download PDF

Info

Publication number
TWI578501B
TWI578501B TW103139257A TW103139257A TWI578501B TW I578501 B TWI578501 B TW I578501B TW 103139257 A TW103139257 A TW 103139257A TW 103139257 A TW103139257 A TW 103139257A TW I578501 B TWI578501 B TW I578501B
Authority
TW
Taiwan
Prior art keywords
thin film
array substrate
light shielding
film transistor
shielding pattern
Prior art date
Application number
TW103139257A
Other languages
English (en)
Other versions
TW201526209A (zh
Inventor
尹重先
Original Assignee
樂金顯示科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 樂金顯示科技股份有限公司 filed Critical 樂金顯示科技股份有限公司
Publication of TW201526209A publication Critical patent/TW201526209A/zh
Application granted granted Critical
Publication of TWI578501B publication Critical patent/TWI578501B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Description

陣列基板
本發明係關於一種陣列基板。更特別地，本發明係關於一種包含具有氧化物半導體層的薄膜電晶體的陣列基板，其中藉由限制半導體的特性避免受到基板上的入射光線的影響而變化，可實現薄膜電晶體的可靠性。
隨著資訊技術的快速發展，業界已經發展出用於顯示大量資訊的顯示裝置。更特別地，業界已經積極研究具有薄型、重量輕且功率消耗低的平面顯示裝置以代替陰極射線管，平面顯示裝置例如為液晶顯示裝置、電漿顯示裝置、場發射顯示裝置、電激發光顯示(electroluminescence display)裝置以及被稱為有機電激發光顯示裝置的有機發光二極體顯示裝置。
這些裝置中，由於其高對比度、顯示運動影像的卓越性以及低功率消耗的特點，液晶顯示裝置已經被廣泛用於膝上型電腦與個人電腦或者電視的監視器。液晶顯示裝置的性能係基於裝置的液晶分子的光各向異性與偏光特性。液晶分子根據其薄與長的形狀具有確定的配向。可透過施加電場穿過液晶分子而控制液晶分子的配向。
此外，由於具有例如高亮度與低驅動電壓的眾多有益特性，有機電激發光顯示裝置近來已經引起了興趣。由於有機電激發光顯示 裝置為自發光，故具有優秀的對比度以及極薄的厚度。有機電激發光顯示裝置具有幾微秒的回應時間，以及在顯示運動影像方面具有優勢。此外，有機電激發光顯示裝置具有寬視角以及在低溫度條件下穩定。因為有機電激發光顯示裝置係由低電壓的5伏特到15伏特的直流電驅動，所以容易設計與製造驅動電路，以及因為僅僅需要沈積與封裝步驟，有機電激發光顯示裝置的製造製程則簡單。
液晶顯示族裝置與有機電激發光顯示裝置每一個包含陣列基板，陣列基板具有薄膜電晶體作為開關元件以控制其各自的畫素。
陣列基板還包含閘極線與資料線以及至少一或兩個薄膜電晶體，閘極線與資料線彼此交叉以定義畫素區域，用作開關或驅動元件的至少一或兩個薄膜電晶體形成於每一畫素區域中。
根據半導體層的材料，薄膜電晶體具有各種結構。
即，半導體層可由非晶矽、氧化物半導體材料或者多晶矽形成，由於半導體層的材料的緣故，薄膜電晶體具有頂閘極或者底閘極結構。
近來，薄膜電晶體具有氧化物半導體材料的氧化物半導體層，包含這種薄膜電晶體的陣列基板已經引起了注意。
與具有非晶矽的半導體層的薄膜電晶體相比，具有氧化物半導體層的薄膜電晶體具有卓越的載體導電性，因為具有氧化物半導體層的薄膜電晶體不需要例如摻雜雜質的製程，所以與具有多晶矽的半導體層的薄膜電晶體相比，其製造被簡化。
第1A圖為習知技術之包含具有氧化物半導體層的薄膜電 晶體之陣列基板之平面示意圖。
第1A圖中，習知技術的陣列基板1包含薄膜電晶體Tr，薄膜電晶體Tr包含氧化物半導體層20、閘極絕緣層(圖中未表示)、閘電極15、具有半導體層接觸孔23與24的中間絕緣層(圖中未表示)，以及彼此間隔的源電極26與汲電極29。源電極26與汲電極29分別透過半導體層接觸孔23與24接觸氧化物半導體層20。
包含氧化物半導體層20的薄膜電晶體Tr對光線敏感。因此，由於氧化物半導體層20上入射的光線的緣故，包含氧化物半導體層20的薄膜電晶體Tr的特性被改變，包含氧化物半導體層20的薄膜電晶體Tr的驅動可靠性根據入射光線針對每一位置被降低。
為了解決這個問題，業界已經提出了一種結構，用於屏蔽氧化物半導體層20上入射的光線。
就是說，光遮蔽圖案10具有與薄膜電晶體Tr對應的浮動的區，光遮蔽圖案10形成於氧化物半導體層20的下方，以屏蔽氧化物半導體層20上入射的光線。
然而，光遮蔽圖案10係針對每一位置充電不同，在氧化物半導體層20中導致不想見到的通道。因此，薄膜電晶體Tr的特性被降低，顯示裝置的影像品質被降低。
即，如第1B圖所示，用於表示薄膜電晶體Tr的電流-電壓特性的圖形中，由於光遮蔽圖案10中充電的電子電荷的數量差別的緣故，有效閘極電壓之間存在差別，導致汲極電流中的差別。因此，電流-電壓曲線被移位，曲線的移位的度數係依照汲極電壓而改變，薄膜電晶體 Tr的閥值電壓被改變。因此，薄膜電晶體Tr的特性與可靠性被降低。
因此，本發明的目的在於提供一種包含具有氧化物半導體層的薄膜電晶體的陣列基板，實質上避免習知技術之限制與缺陷所導致的一或多個問題。
本發明的優點在於提供一種包含具有氧化物半導體層的薄膜電晶體的陣列基板，避免薄膜電晶體的特性受到入射光線的影響而被降低以及實現更好的可靠性。
本發明其他的優點、目的和特徵將在如下的說明書中部分地加以闡述，並且本發明其他的優點、目的和特徵對於本領域的普通技術人員來說，可以透過本發明如下的說明得以部分地理解或者可以從本發明的實踐中得出。本發明的目的和其它優點可以透過本發明所記載的說明書和申請專利範圍中特別指明的結構並結合圖式部份，得以實現和獲得。
為了獲得本發明的這些目的和其他特徵，現對本發明作具體化和概括性的描述，一種包含具有氧化物半導體層的薄膜電晶體的陣列基板包含：閘極線與資料線，形成於陣列基板上且定義畫素區域，其中薄膜電晶體位於顯示區域的裝置區中；光遮蔽圖案，排列於顯示區中的陣列基板上；輔助線，連接光遮蔽圖案且供應恆定電壓到光遮蔽圖案，其中輔助線與閘極線與資料線其中之一平行且分隔開來；緩衝層，由無機材料製成且位於光遮蔽圖案與陣列基板的表面上，其中氧化物半導體層位於緩衝層與光遮蔽圖案上方；中間絕緣層，位於緩衝層上，其中氧化物半導體層包含主動部分與複數個導電部分，主動部分完全位於光遮蔽圖案上方且其 上形成有通道，導電部分位於主動部分的側面上。
可以理解的是，如上所述的本發明之概括說明和隨後所述的本發明之詳細說明均是具有代表性和解釋性的說明，並且是為了進一步揭示本發明之申請專利範圍。。
1‧‧‧陣列基板
10‧‧‧光遮蔽圖案
15‧‧‧閘電極
20‧‧‧氧化物半導體層
23、24‧‧‧接觸孔
26‧‧‧源電極
29‧‧‧汲電極
101‧‧‧陣列基板
102‧‧‧陣列基板
103‧‧‧光遮蔽圖案
105‧‧‧緩衝層
110‧‧‧氧化物半導體層
110a‧‧‧主動部分
110b‧‧‧導電部分
115‧‧‧閘極絕緣層
120‧‧‧閘電極
125‧‧‧中間絕緣層
133‧‧‧源電極
136‧‧‧汲電極
140‧‧‧第一鈍化層
150‧‧‧畫素電極
201‧‧‧陣列基板
203‧‧‧光遮蔽圖案
205‧‧‧緩衝層
210、211‧‧‧氧化物半導體層
210a、211a‧‧‧主動部分
210b、211b‧‧‧導電部分
215‧‧‧閘極絕緣層
220a、220b‧‧‧閘電極
225‧‧‧中間絕緣層
233a、233b‧‧‧源電極
236a、236b‧‧‧汲電極
240‧‧‧第一鈍化層
250‧‧‧第一電極
252‧‧‧隔堤
255‧‧‧有機發光層
260‧‧‧第二電極
Tr‧‧‧薄膜電晶體
ch1‧‧‧第一接觸孔
GL‧‧‧閘極線
DL‧‧‧資料線
dch‧‧‧汲極接觸孔
sch‧‧‧半導體層接觸孔
AL‧‧‧輔助線
P‧‧‧畫素區域
DA‧‧‧裝置區
E‧‧‧有機電激發光二極體
EVDD‧‧‧電源線
EVSS‧‧‧低電壓電源
VS‧‧‧電源設備
Vref‧‧‧共同訊號線
StgC‧‧‧儲存電容器
SL‧‧‧感測訊號線
STr‧‧‧薄膜電晶體
DTr‧‧‧薄膜電晶體
DTr1‧‧‧薄膜電晶體
DTr2‧‧‧薄膜電晶體
SDA‧‧‧開關區
DDA‧‧‧驅動區
第1A圖為習知技術之包含具有氧化物半導體層的薄膜電晶體之陣列基板之平面示意圖。
第1B圖為用於表示習知技術之薄膜電晶體的電流-電壓特性的圖形。
第2圖為本發明第一實施例的包含具有氧化物半導體層的薄膜電晶體之陣列基板之平面示意圖。
第3圖為沿第2圖的線III-III的剖面示意圖。
第4圖為本發明第一實施例的另一例子的剖面示意圖。
第5圖為本發明第一實施例的薄膜電晶體的電流-電壓特性的圖形。
第6圖為本發明第二實施例的陣列基板的剖面示意圖以及表示畫素區域的裝置區中的兩個薄膜電晶體。
第7A圖與第7B圖為本發明第二實施例的陣列基板的畫素區域的電路圖。
現在將結合圖式部份對本發明的較佳實施方式作詳細說明。其中在這些圖式部份中所使用的相同的參考標號代表相同或同類部件。
第2圖為本發明第一實施例的包含具有氧化物半導體層的 薄膜電晶體之陣列基板之平面示意圖，以及第3圖為沿第2圖的線III-III的剖面示意圖。為了便於解釋，放置有薄膜電晶體Tr的區域被定義為裝置區DA。
第2圖與第3圖中，作為開關與/或驅動元件的具有氧化物半導體層110的薄膜電晶體Tr形成於本發明第一實施例的陣列基板101的每一畫素區域P中。
雖然圖中未表示，還形成閘極線與資料線且彼此交叉以定義畫素區域P。
本文中，當薄膜電晶體Tr用作液晶顯示裝置或者有機發光二極體顯示裝置的開關薄膜電晶體時，薄膜電晶體Tr連接閘極線與資料線(圖中未表示)。當薄膜電晶體Tr用作有機發光二極體顯示裝置的驅動薄膜電晶體時，薄膜電晶體Tr並非直接連接閘極線與資料線(圖中未表示)，以及選擇性地連接開關薄膜電晶體(圖中未表示)、電源線(圖中未表示)以及畫素電極150。
吸收或反射光線且具有導電特性的光遮蔽圖案103形成於每一裝置區DA中。光遮蔽圖案103由金屬材料或半導體材料形成。
半導體材料可為非晶矽、多晶矽或者氧化物半導體材料。另外，半導體材料可為具有改善導電特性的摻雜雜質的非晶矽、導電氧化物半導體材料或者摻雜雜質的多晶矽。
此外，本發明第一實施例的陣列基板101中，輔助線AL形成於與光遮蔽圖案103不同的層上，以及透過第一接觸孔ch1連接光遮蔽圖案103。或者，輔助線AL可形成於與光遮蔽圖案103相同的層上，以 及連接光遮蔽圖案103以形成一體。輔助線AL可與閘極線(圖中未表示)或資料線(圖中未表示)平行且間隔開來。
各條輔助線AL的一端在顯示區外部的非顯示區中彼此連接，以及連接電源設備(圖中未表示)或者地(圖中未表示)，這樣恆定電壓被供應到各自的光遮蔽圖案103。
當輔助線AL形成於與光遮蔽圖案103相同的層上即陣列基板101上時，輔助線AL由與光遮蔽圖案103相同的材料形成。另一方面，當輔助線AL形成於與光遮蔽圖案103不同的層上時，輔助線AL由與閘極線(圖中未表示)或資料線(圖中未表示)相同的材料形成。
緩衝層105形成於光遮蔽圖案103上遍及陣列基板101全部上方。緩衝層105由無機絕緣材料例如氧化矽(SiO2)或者氮化矽(SiNx)形成。第一接觸孔ch1可形成於緩衝層105中以暴露光遮蔽圖案103的一端的表面。第一接觸孔ch1用於連接輔助線AL與光遮蔽圖案103。或者，當輔助線AL形成於與光遮蔽圖案103相同的層上時，省略緩衝層105中的第一接觸孔ch1。依照輔助線AL的位置，第一接觸孔ch1可延伸到閘極絕緣層115或中間絕緣層125內。
氧化物半導體層110為島狀，形成於緩衝層105上，以及重疊於光遮蔽圖案103。氧化物半導體層110由氧化物半導體材料例如氧化銦鎵鋅(indium gallium zinc oxide；IGZO)、氧化鋅錫(zinc tin oxide；ZTO)或者氧化鋅銦(zinc indium oxide；ZIO)形成。
其間，具有島狀的氧化物半導體層110包含兩個部分。即，氧化物半導體層110包含主動部分110a與導電部分110b，主動部分110a 中形成有通道，導電部分110b具有導電特性以及位於主動部分110a的兩側。
透過完成處理製程，導電部分110b具有改善的導電性能，這樣其中的氧離開到外部，從而提高金屬材料的源電極133與汲電極136的接觸電阻特性。
主動部分110a完全位於光遮蔽圖案103上，光遮蔽圖案103避免光線入射到主動部分110a的底表面上。此外，閘電極120避免光線入射到主動部分110a的頂表面上。
因此，本發明第一實施例的包含具有氧化物半導體層110的薄膜電晶體Tr之陣列基板101中，入射到氧化物半導體層110上尤其是主動部分110a上的外部光線被阻擋，限制主動部分110a中產生光電流。因此，避免降低薄膜電晶體Tr之特性。
閘極絕緣層115與閘電極120順序地形成於氧化物半導體層110上。更特別地，它們形成於主動部分110a上。閘極絕緣層115與閘電極120具有相同的平面形狀。閘極絕緣層115由無機絕緣材料形成，閘電極120由具有相對低電阻率的金屬材料形成。金屬材料具有等於或小於103歐姆．米(Ω．m)的電阻率較佳，具有10-6至10-9Ω．m範圍內的電阻率更佳。金屬材料可由從過渡金屬、後過渡金屬(post transition metals)以及多晶類金屬中選擇的一種形成。例如，金屬材料包含鈦(Ti)、銅(Cu)、鉬(Mo)、鎢(W)、鋅(Zn)、鋁(Al)、多晶矽(polycrystalline silicon；p-Si)以及氧化銦鎵鋅(IGZO)的主動通道聚合物其中之一。閘電極120具有單層結構或多層結構。
雖然圖式中未表示，閘極絕緣層115與閘極線(圖中未表 示)順序地形成於緩衝層105上方暴露於氧化物半導體層110以外。閘極絕緣層115與閘極線具有相同的平面形狀。閘極絕緣層115由無機絕緣材料形成，閘極線由具有相對低電阻率的金屬材料形成。閘極線具有單層結構或多層結構。
因此，閘極絕緣層115形成於閘電極120與閘極線(圖中未表示)兩者的下方。
本文中，根據裝置區DA中形成的薄膜電晶體Tr的功能，閘極線(圖中未表示)與閘電極120彼此連接或者彼此間隔。
當薄膜電晶體Tr用作開關薄膜電晶體時，閘電極120與閘極線(圖中未表示)彼此連接。另一方面，當薄膜電晶體Tr用作驅動薄膜電晶體時，閘電極120未連接閘極線(圖中未表示)且與閘極線(圖中未表示)間隔開來。
此時，舉個例子，閘極絕緣材料的無機絕緣材料例如可為氧化矽(SiO2)或者氮化矽(SiNx)。舉個例子，具有相對低電阻率的閘電極與閘極線的金屬材料可為鋁、鋁合金例如鋁釹合金、銅、銅合金、鉬以及鉬合金例如鉬鈦合金其中之一。
當閘極線與閘電極120具有單層結構時，閘極線與閘電極120由從上述金屬材料中選擇的一種形成。當閘極線與閘電極120具有多層結構時，閘極線與閘電極120由從上述金屬材料中選擇的不同材料形成且順序地成層，以及閘極線與閘電極120可具有雙層或多層結構。
本發明第一實施例的陣列基板101中，雖然閘極絕緣層115形成於閘電極120與閘極線(圖中未表示)對應的區域中，閘極絕緣層115 形成於第4圖所示的基板102的全部上方。第4圖為本發明第一實施例的另一例子的陣列基板的剖面示意圖。第4圖的陣列基板102中，氧化物半導體層110的導電部分110b僅僅對應半導體層接觸孔sch。
除了氧化物半導體層110的閘極絕緣層115與導電部分110b，第4圖的陣列基板102具有與第3圖的陣列基板101相同的結構，故省略其他的解釋。
請參考第2圖與第3圖，中間絕緣層125形成於整個基板101上方的閘電極120與閘極線(圖中未表示)上。中間絕緣層125由例如氧化矽(SiO2)或者氮化矽(SiNx)的無機絕緣材料形成。
中間絕緣層(inter-insulating layer)125包含半導體層接觸孔sch，暴露氧化物半導體層110的主動部分110a兩側處各自的導電部分110b。
資料線(圖中未表示)形成於具有半導體層接觸孔sch的中間絕緣層125上。資料線與閘極線(圖中未表示)交叉以定義畫素區域P。
此外，源電極133與汲電極136形成於中間絕緣層125上的裝置區DA中。透過半導體層接觸孔sch其中之一，源電極133接觸氧化物半導體層110的導電部分110b其中之一。汲電極136與源電極133間隔開來，以及透過其他的半導體層接觸孔sch接觸氧化物半導體層110的其他導電部分110b。
組成薄膜電晶體Tr的氧化物半導體層110、閘極絕緣層115、閘電極120、中間絕緣層125以及源電極133與汲電極136，順序地在裝置區DA中成層。
此外，雖然圖中未表示，當薄膜電晶體Tr用作開關元件時，源電極133連接資料線(圖中未表示)。
當薄膜電晶體Tr用作驅動元件時，源電極133與資料線(圖中未表示)並非彼此直接連接且彼此分離。此時，用作驅動元件的薄膜電晶體Tr的源電極133與汲電極136可分別連接用作開關元件的薄膜電晶體(圖中未表示)的源電極與汲電極(圖中未表示)，或者分別連接用作開關元件的薄膜電晶體(圖中未表示)的汲電極與源電極(圖中未表示)。
再者，雖然圖中未表示，當陣列基板101用於液晶顯示裝置時，共同線(圖中未表示)更形成於與閘極線(圖中未表示)相同的層上，且與閘極線間隔開來。或者，當陣列基板101用於有機發光二極體顯示裝置時，電源線(圖中未表示)更形成於與閘極線(圖中未表示)或資料線(圖中未表示)相同的層上，且與閘極線或資料線間隔開來。
另外，本發明第一實施例的陣列基板101中，輔助線AL形成於與資料線(圖中未表示)相同的層上，以及透過第一接觸孔ch1連接形成於緩衝層105與中間絕緣層125中的光遮蔽圖案103。或者輔助線AL可形成於與閘極線(圖中未表示)相同的層上。
接下來，第一鈍化層140形成於薄膜電晶體Tr與資料線上遍及陣列基板101全部上方。第一鈍化層140由無機絕緣材料例如氧化矽(SiO2)或者氮化矽(SiNx)或者絕緣材料例如苯環丁烯(benzocyclobutene；BCB)或光壓克力形成。
第一鈍化層140具有汲極接觸孔dch，用於暴露薄膜電晶體Tr的汲電極136。畫素電極150形成於每一畫素區域P中的第一鈍化層140 上，以及透過汲極接觸孔dch連接汲電極136。因此，本發明第一實施例的陣列基板101被完成。
本文中，當陣列基板101用於液晶顯示裝置時，與畫素電極150連接的薄膜電晶體Tr變為開關薄膜電晶體。當陣列基板101用於有機發光二極體顯示裝置時，與畫素電極連接的薄膜電晶體Tr變為驅動薄膜電晶體。
本發明第一實施例的陣列基板101中，與氧化物半導體層110的主動部分110a對應且與其重疊的光遮蔽圖案103不浮動，光遮蔽圖案103直接連接輔助線AL或者透過第一接觸孔ch1接觸輔助線AL。輔助線AL可連接電源設備(圖中未表示)或者地(圖中未表示)。
因此，舉個例子，恆定電壓例如-1伏特、0伏特或者+1伏特可從電源設備(圖中未表示)或者地(圖中未表示)透過輔助線AL被施加到顯示區的每一畫素區域P的裝置區DA中的薄膜電晶體Tr對應的光遮蔽圖案103。在用於驅動顯示區的驅動電路板(圖中未表示)中地可被具體化。
當光遮蔽圖案103透過輔助線AL連接供應恆定電壓的電源設備或者地時，無論何時光遮蔽圖案103可針對每一位置恆定充電。就是說，無論何時，光遮蔽圖案103中電荷的數量針對每一位置相同且可恆定。故光遮蔽圖案103處的電位恆定。
因此，本發明第一實施例的陣列基板101中，如第5圖所示，第5圖為本發明第一實施例的薄膜電晶體的電流-電壓特性的圖形，與第1圖的習知技術的陣列基板1不同，薄膜電晶體Tr的閥值電壓避免被 移位，其中因為第1圖的光遮蔽圖案10浮動且充電不同，所以第1圖的光遮蔽圖案10中電荷的數量不同，故第1圖的薄膜電晶體Tr的閥值電壓被移位。因此，避免降低薄膜電晶體Tr的特性，以及提高薄膜電晶體Tr的可靠性。
第6圖為本發明第二實施例的陣列基板的剖面示意圖以及表示畫素區域的裝置區中的兩個薄膜電晶體。第6圖的陣列基板可用於有機發光二極體顯示裝置。
此時，開關薄膜電晶體STr與驅動薄膜電晶體DTr形成於裝置區DA中。圖式中，雖然開關薄膜電晶體STr與驅動薄膜電晶體DTr彼此分離，但是開關薄膜電晶體STr的汲電極236a連接驅動薄膜電晶體DTr的閘電極220b。為了便於解釋，裝置區DA中定義形成有開關薄膜電晶體STr的開關區SDA與形成有驅動薄膜電晶體DTr的驅動區DDA。
本發明第二實施例的陣列基板201中，薄膜電晶體STr與DTr每一個的剖面結構與本發明第一實施例的第3圖的陣列基板101的薄膜電晶體Tr相同，所以可省略相同部分的解釋。
如第6圖所示，光遮蔽圖案203形成於陣列基板201上的每一裝置區DA中，光遮蔽圖案203與開關區SDA及驅動區DDA兩者對應且被重疊。
本發明第一實施例的第3圖的陣列基板101中，第3圖的一個光遮蔽圖案103對應第3圖的裝置區DA中的每一薄膜電晶體Tr且被其重疊。另一方面，本發明第二實施例的陣列基板201中，一個光遮蔽圖案203對應裝置區DA中的複數個薄膜電晶體STr與DTr且被其重疊。本 發明的第二實施例中，光遮蔽圖案203對應兩個或多個薄膜電晶體且被其重疊。
光遮蔽圖案203由金屬材料或半導體材料形成。舉個例子，半導體材料可為非晶矽、多晶矽或者氧化物半導體材料。另外，舉個例子，半導體材料可為具有改善導電性能的摻雜雜質的非晶矽、導電的氧化物半導體材料或者摻雜雜質的多晶矽。
緩衝層205形成於整個陣列基板201上的光遮蔽圖案203上。
此外，氧化物半導體層210與211、閘極絕緣層215、閘電極220a與220b、具有半導體層接觸孔sch的中間絕緣層225，以及源電極233a與233b及汲電極236a與236b順序地形成於與光遮蔽圖案203對應的緩衝層205上。源電極233a與233b以及汲電極236a與236b分別透過半導體層接觸孔sch接觸氧化物半導體層210與211的導電部分210b與211b，其中氧化物半導體層210與211包含主動部分210a與211a以及導電部分210b與211b。
開關區SDA中順序成層的氧化物半導體層210、閘極絕緣層215、閘電極220a、中間絕緣層225，以及源電極233a與汲電極236a組成開關薄膜電晶體STr。驅動區DDA中順序成層的氧化物半導體層211、閘極絕緣層215、閘電極220b、中間絕緣層225以及源電極233a與汲電極236a組成驅動薄膜電晶體DTr。
雖然一個驅動薄膜電晶體DTr形成於驅動區DDA中，但是驅動區DDA中也可形成兩個或多個驅動薄膜電晶體，其中每一個具有相同 的結構。此時，驅動薄膜電晶體根據需要以各種方式彼此連接。
開關區SDA中開關薄膜電晶體STr的閘電極220a連接閘極線(圖中未表示)，此閘極線沿第一方向形成於與閘電極220a相同的層中。開關薄膜電晶體STr的源電極233a連接資料線(圖中未表示)，此資料線沿與閘極線交叉的第二方向形成於與源電極233a相同的層中。驅動薄膜電晶體DTr連接開關薄膜電晶體STr與電源線(圖中未表示)，電源線係平行於閘極線或資料線而形成。
其間，輔助線AL形成於與源電極233a與233b及汲電極236a與236b相同的層上，以及透過中間絕緣層225、閘極絕緣層215與緩衝層205中形成的第一接觸孔ch1連接光遮蔽圖案203。
輔助線AL可形成於閘電極220a與220b相同的層上，以及透過閘極絕緣層215與緩衝層205中形成的接觸孔連接光遮蔽圖案203。輔助線AL可形成於與光遮蔽圖案203相同的層上且由與光遮蔽圖案203相同的材料形成，以及可直接連接光遮蔽圖案203以形成一體。
第一鈍化層240形成於開關薄膜電晶體STr與驅動薄膜電晶體DTr上。第一鈍化層240包含汲極接觸孔dch，暴露驅動薄膜電晶體DTr的汲電極236b。
第一電極250形成於每一畫素區域P的第一鈍化層240中。第一電極250透過汲極接觸孔dch接觸驅動薄膜電晶體DTr的汲電極236b。
隔堤(bank)252形成於包含裝置區DA的畫素區域P的邊界中的第一電極250上。隔堤252與第一電極250的邊緣重疊。有機發光層255形成於隔堤252所包圍的畫素區域P中的第一電極250上。第二電 極260形成於有機發光層255上遍及顯示區整個上方。因此，本發明第二實施例的陣列基板201被完成。
畫素區域P中順序成層的第一電極250、有機發光層255以及第二電極260組成有機電激發光二極體E。
第7A圖與第7B圖為本發明第二實施例的陣列基板的畫素區域的電路圖。第7A圖表示畫素區域的顯示區中的開關薄膜電晶體與驅動薄膜電晶體，以及第7B圖表示畫素區域的顯示區中開關薄膜電晶體與兩個驅動薄膜電晶體。
第7A圖中，閘極線GL、資料線DL與電源線EVDD定義畫素區域。開關薄膜電晶體STr、驅動薄膜電晶體DTr、儲存電容器StgC以及有機電激發光二極體E形成於畫素區域中。
更特別地，閘極線GL沿第一方向形成，資料線DL沿與第一方向交叉的第二方向形成，以及電源線EVDD形成為與資料線DL分開以施加電源電壓。
此外，畫素區域中，開關薄膜電晶體STr形成於閘極線GL與資料線DL的交叉部分處，驅動薄膜電晶體DTr電連接開關薄膜電晶體STr。
本文中，有機電激發光二極體E的第一電極連接連接驅動薄膜電晶體DTr的汲電極，驅動薄膜電晶體DTr的源電極連接電源線EVDD。有機電激發光二極體E的第二電極連接低電壓電源EVSS。因此，驅動薄膜電晶體DTr將來自電源線EVDD的電源電壓提供到有機電激發光二極體E。
再者，儲存電容器StgC形成於驅動薄膜電晶體DTr的閘電極與源電極之間。
因此，當訊號透過閘極線GL被施加到開關薄膜電晶體STr時，開關薄膜電晶體STr打開。資料電壓透過資料線DL被提供到驅動薄膜電晶體DTr的閘電極，驅動薄膜電晶體DTr打開。電源電壓從電源線EVDD被施加到驅動薄膜電晶體DTr，有機電激發光二極體E發射光線。
此時，如果驅動薄膜電晶體DTr打開時，判定有機電激發光二極體E中流動的電流的位準，因此有機電激發光二極體E表現出灰階。
其間，第7B圖中，開關薄膜電晶體STr以及兩個驅動薄膜電晶體DTr1與DTr2形成於畫素區域的裝置區中。額外的驅動薄膜電晶體DTr2被稱為感測薄膜電晶體。感測薄膜電晶體DTr2的汲電極連接驅動薄膜電晶體DTr1的汲電極，感測薄膜電晶體DTr2的閘電極連接感測訊號線SL，感測薄膜電晶體DTr2的源電極連接共同訊號線Vref，共同訊號線Vref可被稱為參考線。
當感測薄膜電晶體DTr2被增加到裝置區中時，感測訊號線SL與共同訊號線Vref還被增加且連接感測薄膜電晶體DTr2。感測薄膜電晶體DTr2能夠穩定地控制施加到有機電激發光二極體E的電壓，可提高顯示裝置的影像品質。
具有上述結構的本發明第二實施例的陣列基板中，一個光遮蔽圖案203形成於每一畫素區域的裝置區域中。光遮蔽圖案203連接電壓設備VS或者地(圖中未表示)。
請參考第6圖以及第7A圖與第7B圖，開關薄膜電晶體STr 以及驅動薄膜電晶體DTr(DTr1與DTr2)的氧化物半導體層210與211重疊於光遮蔽圖案203，且緩衝層205被插於兩者之間。開關薄膜電晶體STr以及驅動薄膜電晶體DTr(DTr1與DTr2)的每一個具有第二閘電極的效果。
然而，因為光遮蔽圖案203連接電源設備VS或地(圖中未表示)，舉個例子，非常低的恆定電壓例如-1伏特、0伏特或者+1伏特被施加到光遮蔽圖案203。恆定電壓低於閥值電壓Vth，閥值電壓Vth為打開薄膜電晶體STr與DTr(DTr1與DTr2)所需要的最小閘極電壓。因此，由於光遮蔽圖案203的緣故，通道並非實質地形成於氧化物半導體層210與211中。
此外，光遮蔽圖案203中電荷的數量對於每一位置恆定，光遮蔽圖案203處的電位也恆定。因此，由於光遮蔽圖案203中電荷數量的差別的緣故，薄膜電晶體STr與DTr(DTr1與DTr2)的閥值電壓避免被移位。因此，避免薄膜電晶體STr與DTr(DTr1與DTr2)的特性降低，以及提高薄膜電晶體STr與DTr(DTr1與DTr2)的可靠性。此外，由此避免了後像(afterimages)，故提高了顯示裝置的影像品質。
其間，雖然圖中未表示，光遮蔽圖案可具有與顯示區相同或更大的寬度，以及相同線上顯示區中的光遮蔽圖案可彼此連接以形成一體。這種情況下，輔助線可形成於非顯示區中，光遮蔽圖案連接非顯示區中的輔助線。此時，輔助線連接電源設備或者地。當輔助線形成於非顯示區中時，有機發光二極體顯示裝置具有更改良的開口率。
此外，第7A圖與第7B圖中，光遮蔽圖案203形成於第7圖中的開關薄膜電晶體STr與驅動薄膜電晶體DTr(第7B圖中的DTr1與 DTr2)的氧化物半導體層下方，以及連接輔助線AL。或者，在開關薄膜電晶體STr的氧化物半導體層下方沒有光遮蔽圖案，光遮蔽圖案203僅僅形成於第7圖中的驅動薄膜電晶體DTr的氧化物半導體層或者第7B圖中的驅動薄膜電晶體DTr1與DTr2的氧化物半導體層的下方，以及連接輔助線AL。
雖然本發明的實施例揭露如上所述，然並非用以限定本發明，任何熟習相關技藝者，在不脫離本發明的精神和範圍內，舉凡依本發明申請範圍所述的形狀、構造、特徵及數量當可做些許的變更，因此本發明的專利保護範圍須視本說明書所附的申請專利範圍所界定者為準。
101‧‧‧陣列基板
103‧‧‧光遮蔽圖案
110‧‧‧氧化物半導體層
110a‧‧‧主動部分
110b‧‧‧導電部分
120‧‧‧閘電極
133‧‧‧源電極
136‧‧‧汲電極
140‧‧‧第一鈍化層
ch1‧‧‧第一接觸孔
GL‧‧‧閘極線
dch‧‧‧汲極接觸孔
sch‧‧‧半導體層接觸孔
AL‧‧‧輔助線
P‧‧‧畫素區域

Claims (20)

  1. 一種陣列基板，具有至少兩個薄膜電晶體，該陣列基板包含：閘極線與資料線，形成於該陣列基板上且定義一畫素區域，其中該至少兩個薄膜電晶體位於該顯示區域的一裝置區中；一光遮蔽圖案，排列於該顯示區中的該陣列基板上，其中該至少兩個薄膜電晶體與該光遮蔽圖案重疊；一輔助線，連接該光遮蔽圖案且供應一恆定電壓到該光遮蔽圖案，其中該輔助線與該等閘極線與資料線其中之一平行且分隔開來；一緩衝層，由一無機材料製成且位於該陣列基板的該光遮蔽圖案與一表面上；一半導體層，位於該緩衝層與該光遮蔽圖案上；以及一中間絕緣層，位於該半導體層上，其中該半導體層包含一主動部分與複數個導電部分，該主動部分完全位於該光遮蔽圖案上且其上形成有一通道，該等導電部分位於該主動部分的側面，其中該至少兩個薄膜電晶體包含位於該裝置區中的一開關薄膜電晶體與一驅動薄膜電晶體，其中該至少兩個薄膜電晶體彼此分離，其中該開關薄膜電晶體的一汲電極連接該驅動薄膜電晶體的一閘電極。
  2. 如請求項1所述之陣列基板，其中該輔助線排列於與該光遮蔽圖案不同的層上且藉由一第一接觸孔連接該光遮蔽圖案。
  3. 如請求項1所述之陣列基板，其中該輔助線與該光遮蔽圖案形成一體。
  4. 如請求項1所述之陣列基板，其中該光遮蔽圖案係為一金屬材料或者一半導體材料其中之一。
  5. 如請求項4所述之陣列基板，其中該半導體材料包含非晶矽、多晶矽與氧化物半導體材料其中之一。
  6. 如請求項1所述之陣列基板，其中該半導體層係為氧化銦鎵鋅(indium gallium zinc oxide；IGZO)、氧化鋅錫(zinc tin oxide；ZTO)與氧化鋅銦(zinc indium oxide；ZIO)其中之一。
  7. 一種陣列基板，包含：至少兩個薄膜電晶體；一光遮蔽圖案，與該至少兩個薄膜電晶體中的一個薄膜電晶體重疊；一輔助線，連接該光遮蔽圖案且供應一恆定電壓到該光遮蔽圖案；一緩衝層，位於該光遮蔽圖案上；其中該至少兩個薄膜電晶體的該一個薄膜電晶體之一半導體層位於該緩衝層上並與該光遮蔽圖案重疊，其中該至少兩個薄膜電晶體包含位於該裝置區中的一 開關薄膜電晶體與一驅動薄膜電晶體，其中該開關薄膜電晶體的一汲電極連接該驅動薄膜電晶體的一閘電極。
  8. 如請求項7所述之陣列基板，其中該光遮蔽圖案與該至少兩個薄膜電晶體的其它薄膜電晶體重疊。
  9. 如請求項7所述之陣列基板，其中該輔助線排列於與該光遮蔽圖案不同的層上且藉由一第一接觸孔連接該光遮蔽圖案。
  10. 如請求項7所述之陣列基板，其中該輔助線與該光遮蔽圖案形成一體。
  11. 如請求項7所述之陣列基板，其中該光遮蔽圖案係為一金屬材料或者一半導體材料其中之一。
  12. 如請求項11所述之陣列基板，其中該半導體材料包含非晶矽、多晶矽與氧化物半導體材料其中之一。
  13. 如請求項7所述之陣列基板，其中該半導體層係為氧化銦鎵鋅(indium gallium zinc oxide；IGZO)、氧化鋅錫(zinc tin oxide；ZTO)與氧化鋅銦(zinc indium oxide；ZIO)其中之一。
  14. 如請求項7所述之陣列基板，其中該至少兩個薄膜電晶體的該一個薄膜電晶體更包含：一閘極絕緣層與一閘電極，位於該半導體層的該主動部分上。
  15. 如請求項14所述之陣列基板，其中該閘極絕緣層係位於與該閘電極對應的區上。
  16. 如請求項14所述之陣列基板，其中該閘極絕緣層係位於該緩衝層上。
  17. 如請求項7所述之陣列基板，更包含第二接觸孔，位於該半導體層上的該中間絕緣層中且暴露該半導體層的該等導電部分的一表面。
  18. 如請求項17所述之陣列基板，其中該至少兩個薄膜電晶體的該一個薄膜電晶體更包含源電極與汲電極，位於該中間絕緣層上的該裝置區中，其中該源電極與汲電極藉由該等第二接觸孔分別接觸該等導電部分其中之一。
  19. 如請求項18所述之陣列基板，更包含一第一鈍化層，位於該陣列基板上方，其中該第一鈍化層係為一無機絕緣材料與一有機絕緣材料其中之一。
  20. 如請求項19所述之陣列基板，更包含一畫素電極，位於該第一鈍化層上，其中該畫素電極藉由一汲極接觸孔接觸該汲電極。
TW103139257A 2013-12-26 2014-11-12 陣列基板 TWI578501B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130163900A KR102141557B1 (ko) 2013-12-26 2013-12-26 어레이 기판

Publications (2)

Publication Number Publication Date
TW201526209A TW201526209A (zh) 2015-07-01
TWI578501B true TWI578501B (zh) 2017-04-11

Family

ID=52013407

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139257A TWI578501B (zh) 2013-12-26 2014-11-12 陣列基板

Country Status (6)

Country Link
US (1) US9660090B2 (zh)
KR (1) KR102141557B1 (zh)
CN (1) CN104752436B (zh)
DE (1) DE102014118009B4 (zh)
GB (1) GB2521727B (zh)
TW (1) TWI578501B (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102141557B1 (ko) 2013-12-26 2020-08-05 엘지디스플레이 주식회사 어레이 기판
KR102238994B1 (ko) * 2014-07-17 2021-04-12 엘지디스플레이 주식회사 표시장치
KR102417266B1 (ko) * 2015-01-27 2022-07-05 삼성디스플레이 주식회사 표시 장치 및 그 접촉 감지 방법
EP3089144B1 (en) * 2015-04-29 2018-04-11 LG Display Co., Ltd. Shift register using oxide transistor and display device using the same
CN104965364B (zh) * 2015-07-14 2018-03-30 武汉华星光电技术有限公司 阵列基板及驱动阵列基板的方法
KR102316561B1 (ko) * 2015-07-31 2021-10-25 엘지디스플레이 주식회사 산화물 트랜지스터를 이용한 쉬프트 레지스터 및 그를 이용한 표시 장치
KR102367215B1 (ko) 2015-08-31 2022-02-24 엘지디스플레이 주식회사 유기발광표시장치
KR102384370B1 (ko) * 2015-10-27 2022-04-08 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR102456351B1 (ko) * 2015-12-17 2022-10-19 엘지디스플레이 주식회사 플렉시블 유기 발광 표시 장치
US10083991B2 (en) * 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR102387791B1 (ko) * 2015-12-31 2022-04-15 엘지디스플레이 주식회사 유기전계 발광표시장치 및 그 제조방법
KR102567715B1 (ko) * 2016-04-29 2023-08-17 삼성디스플레이 주식회사 트랜지스터 패널 및 그 제조 방법
KR102424445B1 (ko) * 2016-05-03 2022-07-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20170338252A1 (en) * 2016-05-17 2017-11-23 Innolux Corporation Display device
KR102654924B1 (ko) * 2016-06-16 2024-04-05 삼성디스플레이 주식회사 표시장치
TWI625847B (zh) * 2016-09-09 2018-06-01 友達光電股份有限公司 畫素結構及其製作方法
KR102693312B1 (ko) * 2016-09-30 2024-08-07 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102699551B1 (ko) * 2016-10-27 2024-08-26 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102541552B1 (ko) 2016-11-30 2023-06-07 엘지디스플레이 주식회사 트랜지스터 기판 및 이를 이용한 유기발광표시패널과 유기발광표시장치
KR102662278B1 (ko) * 2016-11-30 2024-05-02 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102799493B1 (ko) * 2016-12-16 2025-04-22 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
KR102599536B1 (ko) * 2017-01-26 2023-11-08 삼성전자 주식회사 생체 센서를 갖는 전자 장치
CN108470717B (zh) 2017-02-22 2021-04-06 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板及显示装置
KR102484363B1 (ko) * 2017-07-05 2023-01-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN107492567B (zh) * 2017-08-30 2020-06-02 上海天马有机发光显示技术有限公司 一种显示基板及显示装置
CN107799570A (zh) * 2017-10-09 2018-03-13 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法
KR102461391B1 (ko) * 2017-10-16 2022-10-31 엘지디스플레이 주식회사 대면적 유기발광 다이오드 표시장치
KR102455499B1 (ko) * 2017-11-01 2022-10-14 엘지디스플레이 주식회사 표시장치
CN107910301B (zh) 2017-11-23 2020-08-04 合肥鑫晟光电科技有限公司 显示基板的制作方法、显示基板及显示装置
KR102052434B1 (ko) * 2017-12-11 2019-12-05 엘지디스플레이 주식회사 컨택 구조 및 이를 이용한 전계발광 표시장치
KR102598753B1 (ko) * 2017-12-12 2023-11-03 엘지디스플레이 주식회사 산화물 반도체 패턴을 포함하는 디스플레이 장치
JP7085352B2 (ja) * 2018-01-15 2022-06-16 株式会社ジャパンディスプレイ 表示装置
CN108511461A (zh) * 2018-03-29 2018-09-07 武汉华星光电技术有限公司 显示装置及其阵列基板
KR102477477B1 (ko) 2018-05-02 2022-12-14 삼성디스플레이 주식회사 화소 유닛, 이를 포함하는 표시 장치 및 이의 구동 방법
CN108807549B (zh) * 2018-06-01 2021-03-23 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板及其制造方法
KR102675480B1 (ko) * 2018-06-15 2024-06-13 삼성디스플레이 주식회사 표시 장치
CN110212035B (zh) * 2018-08-10 2023-12-19 友达光电股份有限公司 晶体管结构及其操作方法
KR102426708B1 (ko) 2018-09-07 2022-07-29 삼성디스플레이 주식회사 디스플레이 장치
KR102741523B1 (ko) * 2018-10-24 2024-12-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102537379B1 (ko) 2018-12-21 2023-05-26 삼성디스플레이 주식회사 발광 표시 장치
KR102839408B1 (ko) * 2019-01-17 2025-07-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102690931B1 (ko) 2019-01-17 2024-08-01 삼성디스플레이 주식회사 표시 장치와 그의 제조 방법
CN111613637B (zh) * 2019-02-26 2022-10-28 京东方科技集团股份有限公司 一种显示基板及其不良调整方法和显示装置
CN110289318A (zh) * 2019-06-27 2019-09-27 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、goa驱动电路和阵列基板
KR102667613B1 (ko) 2019-08-08 2024-05-23 삼성디스플레이 주식회사 표시 장치
KR20210126840A (ko) * 2020-04-10 2021-10-21 삼성디스플레이 주식회사 감지 모듈 및 이를 갖는 표시장치
CN111668242A (zh) * 2020-07-02 2020-09-15 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制备方法
CN114556579B (zh) 2020-09-10 2025-09-02 京东方科技集团股份有限公司 显示基板和显示面板
CN112289807A (zh) * 2020-10-27 2021-01-29 武汉华星光电半导体显示技术有限公司 一种oled显示面板
KR20220082180A (ko) * 2020-12-09 2022-06-17 삼성디스플레이 주식회사 표시패널
CN114203738B (zh) * 2021-12-13 2025-11-28 武汉华星光电技术有限公司 一种阵列基板及显示终端
KR102874688B1 (ko) * 2021-12-16 2025-10-22 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102893342B1 (ko) 2021-12-16 2025-11-28 엘지디스플레이 주식회사 폴더블 표시장치
CN114690498B (zh) * 2022-03-31 2024-06-11 鄂尔多斯市源盛光电有限责任公司 阵列基板及显示装置
WO2023230871A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 显示面板及显示装置
KR20240017547A (ko) * 2022-08-01 2024-02-08 엘지디스플레이 주식회사 산화물 반도체 패턴을 포함하는 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치
CN116456756A (zh) * 2023-04-26 2023-07-18 湖北长江新型显示产业创新中心有限公司 显示面板及其制作方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080062112A1 (en) * 2006-08-31 2008-03-13 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US20100123947A1 (en) * 2008-11-20 2010-05-20 Don-Chan Cho Flat panel display and manufacturing method thereof
US20130256652A1 (en) * 2012-04-02 2013-10-03 Yong Su LEE Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695299B1 (ko) * 2000-05-12 2007-03-14 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
US6825496B2 (en) 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2002353424A (ja) * 2001-03-23 2002-12-06 Seiko Epson Corp 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器
SG110008A1 (en) 2002-12-10 2005-04-28 Oki Techno Ct Singapore Pte A method of segmenting a re-ordering buffer of wcdma hsdpa system and mapping data thereto
US7192812B2 (en) 2002-12-20 2007-03-20 Seiko Epson Corporation Method for manufacturing electro-optical substrate
KR100546707B1 (ko) * 2003-04-30 2006-01-26 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그의 형성방법
KR100790966B1 (ko) * 2005-06-20 2008-01-02 삼성전자주식회사 컬러 필터별 균일한 광감도를 갖는 ｃｍｏｓ 이미지 센서
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR101626029B1 (ko) * 2009-02-18 2016-06-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판
US20130300968A1 (en) * 2011-01-27 2013-11-14 Sharp Kabushiki Kaisha Substrate for liquid crystal display panel and liquid crystal display device
CN202512549U (zh) * 2012-03-23 2012-10-31 京东方科技集团股份有限公司 一种触摸液晶显示装置、液晶显示面板及上部基板
KR102141557B1 (ko) 2013-12-26 2020-08-05 엘지디스플레이 주식회사 어레이 기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080062112A1 (en) * 2006-08-31 2008-03-13 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US20100123947A1 (en) * 2008-11-20 2010-05-20 Don-Chan Cho Flat panel display and manufacturing method thereof
US20130256652A1 (en) * 2012-04-02 2013-10-03 Yong Su LEE Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same

Also Published As

Publication number Publication date
KR102141557B1 (ko) 2020-08-05
GB2521727A (en) 2015-07-01
US9660090B2 (en) 2017-05-23
US20150187959A1 (en) 2015-07-02
KR20150075687A (ko) 2015-07-06
GB2521727B (en) 2016-02-24
GB2521727A8 (en) 2015-08-12
DE102014118009B4 (de) 2021-08-12
GB201418766D0 (en) 2014-12-03
TW201526209A (zh) 2015-07-01
DE102014118009A1 (de) 2015-07-02
CN104752436A (zh) 2015-07-01
CN104752436B (zh) 2018-04-10

Similar Documents

Publication Publication Date Title
TWI578501B (zh) 陣列基板
CN108122928B (zh) 包括多类型薄膜晶体管的有机发光显示装置
CN106328689B (zh) 薄膜晶体管基板和包括该薄膜晶体管基板的显示装置
US9978826B2 (en) Organic light emitting display device
KR102454728B1 (ko) 유기 발광 표시 장치
US8697535B2 (en) Thin film transistor substrate and method for fabricating the same
US9607996B2 (en) Semiconductor device
TWI575732B (zh) 畫素結構及其顯示面板
CN108511462A (zh) 有机发光二极管显示装置
WO2018180617A1 (ja) アクティブマトリクス基板、液晶表示装置および有機ｅｌ表示装置
US11158710B2 (en) Display device
US9989752B2 (en) Electrowetting device
US20250040194A1 (en) Thin Film Transistor Array Substrate and Display Device
KR102814905B1 (ko) 표시 장치 및 이의 제조 방법
US10503035B2 (en) Display device
JP7648246B2 (ja) 薄膜トランジスタ
US7994505B2 (en) Liquid crystal display device
US20120075260A1 (en) Active-matrix organic el display device and method for driving same
CN109690661A (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
US10263016B2 (en) Active matrix substrate and method for producing the same
KR20120108900A (ko) 표시 장치
CN110447092A (zh) 薄膜晶体管基板及其制造方法
KR20240039742A (ko) 표시 패널 및 표시장치
CN117222254A (zh) 显示设备
US20140192287A1 (en) Display device