[go: up one dir, main page]

TWI576691B - 微控制器 - Google Patents

微控制器 Download PDF

Info

Publication number
TWI576691B
TWI576691B TW102131554A TW102131554A TWI576691B TW I576691 B TWI576691 B TW I576691B TW 102131554 A TW102131554 A TW 102131554A TW 102131554 A TW102131554 A TW 102131554A TW I576691 B TWI576691 B TW I576691B
Authority
TW
Taiwan
Prior art keywords
mode
register
microcontroller
memory
controller
Prior art date
Application number
TW102131554A
Other languages
English (en)
Other versions
TW201432433A (zh
Inventor
西島辰司
小林英智
熱海知昭
加藤清
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201432433A publication Critical patent/TW201432433A/zh
Application granted granted Critical
Publication of TWI576691B publication Critical patent/TWI576691B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Thin Film Transistor (AREA)
  • Microcomputers (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)

Description

微控制器
本發明係關於一種物體、方法或製造方法。或者，本發明係關於一種製程(process)、機器(machine)、產品(manufacture)或元件(composition of matter)。尤其是，本發明關於一種半導體裝置、顯示裝置、發光裝置、蓄電裝置、上述裝置的驅動方法或它們的製造方法。尤其是，本發明例如係關於一種微控制器。注意，微控制器是半導體裝置之一，有時稱為微控制器單元、MCU、μC等。
在本說明書中，半導體裝置指的是能夠藉由利用半導體特性而工作的所有裝置，因此電光裝置、半導體電路及電子裝置都是半導體裝置。
隨著半導體裝置的微型化技術的進步，越來越提高微控制器的整合度。由此，微控制器內部的各種半導體元件(例如，電晶體等)的洩漏電流增加，而微控制器的耗電量大幅度地增加。因此，近年來，微控制器的低 耗電量化成為主要的課題之一。
作為用來實現微控制器的低耗電量化的方法之一，有如下技術(參照專利文獻1)：將構成微控制器的電路方塊中的在工作時不需要的電路方塊轉移到低耗電量模式。
[專利文獻1]日本專利申請公開平10-301659號公報
在電源被關閉的電路方塊中，由於在關閉電源時整合電路內的所有節點的邏輯立即揮發，所以關閉電源的時序限於所進行的處理完全結束之後。
鑒於上述問題，本發明的一個方式的目的之一是提供一種藉由關閉對在工作時不需要的電路供應電源來降低耗電量的微控制器等。或者，本發明的一個方式的目的之一是提供一種能夠適當地切換工作模式的半導體裝置等。或者，本發明的一個實施例的目的之一是提供一種能夠高速地切換工作模式的半導體裝置等。或者，本發明的一個實施例的目的之一是提供一種能夠適當地控制關閉電源電壓的供應的時序的半導體裝置等。或者，本發明的一個實施例的目的之一是提供一種迅速回應的半導體裝置等。或者，本發明的一個實施例的目的之一是提供一種能夠正確地讀出資料的半導體裝置等。或者，本發明的一個 實施例的目的之一是提供使用透明半導體層的半導體裝置等。或者，本發明的一個實施例的目的之一是提供一種使用高可靠性半導體層的半導體裝置等。或者，本發明的一個實施例的目的之一是提供一種新穎的半導體裝置等。注意，這些目的並不妨礙其他目的的存在。注意，本發明的一個實施例不必須要達到上述所有目的。另外，從說明書、圖式、申請專利範圍等的記載得知並可以抽出上述以外的目的。
所公開的發明的一個實施例是一種微控制器，包括：輸入電源電位的端子；CPU；非揮發性記憶體；具有測量時間的功能並輸出第一中斷信號的第一週邊電路；用作與外部設備的介面並輸出第二中斷信號的第二週邊電路；對從外部輸入的類比信號進行處理並輸出第三中斷信號的第三週邊電路；判斷第一至第三中斷信號的優先度並輸出第四中斷信號的中斷控制器；用於第一至第三週邊電路、CPU及中斷控制器的第一至第五暫存器；對第一至第三週邊電路、CPU、記憶體、中斷控制器、第一暫存器、第四暫存器及第五暫存器進行電源電位的供應及停止的電源閘；控制電源閘的控制器；以及控制器用第六暫存器。
上述實施例的微控制器作為工作模式至少具有第一至第三工作模式。第一工作模式是使微控制器的所有電路處於活動狀態的模式。第二工作模式是使控制器、第一週邊電路、第一暫存器、第二暫存器及第六暫存器處 於活動狀態並使其他電路處於非活動狀態的模式。第三工作模式是使控制器及第六暫存器處於活動狀態並使其他電路處於非活動狀態的模式。根據CPU的指令開始從第一工作模式轉移到第二或第三工作模式的處理。另外，藉由將第一中斷信號輸入到控制器，開始從第二工作模式轉移到第一工作模式的處理。另外，藉由將中斷信號從外部輸入到控制器，開始從第三工作模式轉移到第一工作模式的處理。
第一暫存器、第四暫存器及第五暫存器包括揮發性記憶體和非揮發性記憶體，在電源閘關閉電源供應之前該揮發性記憶體的資料轉移到該非揮發性記憶體，在電源閘再次開始電源供應時，轉移到該非揮發性記憶體的資料寫入到該揮發性記憶體。
此外，與第一暫存器等同樣，在其他暫存器如第三暫存器中也可以設置揮發性記憶體和非揮發性記憶體。在此情況下也在電源閘關閉電源供應之前該揮發性記憶體的資料轉移到該非揮發性記憶體，在電源閘再次開始電源供應時，轉移到該非揮發性記憶體的資料寫入到該揮發性記憶體。
在上述實施例中，上述記憶體的記憶單元可以包括使用氧化物半導體層的電晶體及使用矽的電晶體。此外，暫存器的非揮發性記憶體可以包括使用氧化物半導體層的電晶體及使用矽的電晶體。
根據本發明的一個實施例可以對在工作時不 需要的電路進行電源關閉，由此能夠實現微控制器的低耗電量化。
另外，藉由在當低耗電量模式時進行電源關閉的暫存器中設置非揮發性記憶體，可以擴大電源關閉的時序的自由度，並且可以提供能夠高速回復到電源關閉之前的狀態的微控制器。
MCLK、TCLK‧‧‧時脈信號
T0IRQ、P0IRQ、C0IRQ、INT、NMI‧‧‧中斷信號
100、190、500‧‧‧微控制器
101至104‧‧‧單元
110‧‧‧CPU
111‧‧‧匯流排橋
112‧‧‧RAM
113‧‧‧記憶體介面
115‧‧‧時脈生成電路
120‧‧‧控制器
121‧‧‧中斷控制器
122、146、152‧‧‧I/O介面
130‧‧‧電源閘單元
131、132‧‧‧開關電路
140‧‧‧時脈生成電路
141‧‧‧石英振盪電路
142‧‧‧振盪子
143‧‧‧石英振盪子
145‧‧‧計時器電路
150‧‧‧I/O埠
151‧‧‧比較器
161至163‧‧‧匯流排
164‧‧‧資料匯流排
170至176‧‧‧連接端子
180、183至187‧‧‧暫存器
FN、FN1、FN2‧‧‧節點
200‧‧‧暫存器
201、202‧‧‧記憶體電路
203、204、207‧‧‧電晶體
205‧‧‧電容元件
206‧‧‧傳輸閘
209‧‧‧反相器
220至224‧‧‧反相器
226至228‧‧‧傳輸閘
229、230‧‧‧NAND
300‧‧‧微控制器
301‧‧‧匯流排
BL‧‧‧位元線
RWL‧‧‧字線
WWL‧‧‧字線
400‧‧‧記憶單元
401至403‧‧‧電晶體
404‧‧‧電容元件
405‧‧‧電源供應線
511至515、591、592‧‧‧期間
596至598‧‧‧處理
800‧‧‧半導體基板
801‧‧‧元件分離用絕緣膜
802‧‧‧p井
803、807‧‧‧雜質區
804、808‧‧‧低濃度雜質區
805、809‧‧‧閘極電極
806、831‧‧‧閘極絕緣膜
810至813、817至820、822、823‧‧‧佈線
816、821、824、844、845‧‧‧絕緣膜
830‧‧‧氧化物半導體層
832、833、846‧‧‧導電膜
834‧‧‧閘極電極
835、836‧‧‧側壁
860至862‧‧‧電晶體
在圖式中：圖1是示出微控制器的結構的一個例子的方塊圖；圖2是示出微控制器的佈局的一個例子的圖；圖3是示出投入電源時的處理的一個例子的流程圖；圖4是示出從Active模式轉移到Noff1模式、Noff2模式的處理的一個例子的流程圖；圖5是示出從Noff1、Noff2模式轉移到Active模式的處理的一個例子的流程圖；圖6是示出暫存器的結構的一個例子的電路圖；圖7是示出RAM的記憶單元的結構的一個例子的電路圖；圖8是示出微控制器的結構的一個例子的剖面圖；圖9是示出微控制器的結構的一個例子的方塊圖；圖10是微控制器的光學顯微鏡照片；圖11是為了確認CPU的暫存器的工作而檢測出的微 控制器的輸入輸出端子的信號波形圖；圖12A和圖12B是圖11的信號波形的放大圖，並且是在Active模式中工作的期間的信號波形圖；圖13是示出微控制器的結構的一個例子的方塊圖；圖14是示出暫存器的結構的一個例子的電路圖；圖15是示出暫存器的工作的一個例子的時序圖；圖16A和圖16B是說明用來進行耗電量的評價的樣本程式的圖，圖16A示出驅動2(集中備份法：Centralized backup method)，圖16B示出驅動1(分散式備份法：Distributed backup method)；圖17是示出驅動1和驅動2的耗電量的評價結果的圖表；圖18是示出驅動1和驅動2中的對於主處理期間的耗電量的測量結果及其近似直線(虛線)的圖；圖19是示出再次開始電源供應之後直到開始主處理的程式的圖，圖19A示出驅動1，圖19B示出驅動2；圖20是示出微控制器的結構的一個例子的方塊圖；圖21是示出暫存器的結構的一個例子的電路圖；圖22是示出暫存器的工作的一個例子的時序圖；圖23是PMU的狀態遷移圖；圖24是示出電源閘控的工作波形的圖；圖25A是示出平均電源電流與反復時間的關係的圖表，圖25B和圖25C是說明反復時間的圖；圖26是包括微控制器的晶片的照片； 圖27是示出FF2的佈局的圖；圖28是示出所製造的FET的VG-ID特性的圖。
下面，參照圖式詳細說明本發明的實施例。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明的實施例及詳細內容可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定於以下所示的實施例的記載內容中。
注意，在用於說明發明的實施例的圖式中，使用相同的元件符號來表示相同的部分或具有相同功能的部分，有時省略其重複說明。
實施例1
參照圖1說明微控制器的結構及工作。圖1是微控制器100的方塊圖。
微控制器100包括：CPU(中央處理器)110；匯流排橋111；RAM(Random Access Memory；隨機存取記憶體)112；記憶體介面113；控制器120；中斷控制器121；I/O介面(輸入輸出介面)122；以及電源閘單元130。
微控制器100還包括：石英振盪電路141；計時器電路145；I/O介面146；I/O埠150；比較器151； I/O介面152；匯流排161；匯流排162；匯流排163；以及資料匯流排164。再者，微控制器100作為與外部裝置的連接部至少包括連接端子170至176。注意，各連接端子170至176表示一個端子或由多個端子構成的端子群。
圖2示出微控制器100的各電路方塊的佈局的一個例子。圖2的佈局圖使用圖1的一部分的電路方塊的符號。
在圖2的佈局圖中，作為構成各電路的電晶體有使用矽基板製造的電晶體和使用氧化物半導體層製造的電晶體。將使用矽製造的電晶體的製程技術設定為0.35μm並將使用氧化物半導體層製造的電晶體的製程技術設定為0.8μm而設計圖2的佈局。
CPU110包括暫存器185，並藉由匯流排橋111連接到匯流排161至163及資料匯流排164。
RAM112是用作CPU110的主記憶體的記憶體裝置，作為RAM112使用非揮發性隨機存取記憶體。RAM112是儲存CPU110所執行的指令、在執行指令時需要的資料及由CPU110處理的資料的裝置。根據CPU110的指令對RAM112寫入及讀出資料。
在微控制器100處於低耗電量模式時關閉對RAM112的電源供應。因此，使用在不供應電源的狀態下也能夠儲存資料的非揮發性記憶體構成RAM112。
記憶體介面113是與外部記憶體裝置的輸入輸出介面。根據由CPU110處理的指令藉由記憶體介面 113對連接於連接端子176的外部記憶體裝置進行資料的寫入及讀出。
時脈生成電路115是生成CPU110所使用的時脈信號MCLK(以下稱為MCLK)的電路，包括RC振盪器等。MCLK也輸出到控制器120及中斷控制器121。
控制器120是進行整個微控制器100的控制處理的電路，例如進行微控制器100的電源控制和時脈生成電路115及石英振盪電路141的控制等。此外，也進行後述的電源閘單元130的控制。控制器120藉由連接端子170被輸入外部中斷信號INT1。連接端子170是外部中斷信號輸入用端子。再者，來自週邊電路(145、150、151)的中斷信號(T0IRQ、P0IRQ、C0IRQ)不經過匯流排(161至164)地輸入到控制器120。
中斷控制器121藉由I/O介面122連接於匯流排161及資料匯流排164。中斷控制器121具有判斷中斷要求的優先次序的功能。外部中斷信號INT1及來自週邊電路(145、150、151)的中斷信號(T0IRQ、P0IRQ、C0IRQ)輸入到中斷控制器121。在中斷控制器121檢測出中斷信號時，中斷控制器121判定該中斷要求是否有效。如果是有效的中斷要求，中斷控制器121將內部中斷信號INT2輸出到控制器120。
在外部中斷信號INT1輸入到控制器120時，控制器120將內部中斷信號INT2輸出到CPU110而使CPU110執行中斷處理。
暫存器180設置在控制器120中，中斷控制器121的暫存器186設置在I/O介面122中。
以下，說明微控制器100的週邊電路。CPU110作為週邊電路包括計時器電路145、I/O埠150及比較器151。這些週邊電路只是一個例子，根據使用微控制器100的電子裝置而可以設置所需要的電路。
計時器電路145具有使用時脈信號TCLK(以下稱為TCLK)測量時間的功能。另外，計時器電路145具有在規則的時間間隔下將中斷信號T0IRQ輸出到控制器120及中斷控制器121的中斷要求用端子的每一個的功能。計時器電路145藉由I/O介面146連接於匯流排161及資料匯流排164。
此外，計時器電路145所使用的TCLK由時脈生成電路140生成。TCLK是具有比MCLK低的頻率的時脈信號。例如，將MCLK的頻率設定為幾MHz左右(例如，8MHz)，將TCLK設定為幾十kHz左右(例如，32kHz)。時脈生成電路140包括內置在微控制器100中的石英振盪電路141和連接於連接端子172及連接端子173的振盪子142。作為振盪子142的振子使用石英振子143。另外，藉由使用CR振盪器等構成時脈生成電路140，時脈生成電路140的所有模組可以內置在微控制器100中。
I/O埠150是用來在能夠輸入及輸出資訊的狀態下使外部設備連接於連接端子174的介面，並是數位信 號的輸入輸出介面。I/O埠150根據被輸入的數位信號將中斷信號P0IRQ輸出到控制器120及中斷控制器121的每一個的中斷要求用端子。
作為用來對從連接端子175輸入的類比信號進行處理的週邊電路，設置有比較器151。比較器151藉由比較從連接端子175輸入的類比信號的電位(或電流)和參考信號的電位(或電流)的大小來產生0或1的值的數位信號。再者，比較器151在該數位信號的值為1時產生中斷信號C0IRQ。中斷信號C0IRQ輸出到控制器120及中斷控制器121的每一個的中斷要求用端子。
I/O埠150及比較器151藉由共同使用的I/O介面152連接於匯流排161及資料匯流排164。在此，雖然有在I/O埠150的I/O介面與比較器151的I/O介面之間能夠共同使用的電路所以使用一個I/O介面152構成，但是當然也可以另行設置I/O埠150及比較器151的I/O介面。
此外，週邊電路的暫存器設置在對應的輸入輸出介面中。計時器電路145的暫存器187設置在I/O介面146中，I/O埠150的暫存器183及比較器151的暫存器184分別設置在I/O介面152中。
微控制器100包括用來關閉對內部電路供應電源的電源閘單元130。藉由使用電源閘單元130對在工作時需要的電路供應電源，可以降低微控制器100整體的耗電量。
如圖1所示，由微控制器100的虛線圍繞的單元101至104的電路藉由電源閘單元130連接於連接端子171。連接端子171是高電源電位VDD(以下稱為VDD)供應用電源端子。
電源閘單元130由控制器120控制。電源閘單元130包括用來關閉對單元101至104供應VDD的開關電路131及開關電路132。開關電路131及開關電路132的導通/截止被控制器120控制。明確而言，控制器120根據CPU110的要求、來自外部中斷信號INT1及來自計時器電路145的中斷信號T0IRQ將開關電路131及開關電路132的控制信號輸出到電源閘單元130。
注意，雖然在圖1中電源閘單元130被設置有兩個開關電路131及開關電路132，但是設置當關閉電源時需要的數量的開關電路即可。在本實施例中，對計時器電路145及I/O介面146(單元101)設置開關電路即可，以與其他電路獨立地能夠控制電源供應。
注意，雖然在圖1中示出共同使用開關電路132關閉對單元102至104供應電源的例子，但是不侷限於上述電源供應路徑。例如，藉由另行設置CPU110用開關電路132之外的開關電路，可以控制對RAM112供應電源。此外，在一個電路中可以設置多個開關電路。
另外，平時不藉由電源閘單元130從連接端子171將VDD供應到控制器120。此外，為了減少雜訊的影響，對時脈生成電路115的振盪電路及石英振盪電路 141分別從與VDD的電源電路不同的外部電源電路供應電源電位。
藉由具備控制器120及電源閘單元130等，可以在三種工作模式中使微控制器100進行工作。第一工作模式是正常工作模式，微控制器100中的所有電路處於活動狀態。將該工作模式稱為“Active模式”。
第二、第三工作模式是低耗電量模式，即使電路的一部分活動的模式。在一個低耗電量模式中，控制器120、計時器電路145及其相關電路(石英振盪電路141及I/O介面146)處於活動狀態。在另一個低耗電量模式中，只有控制器120處於活動狀態。在此，將前者的低耗電量模式稱為“Noff1模式”，將後者的低耗電量模式稱為“Noff2模式”。
在以下的表1中示出各工作模式與活動狀態的電路的關係。在表1中，將活動狀態的電路記載為“ON”。如表1所示，在Noff1模式中控制器120和週邊電路的一部分(在定時工作時需要的電路)進行工作，在Noff2模式中只有控制器120進行工作。
此外，平時對時脈生成電路115的振盪器及石英振盪電路141供應電源而與工作模式無關。藉由從控制器120或外部輸入賦能信號(enable signal)並停止時脈生成電路115及石英振盪電路141的振盪，使時脈生成電路115及石英振盪電路141處於非活動狀態。
另外，由於在Noff1、Noff2模式時電源閘單元130關閉電源供應，所以I/O埠150及I/O介面152成為非活動狀態，但是為了使連接於連接端子174的外部設備正常地工作，電力供應到I/O埠150及I/O介面152的一部分。具體地是I/O埠150的輸出緩衝器及I/O埠150用暫存器186。Noff1模式及Noff2模式的I/O埠150的實際上的功能停止，即與I/O介面152及外部設備的資料的 傳輸功能及中斷信號生成功能。此外，與此同樣，I/O介面152的通信功能停止。
注意，在本說明書中，“電路處於非活動狀態”除了關閉電源的供應而電路停止的狀態之外還包括在Active模式(正常工作模式)時主要功能停止的狀態或使用比Active模式少的電力進行工作的狀態。
另外，在微控制器100中，為了實現從Noff1模式及Noff2模式恢復到Active模式的工作的高速化，暫存器185至187還包括備份保持部，其中在關閉電源時將資料移動到該備份保持部。換言之，暫存器185至187包括揮發性資料保持部和非揮發性資料保持部。在Active模式時暫存器185至187的揮發性記憶體被存取而進行資料的寫入及讀出。
另外，由於比較器151的暫存器184的資料在關閉電源時不需要儲存，所以在暫存器184中不設置有非揮發性記憶體。此外，如上所述，在Noff1/Noff2模式時也在I/O埠150中使暫存器183工作而使輸出緩衝器工作，由此在暫存器183中不設置有非揮發性記憶體。
在從Active模式轉移到Noff1/Noff2模式時，在關閉電源之前暫存器185至187的揮發性記憶體的資料寫入到非揮發性記憶體而揮發性記憶體的資料重設到初始值。然後，關閉電源。
在從Noff1/Noff2模式恢復到Active模式時，在再次開始對暫存器185至187供應電源時，首先揮 發性記憶體的資料重設到初始值。然後，非揮發性記憶體的資料寫入到揮發性記憶體。
因此，由於當低耗電量模式時也在暫存器185至187中儲存當微控制器100的處理時需要的資料，所以可以將微控制器100從低耗電量模式迅速恢復到Active模式。
藉由控制CPU110及控制器120切換工作模式。以下，參照圖3至圖5對工作模式的切換處理進行說明。
圖3是示出對微控制器100投入電源時的控制器120的處理的流程圖。首先，將電源從外部電源供應到微控制器100的一部分的電路(步驟309、310)。在步驟309中，VDD只供應到控制器120的電源閘單元130的控制部。另外，對時脈生成電路115的振盪器及石英振盪電路141也供應電源。在控制器120中，電源閘單元130的控制部被初始化(步驟302)。
控制器120輸出使時脈生成電路115及石英振盪電路141開始振盪的賦能信號(步驟303)。此外，控制器120對電源閘單元130輸出控制信號而使控制器120中的所有開關電路(131、132)導通(步驟304)。在步驟303中，時脈生成電路115生成MCLK，時脈生成電路140生成TCLK。另外，在步驟304中，對連接於連接端子171的所有電路供應VDD。然後，開始對控制器120輸入MCLK而控制器120中的所有電路成為活動狀態 (步驟305)。
控制器120對微控制器100的各電路進行重設解除(步驟306)而使微控制器100的各電路開始對CPU110輸入MCLK(步驟307)。藉由輸入MCLK，CPU110開始工作，微控制器100在Active模式中進行工作(步驟308)。
根據CPU110的程式的執行而決定從Active模式到低耗電量模式(Noff1、Noff2模式)的轉移。CPU110將從工作模式轉移到低耗電量模式的要求寫入到控制器120的暫存器180的低耗電量模式要求用位址(以下稱為Noff_TRIG)。此外，CPU110對暫存器180的所定位址(以下稱為Noff_MODE)也寫入轉移到Noff1模式或Noff2模式的資料。
在控制器120中，根據寫入到暫存器180的Noff_TRIG的資料而開始轉移到Noff1模式或Noff2模式的處理。
此外，在暫存器180中，工作模式轉移用資料記憶體只使用揮發性記憶體構成。由此，由於關閉電源而Noff_TRIG及Noff_MODE被初始化。在此，Noff_MODE的初始值處於Active模式。藉由採用上述設定，即使在CPU110停止而不對Noff_TRIG進行寫入的狀態下也可以從低耗電量模式恢復到Active模式。
圖4是示出從Active模式轉移到Noff1模式、Noff2模式的處理的流程圖。在Active模式中，在檢 測出寫入到暫存器180的Noff_TRIG(步驟320、321)時，控制器120根據Noff_MODE的值決定轉移的工作模式(步驟322)。在此，雖然以轉移到Noff1模式的情況為例子說明圖4的處理，但是Noff2模式也是同樣的。
在控制器120中，對以Noff1模式關閉電源的暫存器185、186輸出要求資料的移動的控制信號(步驟323)。在暫存器185、186接收來自該控制器120的控制信號時，如上所述那樣將揮發性記憶體的資料移動到非揮發性記憶體。
接著，控制器120輸出對在Noff1模式中關閉電源的電路進行重設的控制信號(步驟324)而停止對CPU110供應MCLK(步驟325)。控制器120對電源閘單元130輸出控制信號而使開關電路132斷開(步驟326)。在步驟326中，對單元102至104供應的電源被關閉。然後，控制器120對時脈生成電路115輸出停止振盪的賦能信號(步驟327)。藉由上述步驟，轉移到Noff1模式(步驟328)。
另外，在步驟322中，在轉移到Noff2模式的情況下，在步驟323中，計時器電路145的暫存器187的資料也移動。在步驟326中，開關電路131也處於關態。在步驟327中，停止振盪的賦能信號也輸出到石英振盪電路141。
在從Noff1模式或Noff2模式轉移到Active模式的情況下，當控制器120接收中斷信號時執行該處 理。在Noff1模式中，外部中斷信號INT1或來自計時器電路145的中斷信號T0IRQ成為觸發信號，在Noff2模式中，外部中斷信號INT1成為觸發信號。
圖5是從Noff1模式或Noff2模式到Active模式的恢復處理的流程圖。在此，雖然說明從Noff1模式到Active模式的恢復，但是Noff2模式也是同樣的。
在Noff1模式或Noff2模式中，在控制器120檢測出中斷信號時，將賦能信號輸出到時脈生成電路115的振盪器，再次開始振盪，而將MCLK從時脈生成電路115輸出到控制器120(步驟350至353)。
控制器120根據暫存器180的Noff_MODE的值而決定轉移的工作模式(步驟354)。在Noff1模式或Noff2模式中，由於Noff_MODE的資料重設到初始值，所以Active模式被決定。
控制器120控制電源閘單元130而使開關電路132打開(步驟355)。然後，控制器120解除再次開始電源供應的單元102至104的重設(步驟356)而再次開始對CPU110供應MCLK(步驟357)。然後，對暫存器185、186輸出控制信號而將在非揮發性記憶體中進行備份的資料再次寫入到揮發性記憶體(步驟358)。藉由上述處理，微控制器100恢復到Active模式(步驟359)。
如上所述，在Noff1模式中，控制器120可以根據來自計時器電路145的中斷信號T0IRQ而使微控 制器100恢復到Active模式。因此，藉由利用計時器電路145的定時功能，可以使微控制器100進行間歇工作(Sampling Action)。就是說，藉由每隔期間輸出中斷信號T0IRQ，可以每隔期間從Noff1模式恢復到Active模式。而且，在Active模式中，當控制器120判定微控制器100的處理的結束時，控制器120進行上述控制處理而使微控制器100處於Noff1模式。
在微控制器100中，為了對從連接端子174、175輸入的信號進行處理，需要使微控制器100處於Active模式而使CPU110工作，但是在CPU110的運算處理時需要的時間極短。因此，藉由應用本實施例，除了對外部信號進行處理的期間之外可以在低耗電量模式(Noff1模式)中使微控制器100進行工作。
因此，微控制器100非常適合於在間歇控制下進行工作的裝置如感測裝置或監視裝置等。例如，微控制器100適合於火災警報器、煙霧檢測器或二次電池的管理裝置等控制裝置。尤其是，電源為電池的裝置有長期間工作時的耗電量的問題。由於微控制器100在工作期間的一大半中只有當恢復到Active模式時需要的電路進行工作，所以可以抑制工作時的耗電量。
由此，根據本實施例可以提供一種能夠進行導入低耗電量模式時的低耗電量工作和從低耗電量模式到正常工作模式的高速恢復的微控制器。
另外，由於在關閉電源之前可以將所需的資 料移動到暫存器的非揮發性記憶體，所以在結束CPU處理之前也可以開始用來關閉電源的處理。由此，可以提高電源關閉的時序的自由度。
本實施例可以與其他實施例適當地組合而實施。
實施例2
參照圖6說明包括非揮發性和揮發性的兩者的記憶體的暫存器。
圖6是具備非揮發性和揮發性的兩者的記憶體的暫存器的電路圖。圖6示出儲存電容為1位元的暫存器200。暫存器200包括記憶體電路201及記憶體電路202。記憶體電路201是1位元的揮發性記憶體，記憶體電路202是1位元的非揮發性記憶體。此外，在暫存器200中根據需要可以設置二極體、電阻元件、電感器等其他元件。
記憶體電路201作為電源電位輸入低電源電位VSS(以下稱為VSS)和高電源電位VDD(以下稱為VDD)。記憶體電路201在作為電源電壓供應VDD與VSS之間的電位差的期間中儲存資料。
記憶體電路202包括電晶體203、電晶體204、電容元件205、傳輸閘206、電晶體207及反相器209。
反映著記憶體電路201的資料的電位藉由傳 輸閘206輸入到記憶體電路202。電晶體203具有控制對節點FN供應該電位的功能。此外，電晶體203具有控制對節點FN供應電位V1的功能。在圖6中，由信號WE1控制電晶體203的導通/截止。此外，電位V1既可以與VSS相同，又可以與VDD相同。
節點FN是記憶體電路202的資料記憶體。由電晶體203及電容元件205儲存節點FN的電位。由節點FN的電位控制電晶體204的導通/截止。在使電晶體204導通時，電位V1藉由電晶體204供應到記憶體電路201。
由信號WE2控制傳輸閘206的導通/截止。對傳輸閘206輸入反轉信號WE2的極性的信號和與信號WE2相同的極性的信號。在此，在信號WE2的電位為高位準時傳輸閘206處於關閉狀態，在信號WE2的電位為低位準時傳輸閘206處於導通狀態。
由信號WE2控制電晶體207的導通/截止。在此，在信號WE2的電位為高位準時電晶體207處於導通狀態，在信號WE2的電位為低位準時電晶體207處於關閉狀態。另外，可以使用傳輸閘等、電晶體207之外的方式的開關而代替電晶體207。
為了提高記憶體電路202的電荷保持特性，電晶體203的關態電流較佳顯著小。這是因為在電晶體203的關態電流小時可以抑制從節點FN洩漏的電荷量的緣故。作為與單晶矽的電晶體相比洩漏電流低的電晶體， 可以舉出使用比矽帶隙廣且本質載子密度比矽低的氧化物半導體的薄膜形成的電晶體。
在氧化物半導體中，尤其是，藉由減少用作電子給體(施體)的水分或氫等雜質且減少氧缺損來實現高度純化的氧化物半導體(purified OS)是i型(本質半導體)或無限趨近於i型。因此，在實現高度純化的氧化物半導體層中具有通道形成區的電晶體的關態電流顯著小且可靠性高，因此適合於電晶體203。
接著，對暫存器200的工作的一個例子進行說明。
為了從Active模式轉移到低耗電量模式，將資料從記憶體電路201移動到記憶體電路202。在進行資料的移動之前，藉由使傳輸閘206截止，使電晶體207導通，使電晶體203導通，來對節點FN施加電位V1，以對記憶體電路202進行重設。由此，將節點FN的電位設定為初始狀態。
接著，將資料從記憶體電路201移動到記憶體電路202。藉由使傳輸閘206導通，使電晶體207截止，使電晶體203導通，來將反映了儲存在記憶體電路201中的電荷量的電位施加到節點FN。就是說，記憶體電路201的資料寫入到記憶體電路202。藉由在寫入資料之後使電晶體203截止，節點FN的電位被儲存。藉由上述工作，記憶體電路201的資料儲存在記憶體電路202中。
然後，關閉對暫存器200供應電源。作為電源關閉處理，對由電源閘單元130的控制施加VDD的節點施加VSS。由於電晶體203的關態電流極小，所以即使在對暫存器200不供應VDD的狀態下也能夠長期間儲儲存存在電容元件205或電晶體204的閘極電容中的電荷。因此，記憶體電路202在關閉電源供應的期間也能夠儲存資料。
為了從低耗電量模式恢復到Active模式，首先在此開始對暫存器200供應VDD。而且，將記憶體電路201重設到初始狀態。藉由使儲存有記憶體電路201的電荷的節點的電位成為VSS來進行復位。
接著，將儲存在記憶體電路202中的資料寫入到記憶體電路201。在使電晶體204導通時，電位V1施加到記憶體電路201。而且，在記憶體電路201中，藉由施加電位V1，對資料被儲存的節點施加電位VDD。在使電晶體204截止時，記憶體電路201中的資料被儲存的節點的電位處於初始狀態電位。藉由上述工作，記憶體電路202的資料儲存在記憶體電路201中。
藉由使用暫存器200構成在低耗電量模式中停止電源供應的微控制器100的暫存器，在微控制器100的處理執行時可以短時間移動資料。再者，在再次開始電源供應之後能夠短時間恢復到關閉電源之前的狀態。因此，在微控制器100中，可以停止電源供應長期間如60秒或短期間如毫秒程度。由此，可以提供耗電量低的微控 制器。
在暫存器200的記憶體電路202中，根據儲存在節點FN中的電位而選擇電晶體204的工作狀態(導通或截止)，並且根據其工作狀態而讀出0或1的資料。由此，即使在電源關閉期間儲存在節點FN中的電荷量多少發生些變動，也可以正確地讀出原來的資料。
另外，在記憶體電路202中，根據儲存在記憶體電路201中的電荷量而對節點FN施加VDD或VSS。在電晶體204的閘極電壓等於臨界電壓時的節點FN的電位為電位V0的情況下，電位V0是VDD與VSS之間的值，而電晶體204的工作狀態在節點FN的電位成為電位V0時切換。但是，電位V0的值不侷限於VDD與VSS的中央值。例如，在VDD與電位V0之間的電位差大於電位V0與VSS之間的電位差的情況下，與對儲存有VSS的節點FN施加VDD的情況相比，對儲存有VDD的節點FN施加VSS的情況需要很長時間以使節點FN到達電位V0。因此，電晶體204的工作狀態的切換發生遲延。
於是，在暫存器200中，藉由在將記憶體電路201的資料寫入到記憶體電路202之前將電位V1施加到節點FN，可以將節點FN的電位設定為初始狀態。根據上述工作，藉由將等於電位VSS的電位V1預先施加到節點FN，即使電位V0小於VDD與VSS的中央值也可以縮短在對節點FN施加電位VSS時需要的時間。其結果，能 夠高速地對記憶體電路202寫入資料。
此外，具備關態電流顯著小的電晶體203的暫存器200可以與非揮發性記憶體如MRAM等相比抑制資料的移動工作及恢復工作時的耗電量(開銷(overhead))。作為比較例舉出磁性隨機存取記憶體(MRAM：Magnetoresistive Random Access Memory)。一般而言，在對MRAM進行寫入時需要的電流為50μA至500μA。另一方面，由於在暫存器200中藉由對電容元件供應電荷來移動資料，所以在寫入資料時需要的電流可以為MRAM的百分之一左右。因此，在暫存器200中，與使用MRAM構成暫存器的情況相比，可以縮短開銷的功率與由於關閉電源而減小的功率相等的電源的關閉時間，即損益平衡時間(BET：Break Even Time)。就是說，藉由將暫存器200應用於微控制器100的暫存器，可以抑制改變工作模式時的暫存器的資料移動導致的耗電量。
本實施例可以與其他實施例適當地組合而實施。
實施例3
參照圖7說明RAM112的記憶單元結構。圖7是RAM112的記憶單元400的電路圖。記憶單元400包括三個電晶體401至403及電容元件404。記憶單元400連接於位元線BL、字線RWL及字線WWL。字線RWL是讀出用字線，字線WWL是寫入用字線。此外，將VSS從電源 供應線405供應到記憶單元400。注意，在VSS的電位高於0V的電位時，可以將電源供應線405的電位設定為0V。
位元線BL連接於RAM112的讀出電路及寫入電路。另外，字線RWL、WWL連接於行驅動器。
為了將記憶單元400用作非揮發性記憶體電路，電晶體401較佳為與暫存器200的電晶體203同樣顯著地減小關態電流。這是因為在記憶單元400中作為資料儲存節點FN(電晶體403的閘極)的電荷的緣故。
以下說明讀出工作及寫入工作。為了對記憶單元400寫入資料，將字線RWL的電位設定為低位準，將字線WWL的電位設定為高位準，使只有電晶體401處於導通狀態。根據位元線BL的電位而在節點FN中儲存電荷。在規則期間將字線WWL維持為高位準電位之後，藉由將該電位設定為低位準來結束寫入工作。
為了進行讀出工作，首先使位元線BL的電位成為高位準(預充電)。然後，使字線WWL的電位成為低位準，使字線RWL的電位成為高位準，而使電晶體402導通。在電晶體403的源極-汲極之間根據閘極(節點FN)的電位而電流流過。根據該電流量而減少位元線BL的電位。在讀出電路中，檢測出該位元線BL的電位的變化量而判定儲存在記憶單元400中的資料為0還是1。
由於在本實施例的記憶單元400的讀出工作及寫入工作中控制一個電晶體的導通/截止即可，所以可 以提供非揮發性且能夠進行高速工作的RAM。
本實施例可以與其他實施例適當地組合而實施。
實施例4
微控制器100的各電路可以製造在同一半導體基板上。圖8示出微控制器100的一部分的剖面結構的一個例子。另外，在圖8中作為構成微控制器100的電路的主要元件示出：在氧化物半導體層中包括通道形成區的電晶體860；以及在矽基板上包括通道形成區的p通道型電晶體861及n通道型電晶體862。
電晶體860應用於RAM112的記憶單元(參照圖7的電晶體401)及暫存器185至187(參照圖6的電晶體203)。電晶體861、862應用於其他電晶體。
如圖8所示，電晶體861及電晶體862形成在半導體基板800上。作為半導體基板800，例如可以使用具有n型或p型導電型的單晶矽基板、化合物半導體基板(GaAs基板、InP基板、GaN基板、SiC基板、ZnSe基板等)等。在圖8中例示使用具有n型導電型的單晶矽基板的情況。
另外，電晶體861與電晶體862由元件分離用絕緣膜801彼此電分離。作為元件分離絕緣膜801的形成方法，可以使用矽的局部氧化(LOCOS：Local Oxidation of Silicon)法或溝槽分離法等。此外，作為半 導體基板800也可以使用SOI型半導體基板。在此情況下，藉由對半導體層進行蝕刻而分割為各個元件，可以進行元件分離。
藉由將賦予p型導電型的雜質元素選擇性地引入到其中形成電晶體862的區域中，形成p井802。
電晶體861包括：雜質區803及低濃度雜質區804；閘極電極805；以及設置在半導體基板800與閘極電極805之間的閘極絕緣膜806。在閘極電極805的周圍形成有側壁836。
電晶體862包括雜質區807、低濃度雜質區808、閘極電極809及閘極絕緣膜806。在閘極電極809的周圍形成有側壁835。
在電晶體861及電晶體862上設置有絕緣膜816。在絕緣膜816中形成有開口部，在上述開口部中以接觸於雜質區803的方式形成有佈線810及佈線811，以接觸於雜質區807的方式形成有佈線812及佈線813。
佈線810連接於形成在絕緣膜816上的佈線817，佈線811連接於形成在絕緣膜816上的佈線818，佈線812連接於形成在絕緣膜816上的佈線819，佈線813連接於形成在絕緣膜816上的佈線820。
在佈線817至佈線820上形成有絕緣膜821。在絕緣膜821中形成有開口部，在絕緣膜821上形成有在上述開口部中連接於佈線820的佈線822及佈線823。此外，在佈線822及佈線823上形成有絕緣膜824。
在絕緣膜824上形成有包括氧化物半導體層830的電晶體860。電晶體860在氧化物半導體層830上包括用作源極電極或汲極電極的導電膜832及導電膜833、閘極絕緣膜831以及閘極電極834。導電膜832在設置在絕緣膜824中的開口部中連接於佈線822。
佈線823設置在隔著絕緣膜824重疊於氧化物半導體層830的位置。佈線823用作電晶體860的背閘極。佈線823根據需要被設置。
電晶體860由絕緣膜844及絕緣膜845覆蓋。作為絕緣膜844較佳為使用具有防止從絕緣膜845釋放的氫侵入到氧化物半導體層830中的功能的絕緣膜。作為上述絕緣膜可以舉出氮化矽膜等。
導電膜846設置在絕緣膜844上。在設置在絕緣膜844、絕緣膜845及閘極絕緣膜831中的開口部中，導電膜846接觸於導電膜832。
可以將氧化物半導體層830的厚度設定為2nm至40nm。此外，由於氧化物半導體層830構成電晶體860的通道形成區，所以具有i型(本質半導體)或無限接近於i型。藉由減少用作電子給體(施體)的水分或氫等雜質且減少氧缺損的氧化物半導體層是i型(本質半導體)或無限趨近於i型。在此，將上述氧化物半導體層稱為高度純化的氧化物半導體層。使用高度純化的氧化物半導體層製造的電晶體的關態電流極小且具有高可靠性。
為了製造關態電流小的電晶體，氧化物半導 體層830的載子密度較佳為等於或低於1×1017/cm3。更佳的是等於或低於1×1016/cm3、等於或低於1×1015/cm3、等於或低於1×1014/cm3或等於或低於1×1013/cm3。
藉由使用氧化物半導體層830，在室溫(25℃左右)中可以將關閉狀態的電晶體860的源極-汲極電流設定為等於或低於1×10-18A。室溫(25℃左右)中的關閉狀態的源極-汲極電流較佳為等於或低於1×10-21A，更佳為等於或低於1×10-24A。或者，可以以85℃將上述電流值設定為等於或低於1×10-15A，較佳為設定為等於或低於1×10-18A，更佳為設定為等於或低於1×10-21A。注意，“電晶體處於關閉狀態”是指在n通道型電晶體的閘極電壓充分小於臨界電壓的狀態。明確而言，如果閘極電壓比臨界電壓小1V或以上、2V或以上或3V或以上，則電晶體處於關閉狀態。
明確而言，根據各種實驗可以證明使用氧化物半導體層的電晶體的關態電流極小。例如，在使用具有1×106μm通道寬度和10μm通道長度的電晶體中可以得到在從1V至10V的源極-汲極之間的電壓(汲極電壓)範圍內關態電流小於或等於半導體參數分析儀的測量極限，即小於或等於1×10-13A的測量資料。在此情況下，根據電晶體的通道寬度被規格化的關態電流為等於或低於100zA/μm。
作為另一個實驗，可以舉出藉由使用如下電路來測量關態電流的方法，在該電路中將電晶體連接到電 容元件且由該電晶體控制注入到電容元件或從電容元件放電的電荷。在此情況下，根據電容元件的每單位時間的電荷量的推移而測量電晶體的關態電流。其結果，確認到在汲極電壓為3V的條件下電晶體的關態電流為幾十yA/μm。由此，使用高度純化的氧化物半導體層形成通道形成區的電晶體的關態電流比使用具有結晶性的矽的電晶體的關態電流顯著小。
氧化物半導體層830較佳為至少包含銦(In)或鋅(Zn)。例如，作為氧化物半導體，有氧化銦、氧化鋅、In-Zn類氧化物、In-Ga-Zn類氧化物、In-Al-Zn類氧化物、In-Sn-Zn類氧化物等。
另外，作為氧化物半導體層830的結晶結構典型地使用單晶、多晶(polycrystal)及非晶。氧化物半導體層830較佳是CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜。
下面，對應用於氧化物半導體層830的氧化物半導體膜的結構進行說明。
氧化物半導體膜可以分為單晶氧化物半導體膜和非單晶氧化物半導體膜。非單晶氧化物半導體膜包括非晶氧化物半導體膜、微晶氧化物半導體膜、多晶氧化物半導體膜及CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜等。
非晶氧化物半導體膜具有無序的原子排列並不具有結晶成分。其典型例子是在微小區域中也不具有結 晶部而膜整體具有完全的非晶結構的氧化物半導體膜。
微晶氧化物半導體膜例如包括大於等於1nm且小於10nm的尺寸的微晶(也稱為奈米晶)。因此，微晶氧化物半導體膜的原子排列的有序度比非晶氧化物半導體膜高。因此，微晶氧化物半導體膜的缺陷態密度低於非晶氧化物半導體膜。
CAAC-OS膜是包含多個結晶部的氧化物半導體膜之一，大部分的結晶部的尺寸為能夠容納於一邊短於100nm的立方體內的尺寸。因此，有時包括在CAAC-OS膜中的結晶部的尺寸為能夠容納於一邊短於10nm、短於5nm或短於3nm的立方體內的尺寸。CAAC-OS膜的缺陷態密度低於微晶氧化物半導體膜。下面，對CAAC-OS膜進行詳細的說明。
在CAAC-OS膜的穿透式電子顯微鏡(TEM：Transmission Electron Microscope)影像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易發生起因於晶界的電子遷移率的降低。
在本說明書中，“平行”是指兩條直線形成的角度為-10°到10°，因此也包括角度為-5°到5°的情況。另外，“垂直”是指兩條直線形成的角度為80°到100°，因此也包括角度為85°到95°的情況。
根據從大致平行於樣本面的方向觀察的CAAC-OS膜的TEM影像(剖面TEM影像)可知在結晶 部中金屬原子排列為層狀。各金屬原子層具有反映形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的TEM影像(平面TEM影像)可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
由剖面TEM影像及平面TEM影像可知，CAAC-OS膜的結晶部具有配向性。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，當利用out-of-plane法分析包括InGaZnO4的結晶的CAAC-OS膜時，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS膜中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面，當利用從大致垂直於c軸的方向使X線入射到樣本的in-plane法分析CAAC-OS膜時，在2θ為56°附近時常出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在此，將2θ固定為56°附近並在以樣本面的法線向量為軸(軸)旋轉樣本的條件下進行分析(掃描)。當該樣本是InGaZnO4的單晶氧化物半導體膜時，出現六個峰值。該六個峰值來源於相等於(110)面的結 晶面。另一方面，當該樣本是CAAC-OS膜時，即使在將2θ固定為56°附近的狀態下進行掃描也不能觀察到明確的峰值。
由上述結果可知，在具有c軸配向的CAAC-OS膜中，雖然a軸及b軸的方向在結晶部之間不同，但是c軸都朝向平行於被形成面或頂面的法線向量的方向。因此，在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的ab面平行的面。
注意，結晶部在形成CAAC-OS膜或進行加熱處理等晶化處理時形成。如上所述，結晶的c軸朝向平行於CAAC-OS膜的被形成面或頂面的法線向量的方向。由此，例如，當CAAC-OS膜的形狀因蝕刻等而發生改變時，結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外，CAAC-OS膜中的晶化度不一定均勻。例如，當CAAC-OS膜的結晶部是由CAAC-OS膜的頂面近旁的結晶成長而形成時，有時頂面附近的晶化度高於被形成面附近的晶化度。另外，當對CAAC-OS膜添加雜質時，被添加了雜質的區域的晶化度改變，所以有時CAAC-OS膜中的晶化度根據區域而不同。
注意，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時，除了在2θ為31°附近的峰值之外，有時還在2θ為36°附近觀察到峰值。因為2θ為36°附近的峰值歸屬於ZnGa2O4的結晶的(311)面， 所以意味著在具有InGaZnO4的結晶的CAAC-OS膜的一部分中含有ZnGa2O4的結晶。較佳的是，在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。因此，該電晶體具有高可靠性。
注意，氧化物半導體膜例如也可以是包括非晶氧化物半導體膜、微晶氧化物半導體膜和CAAC-OS膜中的兩種以上的疊層膜。
以下說明CAAC-OS膜的成膜方法。例如，作為成膜方法的一個例子，可以舉出使用多晶的氧化物半導體濺射靶材的濺射法。當離子碰撞到該濺射靶材時，有時包含在濺射靶材中的結晶區域沿著a-b面劈開，即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子有時剝離。此時，由於該平板狀的濺射粒子保持結晶狀態到達基板，可以形成CAAC-OS膜。
平板狀濺射粒子例如平行於a-b面的面的當量圓直徑為3nm到10nm，厚度(垂直於a-b面的方向的長度)為等於或大於0.7nm且小於1nm。此外，平板狀濺射粒子也可以是平行於a-b面的面的形狀為正三角形或正六角形。在此，面的當量圓直徑是指等於面的面積的正圓的直徑。
另外，為了形成CAAC-OS膜，較佳為應用如 下條件。
藉由增高成膜時的基板溫度使濺射粒子在到達基板之後發生遷移。明確而言，在將基板溫度設定為100℃到740℃，較佳為200℃到500℃的狀態下進行成膜。藉由增高成膜時的基板溫度，使平板狀的濺射粒子在到達基板時在基板上發生遷移，於是濺射粒子的平坦的面附著到基板。此時，在濺射粒子帶正電時濺射粒子互相排斥而附著到基板上，由此濺射粒子不會不均勻地重疊，從而可以形成厚度均勻的CAAC-OS膜。
藉由減少成膜時的雜質的混入，可以抑制雜質所導致的結晶狀態的破損。例如，可以降低存在於成膜室內的雜質(氫、水、二氧化碳及氮等)的濃度。另外，可以降低成膜氣體中的雜質濃度。明確而言，使用露點為等於或低於-80℃，較佳為等於或低於-100℃的成膜氣體。
另外，較佳的是，藉由增高成膜氣體中的氧比例並對電力進行最優化，來減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為等於或高於30vol.%，較佳為100vol.%。
在形成CAAC-OS膜之後也可以進行加熱處理。將加熱處理的溫度設定為100℃到740℃，較佳為設定為200℃到500℃。另外，將加熱處理的時間設定為1分鐘到24小時，較佳為設定為6分鐘到4小時。此外，加熱處理可以在惰性氛圍或氧化氛圍下進行。較佳的是， 在惰性氛圍下進行加熱處理之後，在氧化氛圍下進行加熱處理。藉由在惰性氛圍下進行加熱處理，可以短時間降低CAAC-OS膜的雜質濃度。另一方面，當在惰性氛圍下進行加熱處理時，氧缺損有時生成在CAAC-OS膜中。在此情況下，藉由在氧化氛圍下進行加熱處理，可以降低該氧缺損。此外，藉由進行加熱處理，可以進一步提高CAAC-OS膜的結晶性。另外，加熱處理也可以在等於或低於1000Pa、等於或低於100Pa、等於或低於10Pa或等於或低於1Pa的減壓下進行。在減壓下，可以更短的時間降低CAAC-OS膜的雜質濃度。
以下，作為濺射用靶材的一個例子示出In-Ga-Zn氧化物靶材。
藉由將InOX粉末、GaOY粉末及ZnOZ粉末以預定的莫耳數混合，並進行加壓處理，然後在1000℃到1500℃的溫度下進行加熱處理，來得到多晶的In-Ga-Zn氧化物靶材。另外，X、Y及Z為任意正數。在此，InOX粉末、GaOY粉末及ZnOZ粉末的預定的莫耳數比例如為2：2：1、8：4：3、3：1：1、1：1：1、1：3：2、1：6：4、4：2：3或3：1：2。另外，粉末的種類及其混合的莫耳數比可以根據所製造的濺射靶材適當地改變。
或者，藉由利用多次沉積膜的方法可以形成CAAC-OS膜。以下示出這樣方法的一個例子。
首先，以等於或大於1nm且小於10nm的厚度形成第一氧化物半導體層。第一氧化物半導體層藉由濺 射法形成。明確而言，將基板溫度設定為100℃到500℃，較佳為設定為150℃到450℃，將成膜氣體中的氧比率設定為等於或大於30vol.%，較佳為設定為100vol.%，來形成第一氧化物半導體層。
接著，藉由進行加熱處理來形成結晶性高的第一CAAC-OS膜。將加熱處理的溫度設定為350℃到740℃，較佳為設定為450℃到650℃。另外，將加熱處理的時間設定為1分鐘到24小時，較佳為設定為6分鐘到4小時。此外，加熱處理可以在惰性氛圍或氧化氛圍下進行。較佳的是，在惰性氛圍下進行加熱處理之後，在氧化氛圍下進行加熱處理。藉由在惰性氛圍下進行加熱處理，可以短時間降低第一氧化物半導體層的雜質濃度。另一方面，當在惰性氛圍下進行加熱處理時，氧缺損有時生成在第一氧化物半導體層中。在此情況下，藉由在氧化氛圍下進行加熱處理，可以降低該氧缺損。另外，加熱處理也可以在等於或低於1000Pa、等於或低於100Pa、等於或低於10Pa或等於或低於1Pa的減壓下進行。在減壓下，可以更短的時間降低第一氧化物半導體層的雜質濃度。
由於第一氧化物半導體層的厚度為等於或大於1nm且小於10nm，所以可以與厚度為等於或大於10nm的情況相比藉由加熱處理容易地實現晶化。
接著，以10nm到50nm的厚度形成具有與第一氧化物半導體層相同的組成的第二氧化物半導體層。第二氧化物半導體層藉由濺射法形成。明確而言，將基板溫 度設定為100℃到500℃，較佳為設定為150℃到450℃，將成膜氣體中的氧比率設定為等於或大於30vol.%，較佳為設定為100vol.%，來形成第二氧化物半導體層。
接著，藉由進行加熱處理，使第二氧化物半導體層從第一CAAC-OS膜進行固相生長，來形成結晶性高的第二CAAC-OS膜。將加熱處理的溫度設定為350℃到740℃，較佳為設定為450℃到650℃。另外，將加熱處理的時間設定為1分鐘到24小時，較佳為設定為6分鐘到4小時。此外，加熱處理可以在惰性氛圍或氧化氛圍下進行。較佳的是，在惰性氛圍下進行加熱處理之後，在氧化氛圍下進行加熱處理。藉由在惰性氛圍下進行加熱處理，可以短時間降低第二氧化物半導體層的雜質濃度。另一方面，當在惰性氛圍下進行加熱處理時，氧缺損有時生成在第二氧化物半導體層中。在此情況下，藉由在氧化氛圍下進行加熱處理，可以降低該氧缺損。另外，加熱處理也可以在等於或低於1000Pa、100Pa、等於或低於10Pa或等於或低於1Pa的減壓下進行。在減壓下，可以更短的時間降低第二氧化物半導體層的雜質濃度。
本實施例可以與其他實施例適當地組合而實施。
實施例5
在本實施例中說明微控制器的其他結構例。
圖9是微控制器190的方塊圖。
與圖1的微控制器100同樣，微控制器190包括：CPU110；匯流排橋111；RAM112；記憶體介面113；控制器120；中斷控制器121；I/O介面(輸入輸出介面)122；以及電源閘單元130。
微控制器190還包括：石英振盪電路141；計時器電路145；I/O介面146；I/O埠150；比較器151；I/O介面152；匯流排161；匯流排162；匯流排163；以及資料匯流排164。再者，微控制器190作為與外部裝置的連接部至少包括連接端子170至176。此外，包括石英振盪子143的振盪子142藉由連接端子172及連接端子173連接到微控制器190。
微控制器190的各方塊具有與圖1的微控制器100的方塊同樣的功能。表2示出微控制器100及微控制器190的各電路的作用。此外，與微控制器100同樣，微控制器190也根據圖3至圖5所示的流程圖而切換工作模式。
微控制器190的中斷要求的信號系統與微控制器100部分不同。以下說明不同之處。
對用來輸入外部中斷信號的端子的連接端子170輸入外部中斷信號INT1及外部中斷信號NMI1。外部中斷信號NMI1是不可遮罩中斷(Non Maskable Interrupt)信號。
藉由連接端子170輸入的外部中斷信號NMI1輸入到控制器120。在對控制器120輸入外部中斷信號NMI1時，控制器120迅速對CPU110輸出內部中斷信號NMI2而使CPU110執行中斷處理。
外部中斷信號INT1藉由連接端子170輸入到中斷控制器121。來自週邊電路(145、150、151)的中斷信號(T0IRQ、P0IRQ、C0IRQ)不經過匯流排(161至 164)輸入到中斷控制器121。
在外部中斷信號INT1輸入到控制器120時，控制器120將內部中斷信號INT2輸出到CPU110而使CPU110執行中斷處理。
此外，中斷信號T0IRQ有時不藉由中斷控制器121直接輸入到控制器120。在中斷信號T0IRQ輸入到控制器120時，控制器120將內部中斷信號NMI2輸出到CPU110而使CPU110執行中斷處理。
與微控制器100同樣，微控制器190的電源閘單元130由控制器120控制。如上所述，控制器120根據CPU110的要求而輸出使電源閘單元130所包括的開關電路的一部或全部處於關閉狀態的信號(電源供應的停止)。此外，控制器120以外部中斷信號NMI1或來自計時器電路145的中斷信號T0IRQ為觸發信號而輸出使電源閘單元130所包括的開關電路132處於導通狀態的信號(電源供應的開始)。
此外，藉由具備控制器120及電源閘單元130等，與微控制器100同樣，微控制器190也可以在三種工作模式(Active模式、Noff1模式及Noff2模式)中工作。另外，各工作模式中的活動電路和非活動電路與微控制器100相同(參照表1)。此外，與微控制器100同樣，微控制器190的工作模式的切換也由控制器120的控制進行。控制器120根據圖3至圖5所示的流程圖而切換工作模式。
另外，在微控制器190中，為了實現從Noff1模式及Noff2模式恢復到Active模式的工作的高速化，暫存器185至187還包括揮發性資料記憶體和在關閉電源時將資料移動而進行資料的備份的非揮發性資料記憶體。再者，微控制器190具有比較器151的暫存器184與暫存器185至187同樣包括揮發性資料記憶體和非揮發性資料記憶體的結構。
注意，雖然在微控制器100中暫存器184不設置有非揮發性記憶體，但是在微控制器100中也可以與暫存器185至187同樣地在暫存器184中設置非揮發性記憶體。
在從Active模式轉移到Noff1/Noff2模式時，在關閉電源之前暫存器184至187的揮發性記憶體的資料寫入到非揮發性記憶體而揮發性記憶體的資料重設到初始值。然後，對暫存器184至187關閉電源。
在從Noff1/Noff2模式恢復到Active模式時，在再次開始對暫存器184至187供應電源時，首先揮發性記憶體的資料重設到初始值。然後，非揮發性記憶體的資料寫入到揮發性記憶體。
因此，由於當低耗電量模式時也在暫存器184至187中儲存當微控制器190的處理時需要的資料，所以可以將微控制器190從低耗電量模式迅速恢復到Active模式。
由此，根據本實施例可以提供一種能夠進行 導入低耗電量模式時的低耗電量工作和從低耗電量模式到正常工作模式的高速恢復的微控制器。
因此，微控制器190非常適合於在間歇控制下進行工作的裝置如感測裝置或監視裝置等。例如，微控制器100及微控制器190適合於火災警報器、煙霧檢測器或二次電池的管理裝置等控制裝置。尤其是，電源為電池的裝置有長期間工作時的耗電量的問題。由於與微控制器100同樣微控制器190在工作期間的一大半中在Noff1模式中進行工作，所以只有當恢復到Active模式時需要的電路進行工作，從而可以抑制工作時的耗電量。
實施例6
在本實施例中說明微控制器的其他結構例。
圖13是微控制器300的方塊圖。
與圖1的微控制器100同樣，微控制器300包括：CPU110；RAM112；記憶體介面113；控制器120；中斷控制器121；以及電源閘單元130。
此外，微控制器300包括匯流排橋、匯流排及資料匯流排。在圖13中，將微控制器300所包括的匯流排橋、匯流排及資料匯流排表示為匯流排(BUS)301。
另外，在圖13中省略連接中斷控制器121與匯流排301的I/O介面，例示出控制器120的暫存器186設置在中斷控制器121中的情況。
微控制器300還包括：石英振盪電路141；計時器電路145；I/O埠150；以及比較器151。注意，雖然在圖13中未圖示，包括石英振盪子的振盪子藉由連接端子連接到微控制器300所包括的石英振盪電路141。
注意，在圖13中省略連接計時器電路145與匯流排301的I/O介面，例示出暫存器187設置在計時器電路145中的情況。
另外，在圖13中省略連接比較器151與匯流排301的I/O介面，例示出暫存器184設置在比較器151中的情況。
微控制器300的各方塊具有與圖1的微控制器100的方塊同樣的功能。
藉由具備控制器120及電源閘單元130等，與微控制器100同樣，微控制器300也可以在三種工作模式(Active模式、Noff1模式及Noff2模式)中工作。另外，各工作模式中的活動電路和非活動電路與微控制器100相同(參照表1)。此外，與微控制器100同樣，微控制器300的工作模式的切換也由控制器120的控制進行。
另外，在微控制器300中，為了實現從Noff1模式及Noff2模式恢復到Active模式的工作的高速化，暫存器185至187還包括揮發性資料記憶體和在關閉時將資料移動而進行資料的備份的非揮發性資料記憶體。再者，微控制器300具有比較器151的暫存器184與暫存器185 至187同樣包括揮發性資料記憶體和非揮發性資料記憶體的結構。
在從Active模式轉移到Noff1/Noff2模式時，在關閉電源之前暫存器184至187的揮發性記憶體的資料寫入到非揮發性記憶體而揮發性記憶體的資料重設到初始值。然後，對暫存器184至187關閉電源。
在從Noff1/Noff2模式恢復到Active模式時，在再次開始對暫存器184至187供應電源時，首先揮發性記憶體的資料重設到初始值。然後，非揮發性記憶體的資料寫入到揮發性記憶體。
因此，由於當低耗電量模式時也在暫存器184至187中儲存當微控制器300的處理時需要的資料，所以可以將微控制器300從低耗電量模式迅速恢復到Active模式。
由此，根據本實施例可以提供一種能夠進行導入低耗電量模式時的低耗電量工作和從低耗電量模式到正常工作模式的高速恢復的微控制器。
因此，微控制器300非常適合於在間歇控制下進行工作的裝置如感測裝置或監視裝置等。例如，微控制器300適合於火災警報器、煙霧檢測器或二次電池的管理裝置等控制裝置。尤其是，電源為電池的裝置有長期間工作時的耗電量的問題。由於與微控制器100同樣微控制器300在工作期間的一大半中在Noff1模式中進行工作，所以只有當恢復到Active模式時需要的電路進行工作， 從而可以抑制工作時的耗電量。
實施例1
實際上製造微控制器並進行工作確認。在本實施例中說明工作確認。
圖10示出使用矽基板製造的微控制器500的光學顯微鏡照片。微控制器500的電路方塊的結構及功能與參照圖9說明的微控制器190相同。注意，在圖10中，表示對應於圖示在圖9中的電路方塊的符號的一部分。
注意，在圖10的微控制器500的製程技術中，與圖2的微控制器100同樣，使用矽製造的電晶體(Si-FET)為0.35μm，使用氧化物半導體(CAAC-IGZO，c-axis-aligned crystalline In-Ga-Zn-oxide)層製造的電晶體(CAAC-IGZO-FET)為0.8μm。另外，微控制器500的尺寸為11.0mm×12.0mm。
下述的表3示出微控制器500的規格。
使微控制器500進行工作來確認到即使將Active模式切換為關閉電源供應的Noff2模式也儲存CPU110的暫存器185內的資料。使用圖11、圖12A及圖12B的信號波形圖說明其結果。
在Active模式時將資料儲存在暫存器185的揮發性記憶體的HL暫存器中，經過停止電源供應的Noff2模式再次恢復到Active模式，然後讀出HL暫存器的資料，而對資料的儲存進行確認。
圖11、圖12A及圖12B示出：將藉由Tektronix公司製造的碼型發生器(Pattern Generator)TLA7PG2生成的信號輸入到微控制器500，並且對此時產生在微控制器500的輸入輸出端子(連接端子)中的信號利用同公司製造的邏輯分析儀TLA7AA2測量的結果。
圖11、圖12A及圖12B所示的“ADDR”、“DATA”、“CPU_VDD”、“MREQ_B”、“RD_B”、“WR_B” 及“NMI_B”是藉由上述邏輯分析儀測量的輸入輸出端子的名稱。
可以從“ADDR”端子檢測出CPU110進行計數的步驟數(根據處理數而改變的值)或CPU110所存取的位址。此外，可以從“DATA”端子檢測出微控制器500內的CPU110所執行的指令碼或微控制器500所輸入輸出的資料。此外，可以從“CPU_VDD”端子檢測出供應到CPU110的VDD的電位。
此外，可以從“MREQ_B”端子檢測出決定是否對外部記憶體進行存取的信號，在“MREQ_B”端子為Low電位時被許可對外部記憶體進行存取，在“MREQ_B”端子為High電位時被拒絕對外部記憶體進行存取。另外，在“MREQ_B”端子為Low電位且“RD_B”端子為Low電位時被許可從外部記憶體讀出資料，並且在“MREQ_B”端子為Low電位且“WR_B”端子為Low電位時被許可對外部記憶體寫入資料。
此外，可以從“NMI_B”端子檢測出不可遮罩中斷信號。通常在對“NMI_B”端子供應High電位，但是對“NMI_B”端子供應Low電位時執行中斷處理。
注意，High電位是指高於參考電位的電位，Low電位是指低於參考電位的電位。在參考電位為0V時，可以將High電位稱為正電位，將Low電位稱為負電位。此外，也可以使High電位和Low電位中的任一個成為與參考電位相同的電位。
此外，圖11所示的期間511及期間515是微控制器500在Active模式中進行工作的期間。此外，期間512是微控制器500從Active模式轉移到Noff2模式之前的將資料從各暫存器內的揮發性記憶體移動到非揮發性記憶體的移動處理期間。另外，期間513是微控制器500在Noff2模式中進行工作的期間。此外，期間514是微控制器500從Noff2模式轉移到Active模式之前的將資料從各暫存器內的非揮發性記憶體恢復到揮發性記憶體的恢復處理期間。
此外，放大在在Active模式中進行工作的期間511中進行測量的信號的一部分，作為期間591的信號示出在圖12A中。另外，放大在在Active模式中進行工作的期間515中測量的信號的一部分，作為期間592的信號示出在圖12B中。
在期間511(Active模式期間)中進行使暫存器185的一部分的HL暫存器儲存資料“AA55”的處理。將該處理稱為處理596(參照圖12A)。在處理596中，當“ADDR”端子為“0007”時檢測出在“DATA”端子中的“21”是用來在HL暫存器中儲存資料的指令碼。另外，之後在“DATA”端子中被檢測出的“55”、“AA”示出儲存在HL暫存器中的資料。注意，由於微控制器500按每個位元組處理資料，所以首先下位1位元組的“55”被檢測出，接著上位1位元組的“AA”被檢測出(參照圖11及圖12A)。
接著，說明圖4所示的從Active模式轉移到 Noff2模式的處理時的微控制器500的工作確認。
為了進行該工作確認，對微控制器500輸入將工作模式切換為Noff2模式的信號。在切換為Noff2模式的信號輸入到微控制器500時，微控制器500將暫存器(184至187)內的儲存在揮發性記憶體中的資料中的在停止電源供應之後也需要儲存的資料傳送到非揮發性記憶體，而儲存在非揮發性記憶體中(期間512)。此時，儲存在作為揮發性記憶體的HL暫存器中的資料“AA55”也傳送到非揮發性記憶體，而儲存在非揮發性記憶體中。
在微控制器500中，在對非揮發性記憶體的資料的傳送及儲存結束之後，使電源閘單元130工作，關閉對各電路方塊供應電源，而成為Noff2模式(期間513)。在圖11中的期間513中示出停止對“CPU_VDD”端子供應電源。
接著，說明圖5所示的從Noff2模式轉移到Active模式的處理時的微控制器500的工作確認。
從Noff2模式到Active模式的恢復藉由對“NMI_B”端子供應Low電位來開始。在對“NMI_B”端子供應Low電位時，電源閘單元130進行工作，再次開始對各電路方塊供應電源。接著，將儲存在非揮發性記憶體中的資料傳送到揮發性記憶體而儲存在揮發性記憶體中。此時，儲存在非揮發性記憶體中的資料“AA55”也傳送到HL暫存器，而再次儲存在HL暫存器中(期間514)。
在從非揮發性記憶體到揮發性記憶體的資料 的恢復結束之後，微控制器500根據恢復的資料再次開始Active模式的工作(期間515)。
接著，在期間515中進行處理597及處理598而對恢復到HL暫存器的資料進行確認。
在處理597中，當“ADDR”端子為“0023”時檢測出在“DATA”端子中的“22”是用來將儲存在HL暫存器中的資料傳送到外部記憶體的指令碼。另外，之後在“DATA”端子中被檢測出的“FD”、“7F”示出資料的傳送去處的外部記憶體的位址“7FFD”(參照圖11及圖12B)。
微控制器500藉由處理597之後的處理598將HL暫存器內的資料傳送到外部記憶體。注意，如上所述，微控制器500按每個位元組對資料進行處理。此外，外部記憶體在一個位址中儲存1位元組的資料。由此，接收處理597的指令的微控制器500在處理598中首先將HL暫存器內的下位1位元組的資料傳送到外部記憶體的位址“7FFD”，接著將上位1位元組的資料傳送到外部記憶體的位址”7FFE”。
由圖12B可知，在處理598時，微控制器500首先對“ADDR”端子輸出“7FFD”，作為HL暫存器內的下位1位元組的資料對“DATA”端子輸出“55”。此時，藉由對“MREQ_B”端子和“WR_B”端子供應Low電位，對外部記憶體的位址“7FFD”寫入“55”。
另外，由圖12B可知，微控制器500對“ADDR”端子輸出“7FFE”，作為HL暫存器內的上位1位 元組的資料對“DATA”端子輸出“AA”。此時，藉由對“MREQ_B”端子和“WR_B”端子供應Low電位，對外部記憶體的位址“7FFE”寫入“AA”。
從處理597及處理598中的“ADDR”端子及“DATA”端子的測量結果可知，在期間515中資料“AA55”儲存在HL暫存器中。由此，可以確認到即使微控制器500將Active模式切換為關閉電源供應的Noff2模式也儲存暫存器185內的資料。此外，可以確認到微控制器500在從Noff2模式恢復到Active模式之後也正常地進行工作。
此外，確認到在關閉電源之前將所需要的資料移動到暫存器的非揮發性記憶體。就是說，由於微控制器500在CPU的處理結束之前也可以開始用來關閉電源的處理，所以電源關閉的時序的自由度很高。確認到可以提供能夠從低耗電量模式高速地恢復到正常工作模式的微控制器。
實施例2
實際上製造微控制器並進行工作確認。在本實施例中說明工作確認。
在本實施例中進行工作確認的微控制器的電路方塊的結構及功能與參照圖13說明的微控制器300相同。
首先，說明進行了工作確認的微控制器的 CPU110所包括的暫存器185的結構。圖14示出本實施例中的儲存電容為1位元的暫存器185的結構。
與圖6所示的暫存器200同樣，暫存器185包括記憶體電路201及記憶體電路202。
記憶體電路201包括反相器220至反相器224、傳輸閘226至傳輸閘228、NAND229及NAND230。 此外，記憶體電路202包括電晶體203、電晶體204、電容元件205、傳輸閘206、電晶體207及反相器209。
反相器220具有生成使時脈信號CLK的電位的極性反轉的時脈信號CLKb的功能。而且，傳輸閘226、傳輸閘227及反相器222的每一個根據時脈信號CLK及時脈信號CLKb而選擇是否輸出信號。
明確而言，在時脈信號CLK的電位為L(低位準)且時脈信號CLKb的電位為H(高位準)時，傳輸閘226具有將供應到其輸入端子的信號D供應到NAND229的第一輸入端子及記憶體電路202所包括的傳輸閘206的輸入端子的功能。另外，在時脈信號CLK的電位為H且時脈信號CLKb的電位為L時，傳輸閘226處於高阻抗狀態，而具有停止對NAND229的第一輸入端子及記憶體電路202所包括的傳輸閘206的輸入端子供應信號D的功能。
此外，明確而言，在時脈信號CLK的電位為H且時脈信號CLKb的電位為L時，傳輸閘227具有將從NAND229的輸出端子及傳輸閘228的輸出端子輸出的信 號供應到反相器221的輸入端子的功能。此外，在時脈信號CLK的電位為L且時脈信號CLKb的電位為H時，傳輸閘227具有停止從NAND229的輸出端子及傳輸閘228的輸出端子輸出的信號供應到反相器221的輸入端子的功能。
此外，反相器223具有生成使信號RE的電位的極性反轉的信號REb的功能。另外，反相器224具有使信號REb的電位的極性反轉而生成信號RE的功能。而且，傳輸閘228及NAND229的每一個根據信號RE及信號REb而選擇是否輸出信號。
明確而言，在信號RE的電位為H且信號REb的電位為L時，傳輸閘228具有將包括從記憶體電路202輸出的資料的信號供應到傳輸閘227的輸入端子及反相器222的輸入端子的功能。另外，在信號RE的電位為L且信號REb的電位為H時，傳輸閘228處於高阻抗狀態，而具有停止將包括從記憶體電路202輸出的資料的信號供應到傳輸閘227的輸入端子及反相器222的輸入端子的功能。
NAND229是雙輸入的NAND，對第一輸入端子供應從傳輸閘226輸出的信號D或從記憶體電路202的傳輸閘206輸出的信號，並對第二輸入端子供應信號RESET。而且，在信號RE的電位為L且信號REb的電位為H時，NAND229具有根據輸入到第一輸入端子及第二輸入端子的信號而輸出信號的功能。此外，在信號RE的 電位為H且信號REb的電位為L時，NAND229處於高阻抗狀態，具有停止輸出信號的功能，而與輸入到第一輸入端子及第二輸入端子的信號無關。
在時脈信號CLK的電位為H且時脈信號CLKb的電位為L時，反相器222具有使供應到輸入端子的信號所具有的電位的極性反轉而輸出的功能。被輸出的信號供應到NAND229的第一輸入端子。此外，在時脈信號CLK的電位為L且時脈信號CLKb的電位為H時，反相器222處於高阻抗狀態，而具有停止對NAND229的第一輸入端子供應信號的功能。
反相器221具有使從傳輸閘227的輸出端子及NAND230的輸出端子供應的信號的電位反轉而作為信號Q輸出的功能。另外，從反相器221輸出的信號Q供應到NAND230的第一輸入端子。
NAND230是雙輸入的NAND，對第一輸入端子供應從反相器221輸出的信號Q，並對第二輸入端子供應信號RESET。
電晶體203根據信號WE1的電位而控制導通/截止。此外，傳輸閘206根據信號WE2而控制導通/截止。明確而言，在圖14中，傳輸閘206由信號WE2和信號WE2的極性被反相器209反轉而得到的信號控制導通/截止。電晶體207根據信號WE2而選擇導通或截止。
在傳輸閘206及電晶體203處於導通狀態時，對應於記憶體電路201所包括的節點FN1的資料的1 或0的電位供應到節點FN2。此外，在電晶體203及電晶體207處於導通狀態時，電位V1供應到節點FN2。
電晶體204根據節點FN2的電位而控制導通/截止。在電晶體204處於導通狀態時，電位V1藉由電晶體204施加到記憶體電路201。在電晶體203處於關閉狀態時，電容元件205具有儲存節點FN2的電位的功能。
在圖14所示的暫存器185中，將包含In-Ga-Zn類氧化物的CAAC-OS膜用於電晶體203，將矽膜用於構成暫存器185的電晶體203之外的電晶體。另外，如圖8所示，電晶體203及電容元件205層疊在使用矽膜的電晶體上，藉由採用上述結構，可以減小暫存器185的面積。
至於圖14所示的暫存器185中的從記憶體電路201到記憶體電路202的資料的移動、對暫存器185的電源供應的關閉、從記憶體電路202到記憶體電路201的資料的恢復，圖15示出輸入信號、輸出信號、電源電位及節點FN2的電位的時序圖。
由於藉由在微控制器處於Active模式時使信號WE2的電位成為高位準並使信號RE的電位成為低位準，記憶體電路201從記憶體電路202電離開，所以暫存器185可以顯示與一般的正反器相同的性能。再者，不需要為了對記憶體電路202移動資料並從記憶體電路202恢復資料而設置專用電路。
此外，在圖14所示的暫存器185中，在對記 憶體電路202寫入資料時需要的功率比使用MRAM的暫存器小。這是因為如下緣故：在對記憶體電路202寫入資料時需要的功率主要根據電容元件205的電容值而決定，並且使用包含In-Ga-Zn類氧化物的CAAC-OS膜的電晶體203的關態電流很小，由此可以減小電容元件205的電容值。由於使用MRAM的暫存器在移動資料時需要的功率很大，所以在將MRAM用於配置在微控制器中的所有暫存器的情況下，不容易在所有暫存器中以同一時序移動資料。然而，由於在本發明的一個實施例中在移動資料時需要的功率很小，所以在配置在微控制器中的所有暫存器具有圖14所示的結構的情況下，容易地在上述所有暫存器中以同一時序移動資料。
表4示出所製造的微控制器所包括的暫存器185及其他非揮發性記憶單元的特性。因此，與電流驅動型非揮發性記憶單元不同，在暫存器185的位數為幾百位的微控制器中也以同一時序進行移動處理。此外，很小的電力開銷導致高效的常關閉驅動。
接著，在將圖14所示的暫存器185用於CPU110的情況下的本實施例的微控制器中，對將資料移動到記憶體電路202時的工作(驅動1)和將資料不移動到記憶體電路202時的工作(驅動2)進行耗電量的評價。
在驅動1和驅動2中利用簡單地反復Active模式和Noff2模式的樣本程式。圖16A和圖16B示出用來進行耗電量的評價的樣本程式的程式。注意，將Active模式和Noff2模式的反復週期定義為圖框期間。在圖16A和圖16B的例子中，1圖框期間為1000μs，驅動頻率為8MHz。在進行驅動1的耗電量的評價時，對上述樣本程式追加將資料寫入到暫存器185的處理。另外，在進行驅動2的耗電量的評價時，對上述樣本程式追加資料的移動處理及資料的恢復處理。而且，在驅動1在Active模式中進行的處理(主處理)的內容與驅動2相同，即對I/O埠150輸出的處理、暫存器185的增量(increment)處理。
如圖16B所示，在驅動1(Distributed backup method)中，在電源恢復程式(SQ11)之後依次進行主處理(SQ12)、對記憶體電路202移動資料的處理(SQ13)及電源關閉程式(SQ14)。在驅動1的電源恢復程式(SQ11)中包括將資料從記憶體電路202恢復到記憶體電路201的處理。主處理(SQ12)的期間為512μs，對記憶體電路202移動資料的處理(SQ13)的期間為 0.5μs。另外，如圖16A所示，在驅動2(Centralized backup method)中，在進行電源恢復程式(SQ21)之後依次進行資料的恢復處理(SQ22)、主處理(SQ23)、資料的移動處理(SQ24)及電源關閉程式(SQ25)。資料的恢復處理(SQ22)的期間為73.5μs，主處理(SQ23)的期間為512μs，資料的移動處理(SQ24)的期間為69.5μs。
圖17示出對驅動1(分散式備份方法)和驅動2(集中式備份方法)的耗電量進行評價的結果。如圖17所示，例如在圖框期間為1000μs且驅動頻率為8MHz時，驅動1的耗電量為1075.4μW，驅動2的耗電量為1376.3μW，由此可知驅動1的微控制器的耗電量比驅動2低22%左右。另外，可知在圖框期間為500μs且驅動頻率為8MHz時，驅動1的耗電量比驅動2低227.95μW左右。由於在暫存器185內進行的對記憶體電路202的資料的移動和來自記憶體電路202的資料的恢復而被消耗的電力比由於來自暫存器185的資料的移動處理和對暫存器185的資料的恢復處理而被消耗的電力小，由此導致上述耗電量之差。
接著，圖18示出驅動1及驅動2中的對於主處理期間的耗電量的測量結果及它們的近似直線(虛線)。藉由改變增量處理數，改變主處理期間。驅動1的耗電量的近似直線表示為y=1.98x+57.52，驅動2的耗電量的近似直線表示為y=1.98x+360.64。由圖18可知，由 於近似直線的截距相當於開銷功率，所以驅動1(分散式備份方法)的開銷功率比驅動2(集中式備份方法)小84%左右(1-57.52/360.64)×100%。
接著，圖19A和圖19B示出執行樣本程式(再次開始電源供應之後直到開始主處理的程式)時的信號波形的測量結果。驅動頻率為8MHz。圖19A是驅動1的例子，示出電源恢復程式(SQ11)之後的期間T11=14.53μs的信號波形的放大圖及各信號的位址。此外，圖19B是驅動2的例子，示出電源恢復程式(SQ21)之後的期間T21=88.96μs的信號波形的放大圖及各信號的位址。注意，在圖19A和圖19B中，AD1表示主處理的開始位址，AD2表示資料的恢復處理的開始位址。
在驅動1中，在再次開始電源供應之後迅速開始主處理。由此可知，在以8MHz的驅動頻率進行工作時，驅動1的再次開始電源供應之後直到開始主處理的時間比驅動2短74μs左右。由於可以縮短的時間與安裝在微控制器所包括的CPU、類比/數位週邊電路中的暫存器的數量成正比而增加，所以可以預測暫存器的數量很多而具有高功能的微控制器顯著地得到可以縮短再次開始電源供應之後直到開始主處理的時間的效果。
實施例3
在本實施例中說明實際上製造微控制器並進 行工作確認的結果。
圖20示出在本實施例中進行工作確認的微控制器的結構。微控制器包括：安裝有具備使用IGZO(In-Ga-Zn-oxide)的電晶體的暫存器(IGZO FF)的8位CISC CPU核心；以及電源管理單元(PMU)。CPU除了用於Z80的指令組之外還具備一個電源閘控用指令。
圖21示出IGZO FF的電路圖。IGZO FF具有包括陰影記憶體的結構，該陰影記憶體使用將IGZO用於電晶體(IGZO FET)的D型正反器(DFF)，以不影響到正常的工作速度。
圖22示出IGZO FF的時序圖。在正常工作(T1)中，被具有低位準的電位的RE選擇多工器(MUX)的端子1，而構成正常的DFF。藉由使CLK的電位固定為高位準而確定DFF的資料並使WE的電位成為高位準，對陰影記憶體進行資料寫入(T2)。在電源關閉期間(T3)中，被具有低位準的電位的WE儲存節點F的電位(資料)。藉由在電源恢復(T4)時使RE的電位成為低位準，對電容Cr進行充電。藉由使RE的電位成為高位準並根據節點F的電位而進行電容Cr的電荷的放電，進行來自陰影記憶體的資料的讀出(T5)。
圖23示出PMU的狀態轉換圖。移動工作由程式控制，恢復工作由中斷信號控制。移動時間和恢復時間是可編程的，以進行評價。移動工作需要n1時脈+33時脈，恢復工作需要電源恢復的n2時脈+讀出工作4時脈。 n1和n2分別可以設定為1至4096及51至65586的範圍。
微控制器利用通道長度L為0.5μm的SiFET和通道長度L為0.8μm的IGZO FET的混合製程製造。以下的表5示出安裝有的IGZO FF(FF1)的測量結果。FF1在IGZO記憶體中包括L/W=0.8/0.8μm的IGZO FET及1pF的儲存電容器Cs。得到500ns的寫入時間(T2)和10ns的讀出時間(T5)(VDD=2.5V、VH=3.2V)。
圖24示出以25MHz進行1.8μs(n1=12)的移動、3.0μs的功率關閉及2.2μs(n2=51)的恢復的電源閘控的工作波形。如圖24所示，由於信號波形SG1與信號波形SG2的圖案相同，所以能夠進行存取的88bit的通 用暫存器的值在功率關閉之前後一致，由此可知電源閘控正常地工作。再者，確認到：為了檢驗電源閘控，即使在包括裝入、加算及儲存的試驗程式中的所有指令之間插入電源閘控，也可以得到正確的結果。
圖25A示出驅動頻率為25MHz時的平均電源電流和重複時間的關係。在此，重複時間是指如圖25B和圖25C所示那樣的相鄰的兩個活動處理之間的期間。如圖25B所示，在不進行電源閘控(PG)時，重複時間是指執行一個試驗程式的時間。如圖25C所示，在進行電源閘控時，重複時間是指執行一個試驗程式和一個電源閘控的時間。電源閘控包括電源供應再次開始之後的資料的恢復處理和電源供應停止之前的資料的移動處理。如圖25A所示，以25MHz得到的損益平衡時間為4.9μs。損益平衡時間(BET：Break Even Time)相當於在資料的移動及恢復時被消耗的電力(開銷電力)與停止供應電源而被減小的功率相等的電源的關閉時間。其中，電容整體的能量的的消耗為42%(計算)，使用PMU時的能量的消耗為39%(實際測量)，進行寫入時的能量的消耗為低於2%(計算)。因此，可以說IGZO FF適合於時間粒度微小的電源閘控。
圖26示出包括微控制器的晶片的照片。此外，以下的表6示出照片的概要。
對利用30nm Si技術的IGZO FF(FF2)進行計算來評價。在FF2中，將L/W=0.3/0.3μm的IGZO FET及2fF的儲存電容器Cs用於陰影記憶體。這些數值在不產生IGZO FET的面積開銷且其特性良好的範圍中決定。
圖27示出FF2的佈局及其主要部分的尺寸。由於Si電路包括MUX和讀出電路，所以其面積比DFF大25%，即8.19μm2，針對於此，被層疊的IGZO FET及電容器Cs(SiO2換算厚度tOX為10nm)的面積很小，即IGZO FET的面積為0.14μm2，電容器Cs的面積為0.54μm2。圖28示出所製造的L/W=0.3/0.3μm的IGZO FET的VG-ID特性。可知IGZO FET在L=0.3μm的情況下也實現常關閉而關態電流小於測量下限。注意，IGZO FET的閘極絕緣膜的厚度的SiO2換算厚度tOX為10nm，測量時的汲極電壓VD=1V。
上述表5示出FF2的特徵。藉由HSPICE(電 路電腦)得到6.4ns、3.7fJ(VDD=1V、VH=3V)的寫入特性。由此可知，所製造的微控制器在利用30nm Si技術的情況下也適合於時間粒度微小的電源閘控。另外，寫入能量是比最近的MTJ元件小一位數的值。所製造的微控制器的面積開銷為5.7%。其中，IGZO FF的開銷為1.7%，PMU的開銷為4.0%。微控制器等處理器的面積開銷伴隨微型化而進一步下降。這是因為在CPU複雜化且大規模化時PMU的面積開銷變小的緣故。
MCLK、TCLK‧‧‧時脈信號
T0IRQ、P0IRQ、C0IRQ‧‧‧中斷信號
100‧‧‧微控制器
101至104‧‧‧單元
110‧‧‧CPU
111‧‧‧匯流排橋
112‧‧‧RAM
113‧‧‧記憶體介面
115‧‧‧時脈生成電路
120‧‧‧控制器
121‧‧‧中斷控制器
122、146、152‧‧‧I/O介面
130‧‧‧電源閘單元
131、132‧‧‧開關電路
140‧‧‧時脈生成電路
141‧‧‧石英振盪電路
142‧‧‧振盪子
143‧‧‧石英振盪子
145‧‧‧計時器電路
150‧‧‧I/O埠
151‧‧‧比較器
161至163‧‧‧匯流排
164‧‧‧資料匯流排
170至176‧‧‧連接端子
180、183至187‧‧‧暫存器

Claims (12)

  1. 一種微控制器，包括：計時器電路；第一暫存器，其電連接於該計時器電路；CPU，其包括第二暫存器；控制器；以及電源閘，其組態以對該計時器電路、該第一暫存器、該CPU、該第二暫存器及該控制器供應電源，其中，該微控制器能夠處於：第一模式，該第一模式是使該計時器電路、該第一暫存器、該CPU、該第二暫存器及該控制器工作之模式；第二模式，該第二模式是使該計時器電路，該第一暫存器及該控制器工作之模式；以及第三模式，該第三模式是使該控制器工作之模式，其中，該微控制器係組態以藉由該CPU從該第一模式轉移到該第二及第三模式中的一個，其中，該微控制器係組態以藉由該控制器從該第二和第三模式中的一個轉移到該第一模式，並且其中，該第一暫存器及該第二暫存器分別包括：第一記憶體，其中該第一記憶體為揮發性記憶體；以及第二記憶體，其包括第一電晶體，其中該第一電 晶體的通道形成區包括第一氧化物半導體層。
  2. 一種微控制器，包括：計時器電路；第一暫存器，其電連接於該計時器電路；CPU，其包括第二暫存器；控制器；以及電源閘，其組態以對該計時器電路、該第一暫存器、該CPU、該第二暫存器及該控制器供應電源，其中，該微控制器能夠處於：第一模式，該第一模式是使該計時器電路、該第一暫存器、該CPU、該第二暫存器及該控制器工作之模式；第二模式，該第二模式是使該計時器電路、該第一暫存器及該控制器工作之模式；以及第三模式，該第三模式是使該控制器工作之模式，其中，該微控制器係組態以藉由該CPU從該第一模式轉移到該第二及第三模式中的一個，其中，該微控制器係組態以藉由該控制器從該第二和第三模式中的一個轉移到該第一模式，並且其中，該第一暫存器及該第二暫存器分別包括：第一記憶體，其中該第一記憶體為揮發性記憶體；以及第二記憶體，其包括第一電晶體及第四電晶體， 其中該第一電晶體的通道形成區包括第一氧化物半導體層，並且該第四電晶體的通道形成區包含單晶矽。
  3. 根據申請專利範圍第1或2項之微控制器，其中，該CPU及該第二暫存器在該第二模式中不工作，並且其中，該計時器電路、該第一暫存器、該CPU及該第二暫存器在該第三模式中不工作。
  4. 根據申請專利範圍第1或2項之微控制器，還包括：I/O埠；第三暫存器，其電連接於該I/O埠；比較器；以及第四暫存器，其電連接於該比較器，其中，該I/O埠、該第三暫存器、該比較器及該第四暫存器在該第一模式中工作，在該第二及第三模式中不工作。
  5. 根據申請專利範圍第1或2項之微控制器，還包括：中斷控制器；以及第五暫存器，其電連接於該中斷控制器，其中，該中斷控制器及該第五暫存器在該第一模式中工作，在該第二及第三模式中不工作。
  6. 根據申請專利範圍第1或2項之微控制器，還包括： 中斷控制器；以及第五暫存器，其電連接於該中斷控制器，其中，該中斷控制器及該第五暫存器在該第一模式中工作，在該第二及第三模式中不工作，並且其中，該第五暫存器包括：第三記憶體，其中該第三記憶體為揮發性記憶體；以及第四記憶體，其包括第二電晶體，其中該第二電晶體的通道形成區包括第二氧化物半導體層。
  7. 根據申請專利範圍第6項之微控制器，其中該第四記憶體為非揮發性記憶體。
  8. 根據申請專利範圍第1或2項之微控制器，還包括：RAM，電連接於該CPU，其中，該RAM包括第三電晶體，並且其中，該第三電晶體的通道形成區包括第三氧化物半導體層。
  9. 根據申請專利範圍第1或2項之微控制器，其中，該計時器電路以規則的間隔輸出信號，並且其中，該微控制器係組態以根據從該計時器電路供應的該信號而藉由該控制器從該第二模式轉移到該第一模式。
  10. 根據申請專利範圍第1或2項之微控制器，其中，該第二記憶體係組態以在該電源閘停止電源供 應之前對儲存在該第一記憶體中的資料進行備份，並且其中，在該電源閘再次開始電源供應的情況下，在該第二記憶體中將經備份的該資料寫入到該第一記憶體。
  11. 根據申請專利範圍第1或2項之微控制器，其中，該第一氧化物半導體層包含銦、鎵及鋅。
  12. 根據申請專利範圍第1或2項之微控制器，其中該第二記憶體為非揮發性記憶體。
TW102131554A 2012-09-03 2013-09-02 微控制器 TWI576691B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012192956 2012-09-03
JP2012229765 2012-10-17
JP2013008407 2013-01-21
JP2013063267 2013-03-26

Publications (2)

Publication Number Publication Date
TW201432433A TW201432433A (zh) 2014-08-16
TWI576691B true TWI576691B (zh) 2017-04-01

Family

ID=50183625

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102131554A TWI576691B (zh) 2012-09-03 2013-09-02 微控制器

Country Status (6)

Country Link
US (1) US9423860B2 (zh)
JP (1) JP6189140B2 (zh)
KR (1) KR102088865B1 (zh)
SG (1) SG11201504939RA (zh)
TW (1) TWI576691B (zh)
WO (1) WO2014034820A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014061761A1 (en) * 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Microcontroller and method for manufacturing the same
JP6495698B2 (ja) 2014-03-20 2019-04-03 株式会社半導体エネルギー研究所 半導体装置、電子部品、及び電子機器
JP2016015475A (ja) 2014-06-13 2016-01-28 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
WO2015193777A1 (en) * 2014-06-20 2015-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9971535B2 (en) 2014-11-05 2018-05-15 Industrial Technology Research Institute Conversion method for reducing power consumption and computing apparatus using the same
US9443564B2 (en) * 2015-01-26 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
TWI753908B (zh) 2016-05-20 2022-02-01 日商半導體能源硏究所股份有限公司 半導體裝置、顯示裝置及電子裝置
WO2018015833A1 (en) 2016-07-19 2018-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10120470B2 (en) 2016-07-22 2018-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device
JP7044495B2 (ja) 2016-07-27 2022-03-30 株式会社半導体エネルギー研究所 半導体装置
US10797706B2 (en) 2016-12-27 2020-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN106648033A (zh) * 2017-01-03 2017-05-10 深圳市博巨兴实业发展有限公司 一种低功耗的微控制器soc
US10686011B2 (en) 2018-03-01 2020-06-16 United Microelectronics Corp. Semiconductor device integrated with memory device and fabrication method thereof
US11626052B2 (en) * 2019-05-10 2023-04-11 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2020245688A1 (ja) * 2019-06-04 2020-12-10 株式会社半導体エネルギー研究所 半導体装置、半導体ウエハ、及び電子機器
US20200388319A1 (en) 2019-06-07 2020-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
US12191389B2 (en) * 2020-06-15 2025-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Layered structure, semiconductor device including the same, and manufacturing method thereof
JP2023040578A (ja) * 2021-09-10 2023-03-23 キオクシア株式会社 メモリシステムおよび制御方法
US12222797B2 (en) * 2022-12-19 2025-02-11 Advanced Micro Devices, Inc. Dynamic configuration of processor sub-components

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7873856B2 (en) * 2007-10-01 2011-01-18 Silicon Laboratories Inc. Microcontroller unit having power supply voltage monitor
US20110099401A1 (en) * 2004-11-03 2011-04-28 Claus Steinle Microcontroller system
US20110156024A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Memory device, semiconductor device, and electronic device

Family Cites Families (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH05282214A (ja) 1992-04-03 1993-10-29 Hitachi Ltd システムリスタート方法及び装置
JPH06348361A (ja) * 1993-06-14 1994-12-22 Fuji Xerox Co Ltd バックアップ型コンピュータ装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10301659A (ja) 1997-04-28 1998-11-13 Hitachi Ltd マイクロプロセッサ
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
AU2552701A (en) 2000-01-13 2001-07-24 Access Co., Ltd. Computer system and power saving control method therefor
US6665802B1 (en) * 2000-02-29 2003-12-16 Infineon Technologies North America Corp. Power management and control for a microcontroller
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2003084993A (ja) * 2001-09-10 2003-03-20 Seiko Epson Corp フラッシュメモリを備える処理装置およびデバッグ装置
JP2003132683A (ja) 2001-10-23 2003-05-09 Hitachi Ltd 半導体装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004013404A (ja) 2002-06-05 2004-01-15 Sharp Corp 電子機器、レーザーポインタ及び電源制御方法
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3567160B2 (ja) 2003-01-30 2004-09-22 株式会社ルネサステクノロジ 半導体集積回路
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4421390B2 (ja) * 2004-06-21 2010-02-24 富士通マイクロエレクトロニクス株式会社 半導体集積回路
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
EP2453481B1 (en) 2004-11-10 2017-01-11 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
JP3846504B2 (ja) * 2005-01-07 2006-11-15 オンキヨー株式会社 低消費電力装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
US7986287B2 (en) 2005-08-26 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
JP4896625B2 (ja) * 2005-08-26 2012-03-14 株式会社半導体エネルギー研究所 表示装置
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
US7441131B2 (en) * 2005-09-30 2008-10-21 Silicon Laboratories Inc. MCU with power saving mode
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US8533439B2 (en) 2005-11-07 2013-09-10 Atmel Corporation Elastic shared RAM array including contiguous instruction and data portions distinct from each other
CN101577256B (zh) 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4531020B2 (ja) * 2006-08-01 2010-08-25 ルネサスエレクトロニクス株式会社 半導体集積回路
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7536570B2 (en) * 2006-10-02 2009-05-19 Silicon Laboratories Inc. Microcontroller unit (MCU) with suspend mode
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8117475B2 (en) 2006-12-15 2012-02-14 Microchip Technology Incorporated Direct memory access controller
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5198785B2 (ja) 2007-03-30 2013-05-15 ルネサスエレクトロニクス株式会社 半導体装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7868479B2 (en) 2007-06-27 2011-01-11 Qualcomm Incorporated Power gating for multimedia processing power management
WO2009037895A1 (ja) 2007-09-21 2009-03-26 Sanyo Electric Co., Ltd. 通信装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5198110B2 (ja) 2008-03-26 2013-05-15 ニッタン株式会社 火災警報器
JP5568850B2 (ja) * 2008-09-17 2014-08-13 セイコーエプソン株式会社 記録装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP4464451B2 (ja) * 2008-10-07 2010-05-19 Ｎｅｃエレクトロニクス株式会社 マイクロコントローラ
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010267136A (ja) 2009-05-15 2010-11-25 Rohm Co Ltd データ処理装置
WO2011065216A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101861991B1 (ko) 2010-01-20 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 신호 처리 회로 및 신호 처리 회로를 구동하기 위한 방법
CN102823143B (zh) 2010-03-22 2015-07-08 飞思卡尔半导体公司 功率门控控制模块、集成电路设备、信号处理系统、电子设备及其方法
JP5771079B2 (ja) 2010-07-01 2015-08-26 株式会社半導体エネルギー研究所 撮像装置
TWI615920B (zh) 2010-08-06 2018-02-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101872926B1 (ko) 2010-09-13 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI632551B (zh) 2010-12-03 2018-08-11 半導體能源研究所股份有限公司 積體電路，其驅動方法，及半導體裝置
US8531114B2 (en) * 2010-12-31 2013-09-10 The United States Of America As Represented By The Secretary Of The Navy Illumination beacon
TWI621121B (zh) 2011-01-05 2018-04-11 Semiconductor Energy Laboratory Co., Ltd. 儲存元件、儲存裝置、及信號處理電路
US8543856B2 (en) * 2011-08-20 2013-09-24 Freescale Semiconductor Inc Semiconductor device with wake-up unit
US9021284B2 (en) * 2011-09-08 2015-04-28 Infineon Technologies Ag Standby operation with additional micro-controller
JP6027898B2 (ja) 2012-01-23 2016-11-16 株式会社半導体エネルギー研究所 半導体装置
JP6050721B2 (ja) * 2012-05-25 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
WO2013180016A1 (en) 2012-06-01 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and alarm device
US9054678B2 (en) 2012-07-06 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110099401A1 (en) * 2004-11-03 2011-04-28 Claus Steinle Microcontroller system
US7873856B2 (en) * 2007-10-01 2011-01-18 Silicon Laboratories Inc. Microcontroller unit having power supply voltage monitor
US20110156024A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Memory device, semiconductor device, and electronic device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Jankovic et al, "Power saving modes in modern microcontroller design and chip diagnostics", 23rd International Conference of Microelectronics. 12-15 May 2002, page 593-596. *

Also Published As

Publication number Publication date
US9423860B2 (en) 2016-08-23
KR102088865B1 (ko) 2020-03-13
JP2014209306A (ja) 2014-11-06
WO2014034820A1 (en) 2014-03-06
JP6189140B2 (ja) 2017-08-30
TW201432433A (zh) 2014-08-16
SG11201504939RA (en) 2015-07-30
KR20150052154A (ko) 2015-05-13
US20140068300A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
TWI576691B (zh) 微控制器
JP6908663B2 (ja) 記憶装置
US9224472B2 (en) Memory device and driving method of the memory device
TWI567736B (zh) 記憶體元件及信號處理電路
TWI640014B (zh) 記憶體裝置、半導體裝置及電子裝置
TWI539451B (zh) 儲存元件，儲存裝置，信號處理電路，及驅動儲存元件的方法
US10164612B2 (en) Storage circuit and semiconductor device
JP6228381B2 (ja) 半導体装置
US9153313B2 (en) Normally-off, power-gated memory circuit with two data retention stages for reducing overhead power
TW201407612A (zh) 電源控制電路及信號處理電路
KR20140095444A (ko) 기억 장치 및 반도체 장치
KR20190080843A (ko) 반도체 장치 및 반도체 장치의 구동 방법
JP6122709B2 (ja) 信号処理回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees