[go: up one dir, main page]

TWI418009B - 層疊封裝的封裝結構及其製法 - Google Patents

層疊封裝的封裝結構及其製法 Download PDF

Info

Publication number
TWI418009B
TWI418009B TW100145416A TW100145416A TWI418009B TW I418009 B TWI418009 B TW I418009B TW 100145416 A TW100145416 A TW 100145416A TW 100145416 A TW100145416 A TW 100145416A TW I418009 B TWI418009 B TW I418009B
Authority
TW
Taiwan
Prior art keywords
package
package structure
electrical contact
crystal
substrate
Prior art date
Application number
TW100145416A
Other languages
English (en)
Other versions
TW201324727A (zh
Inventor
詹英志
林俊廷
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW100145416A priority Critical patent/TWI418009B/zh
Priority to CN201210218627.5A priority patent/CN103165555B/zh
Priority to US13/572,866 priority patent/US8502370B2/en
Publication of TW201324727A publication Critical patent/TW201324727A/zh
Application granted granted Critical
Publication of TWI418009B publication Critical patent/TWI418009B/zh

Links

Classifications

    • H10W70/60—
    • H10W90/00—
    • H10W90/701—
    • H10W99/00—
    • H10W70/635—
    • H10W74/117—
    • H10W74/142—
    • H10W90/722—
    • H10W90/724—

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wrappers (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

層疊封裝的封裝結構及其製法
　　本發明係有關一種層疊封裝的封裝結構及其製法，尤指一種具有銅柱之層疊封裝的封裝結構及其製法。
　　隨著電子產品的微型化發展趨勢，封裝基板表面可供設置半導體晶片或封裝結構的面積越來越小，因此遂發展出一種半導體封裝結構之立體堆疊技術，其係於一半導體封裝結構上形成有焊球，並將另一半導體封裝結構疊置於該焊球上，而成為一層疊封裝（Package-on-Package，簡稱PoP）的封裝結構，以符合小型表面接合面積與高密度元件設置之要求。
　　請參閱第1A至1E圖，係為習知層疊封裝的封裝結構及其製法之剖視圖。
　　如第1A圖所示，提供一封裝基板10，其一表面101上具有複數置晶墊11與圍繞該等置晶墊11的複數電性接觸墊12，於該表面101、置晶墊11與電性接觸墊12上形成有絕緣保護層13，該絕緣保護層13具有複數對應外露各該置晶墊11與各該電性接觸墊12的絕緣保護層開孔130，且於各該置晶墊11上設有第一焊球14。
　　如第1B圖所示，於該等第一焊球14上接置半導體晶片15。
　　如第1C圖所示，形成包覆該半導體晶片15的封裝材料16。
　　如第1D圖所示，於各該電性接觸墊12上形成第二焊球17。
　　如第1E圖所示，於該第二焊球17上接置另一封裝結構18。
　　惟，上述習知之PoP封裝結構係需要於電性接觸墊上形成較大之焊球，俾使後來上層堆疊的封裝結構不致接觸下層之半導體晶片，而較大之焊球將佔用過多的封裝基板面積，且增加整體封裝結構的厚度，進而對於電子產品的微型化相當不利。
　　因此，如何提出一種層疊封裝的封裝結構及其製法，以避免習知技術需要較大的焊球，導致最終封裝結構之體積過大等問題，實已成為目前亟欲解決的課題。
　　鑑於上述習知技術之封裝結構之體積較大的缺失，本發明揭露一種層疊封裝的封裝結構，係包括：第一基板，係具有相對之第一表面與第二表面，該第一表面定義有置晶區與圍繞該置晶區的非置晶區，該置晶區與非置晶區的第一表面上分別具有複數置晶墊與複數第一電性接觸墊；第一絕緣保護層，係形成於該第一表面、置晶墊與第一電性接觸墊上，並具有複數對應外露各該置晶墊與各該第一電性接觸墊的第一絕緣保護層開孔；複數置晶連接端與電性連接端，係形成於該第一絕緣保護層上，並分別對應電性連接各該置晶墊與第一電性接觸墊；介電層，係形成於該第一絕緣保護層、置晶連接端與電性連接端上，並具有分別對應該置晶區與各該電性連接端的第一介電層開孔與第二介電層開孔；第一銅柱，係形成於該各該第二介電層開孔中；第一半導體晶片，係設於該第一介電層開孔中，並電性連接於該置晶連接端上；第一焊球，係形成於靠該置晶區較近之一側之各該第一銅柱上；以及第一封裝結構，係疊置並電性連接於該第一焊球上。
　　本發明復揭露一種層疊封裝的封裝結構之製法，係包括：提供一具有相對之第一表面與第二表面的第一基板，該第一表面定義有置晶區與圍繞該置晶區的非置晶區，該置晶區與非置晶區的第一表面上分別具有複數置晶墊與複數第一電性接觸墊，於該第一表面、置晶墊與第一電性接觸墊上形成有第一絕緣保護層，該第一絕緣保護層具有複數對應外露各該置晶墊與各該第一電性接觸墊的第一絕緣保護層開孔；於該第一絕緣保護層上形成複數分別對應電性連接各該置晶墊與第一電性接觸墊的置晶連接端與電性連接端；於該第一絕緣保護層、置晶連接端與電性連接端上形成介電層，且該介電層具有分別對應該置晶區與各該電性連接端的第一介電層開孔與第二介電層開孔；於各該第二介電層開孔中印刷形成第一銅柱，並於該第一介電層開孔中的置晶連接端上電性連接第一半導體晶片；於靠該置晶區較近之一側之各該第一銅柱上形成第一焊球；以及於該第一焊球上疊置並電性連接第一封裝結構。
　　由上可知，因為本發明之封裝結構係於複數不同的電性連接端上形成有不同高度的銅柱，並利用該等銅柱定義出封裝結構容置區，所以能在有限的空間中接置半導體晶片與另一封裝結構，且能在最高的銅柱上再堆疊第二個封裝結構，即本發明可使用較小之焊球來連接封裝結構，故能有效縮小最終結構之平面尺寸與厚度；此外，本發明係以模板印刷方式來形成銅柱，所以可提供高良率、細間距與高度均勻性佳的電性連接方式。
　　以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。　
　　須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「圍繞」及「側」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
　　請參閱第2A至2J圖，係本發明之層疊封裝的封裝結構及其製法的剖視圖。
　　如第2A圖所示，提供一具有相對之第一表面20a與第二表面20b的第一基板20，該第一表面20a定義有置晶區201與圍繞該置晶區201的非置晶區202，該置晶區201與非置晶區202的第一表面20a上分別具有複數置晶墊211與複數第一電性接觸墊212，於該第一表面20a、置晶墊211與第一電性接觸墊212上形成有第一絕緣保護層22a，該第一絕緣保護層22a具有複數對應外露各該置晶墊211與各該第一電性接觸墊212的第一絕緣保護層開孔220a；此外，該第二表面20b上復具有複數第二電性接觸墊213，於該第二表面20b與第二電性接觸墊213上並形成有第二絕緣保護層22b，且該第二絕緣保護層22b具有複數對應外露各該第二電性接觸墊213的第二絕緣保護層開孔220b，又該第一基板20中形成有貫穿該第一表面20a與第二表面20b且電性連接該置晶墊211、第一電性接觸墊212與第二電性接觸墊213的導電通孔203。
　　如第2B圖所示，於該第一絕緣保護層22a上形成複數分別對應電性連接各該置晶墊211與第一電性接觸墊212的置晶連接端231與電性連接端232。
　　如第2C圖所示，於該第一絕緣保護層22a、置晶連接端231與電性連接端232上形成介電層24，該介電層24可為感光性材質。
　　如第2D圖所示，於該介電層24中形成有分別對應該置晶區201與各該電性連接端232的第一介電層開孔241與第二介電層開孔242。
　　如第2E圖所示，以模板（stencil）印刷方式藉由模板261於各該第二介電層開孔242中印刷形成第一銅柱251。
　　如第2F圖所示，以模板印刷方式藉由模板262於離該置晶區201較遠之一側之該第一銅柱251上印刷形成第二銅柱252。
　　如第2G圖所示，於該第一介電層開孔241中的置晶連接端231上電性連接第一半導體晶片27。
　　如第2H圖所示，於該第一半導體晶片27與第一表面20a之間形成底充材料28或封裝膠體。
　　如第2I圖所示，於靠該置晶區201較近之一側之各該第一銅柱251上形成第一焊球30，並於該第一焊球30上疊置並電性連接第一封裝結構3，其中，該第一封裝結構3係包括第二基板31與覆晶接置其上的第二半導體晶片32，且該第二半導體晶片32係位於該第二基板31與介電層24之間，另復於各該第二電性接觸墊213上形成焊料凸塊29。
　　如第2J圖所示，於各該第二銅柱252上形成第二焊球40，並於該第二焊球40上疊置並電性連接第二封裝結構4，其中，該第二封裝結構4係包括第三基板41與覆晶接置其上的第三半導體晶片42，且該第三基板41係位於該第三半導體晶片42與第二基板31之間。
　　本發明復提供一種層疊封裝的封裝結構，係包括：第一基板20，係具有相對之第一表面20a與第二表面20b，該第一表面20a定義有置晶區201與圍繞該置晶區201的非置晶區202，該置晶區201與非置晶區202的第一表面20a上分別具有複數置晶墊211與複數第一電性接觸墊212；第一絕緣保護層22a，係形成於該第一表面20a、置晶墊211與第一電性接觸墊212上，並具有複數對應外露各該置晶墊211與各該第一電性接觸墊212的第一絕緣保護層開孔220a；複數置晶連接端231與電性連接端232，係形成於該第一絕緣保護層22a上，並分別對應電性連接各該置晶墊211與第一電性接觸墊212；介電層24，係形成於該第一絕緣保護層22a、置晶連接端231與電性連接端232上，並具有分別對應該置晶區201與各該電性連接端232的第一介電層開孔241與第二介電層開孔242，該介電層24係為感光性材質；第一銅柱251，係形成於該各該第二介電層開孔242中；第一半導體晶片27，係設於該第一介電層開孔241中，並電性連接於該置晶連接端231上；第一焊球30，係形成於靠該置晶區201較近之一側之各該第一銅柱251上；以及第一封裝結構3，係疊置並電性連接於該第一焊球30上。
　　於前述之層疊封裝的封裝結構中，該第一封裝結構3係包括第二基板31與覆晶接置其上的第二半導體晶片32，且該第二半導體晶片32係位於該第二基板31與介電層24之間。
　　依前所述之層疊封裝的封裝結構，復包括第二銅柱252、第二焊球40與第二封裝結構4，該第二銅柱252係形成於離該置晶區201較遠之一側之該第一銅柱251上，該第二焊球40係形成於各該第二銅柱252上，且該第二封裝結構4係疊置並電性連接於該第二焊球40上。
　　於本發明之層疊封裝的封裝結構中，該第二封裝結構4係包括第三基板41與覆晶接置其上的第三半導體晶片42，且該第三基板41係位於該第三半導體晶片42與第二基板31之間。
　　於前述之層疊封裝的封裝結構中，該第二表面20b上具有複數第二電性接觸墊213，於該第二表面20b與第二電性接觸墊213上並形成有第二絕緣保護層22b，且該第二絕緣保護層22b具有複數對應外露各該第二電性接觸墊213的第二絕緣保護層開孔220b。
　　於本發明的層疊封裝的封裝結構中，該第一基板20中形成有貫穿該第一表面20a與第二表面20b且電性連接該置晶墊211、第一電性接觸墊212與第二電性接觸墊213的導電通孔203。
　　所述之層疊封裝的封裝結構中，復包括焊料凸塊29，係形成於各該第二電性接觸墊213上，且復包括底充材料28或封裝膠體，係形成於該第一半導體晶片27與第一表面20a之間。
　　綜上所述，不同於習知技術，由於本發明之封裝結構係於複數不同的電性連接端上形成有不同高度的銅柱，並利用該等銅柱定義出封裝結構容置區，因而能在有限的空間中接置半導體晶片與另一封裝結構，且能在最高的銅柱上再堆疊第二個封裝結構，即本發明可使用較小之焊球來連接封裝結構，故能有效縮小最終結構之平面尺寸與厚度；此外，本發明係以模板印刷方式來形成銅柱，所以可提供高良率、細間距與高度均勻性佳的電性連接方式。
　　上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10‧‧‧封裝基板
101‧‧‧表面
11,211‧‧‧置晶墊
12‧‧‧電性接觸墊
13‧‧‧絕緣保護層
130‧‧‧絕緣保護層開孔
14,30‧‧‧第一焊球
15‧‧‧半導體晶片
16‧‧‧封裝材料
17,40‧‧‧第二焊球
18‧‧‧封裝結構
20‧‧‧第一基板
20a‧‧‧第一表面
20b‧‧‧第二表面
201‧‧‧置晶區
202‧‧‧非置晶區
203‧‧‧導電通孔
212‧‧‧第一電性接觸墊
213‧‧‧第二電性接觸墊
22a‧‧‧第一絕緣保護層
22b‧‧‧第二絕緣保護層
220a‧‧‧第一絕緣保護層開孔
220b‧‧‧第二絕緣保護層開孔
231‧‧‧置晶連接端
232‧‧‧電性連接端
24‧‧‧介電層
241‧‧‧第一介電層開孔
242‧‧‧第二介電層開孔
251‧‧‧第一銅柱
252‧‧‧第二銅柱
261,262‧‧‧模板
27‧‧‧第一半導體晶片
28‧‧‧底充材料
29‧‧‧焊料凸塊
3‧‧‧第一封裝結構
31‧‧‧第二基板
32‧‧‧第二半導體晶片
4‧‧‧第二封裝結構
41‧‧‧第三基板
42‧‧‧第三半導體晶片
　　第1A至1E圖係為習知層疊封裝的封裝結構及其製法之剖視圖；以及
　　第2A至2J圖係本發明之層疊封裝的封裝結構及其製法的剖視圖。
20‧‧‧第一基板
20a‧‧‧第一表面
20b‧‧‧第二表面
201‧‧‧置晶區
202‧‧‧非置晶區
203‧‧‧導電通孔
211‧‧‧置晶墊
212‧‧‧第一電性接觸墊
213‧‧‧第二電性接觸墊
22a‧‧‧第一絕緣保護層
22b‧‧‧第二絕緣保護層
220a‧‧‧第一絕緣保護層開孔
220b‧‧‧第二絕緣保護層開孔
231‧‧‧置晶連接端
232‧‧‧電性連接端
24‧‧‧介電層
241‧‧‧第一介電層開孔
242‧‧‧第二介電層開孔
251‧‧‧第一銅柱
252‧‧‧第二銅柱
27‧‧‧第一半導體晶片
28‧‧‧底充材料
29‧‧‧焊料凸塊
3‧‧‧第一封裝結構
30‧‧‧第一焊球
31‧‧‧第二基板
32‧‧‧第二半導體晶片

Claims (20)

  1. 一種層疊封裝的封裝結構，係包括：
    　　第一基板，係具有相對之第一表面與第二表面，該第一表面定義有置晶區與圍繞該置晶區的非置晶區，該置晶區與非置晶區的第一表面上分別具有複數置晶墊與複數第一電性接觸墊；
    　　第一絕緣保護層，係形成於該第一表面、置晶墊與第一電性接觸墊上，並具有複數對應外露各該置晶墊與各該第一電性接觸墊的第一絕緣保護層開孔；
    　　複數置晶連接端與電性連接端，係形成於該第一絕緣保護層上，並分別對應電性連接各該置晶墊與第一電性接觸墊；
    　　介電層，係形成於該第一絕緣保護層、置晶連接端與電性連接端上，並具有分別對應該置晶區與各該電性連接端的第一介電層開孔與第二介電層開孔；
    　　第一銅柱，係形成於該各該第二介電層開孔中；
    　　第一半導體晶片，係設於該第一介電層開孔中，且電性連接於該置晶連接端上；
    　　第一焊球，係形成於靠該置晶區較近之一側之各該第一銅柱上；以及
    　　第一封裝結構，係疊置並電性連接於該第一焊球上。
  2. 如申請專利範圍第1項所述之層疊封裝的封裝結構，其中，該第一封裝結構係包括第二基板與覆晶接置其上的第二半導體晶片，且該第二半導體晶片係位於該第二基板與介電層之間。
  3. 如申請專利範圍第2項所述之層疊封裝的封裝結構，復包括第二銅柱、第二焊球與第二封裝結構，該第二銅柱係形成於離該置晶區較遠之一側之該第一銅柱上，該第二焊球係形成於各該第二銅柱上，且該第二封裝結構係疊置並電性連接於該第二焊球上。
  4. 如申請專利範圍第3項所述之層疊封裝的封裝結構，其中，該第二封裝結構係包括第三基板與覆晶接置其上的第三半導體晶片，且該第三基板係位於該第三半導體晶片與第二基板之間。
  5. 如申請專利範圍第1項所述之層疊封裝的封裝結構，其中，該第二表面上具有複數第二電性接觸墊，於該第二表面與第二電性接觸墊上並形成有第二絕緣保護層，且該第二絕緣保護層具有複數對應外露各該第二電性接觸墊的第二絕緣保護層開孔。
  6. 如申請專利範圍第5項所述之層疊封裝的封裝結構，其中，該第一基板中形成有貫穿該第一表面與第二表面且電性連接該置晶墊、第一電性接觸墊與第二電性接觸墊的導電通孔。
  7. 如申請專利範圍第5項所述之層疊封裝的封裝結構，復包括焊料凸塊，係形成於各該第二電性接觸墊上。
  8. 如申請專利範圍第1項所述之層疊封裝的封裝結構，復包括底充材料或封裝膠體，係形成於該第一半導體晶片與第一表面之間。
  9. 如申請專利範圍第1項所述之層疊封裝的封裝結構，其中，該介電層係為感光性材質。
  10. 一種層疊封裝的封裝結構之製法，係包括：
    　　提供一具有相對之第一表面與第二表面的第一基板，該第一表面定義有置晶區與圍繞該置晶區的非置晶區，該置晶區與非置晶區的第一表面上分別具有複數置晶墊與複數第一電性接觸墊，於該第一表面、置晶墊與第一電性接觸墊上形成有第一絕緣保護層，該第一絕緣保護層具有複數對應外露各該置晶墊與各該第一電性接觸墊的第一絕緣保護層開孔；
    　　形成複數分別對應電性連接各該置晶墊與第一電性接觸墊的置晶連接端與電性連接端於該第一絕緣保護層上；
    　　形成介電層於該第一絕緣保護層、置晶連接端與電性連接端上，且該介電層具有分別對應該置晶區與各該電性連接端的第一介電層開孔與第二介電層開孔；
    　　形成第一銅柱於各該第二介電層開孔中；
    　　電性連接第一半導體晶片於該第一介電層開孔中的置晶連接端上；
    　　形成第一焊球於靠該置晶區較近之一側之各該第一銅柱上；以及
    　　疊置並電性連接第一封裝結構於該第一焊球上。
  11. 如申請專利範圍第10項所述之層疊封裝的封裝結構之製法，其中，該第一封裝結構係包括第二基板與覆晶接置其上的第二半導體晶片，且該第二半導體晶片係位於該第二基板與介電層之間。
  12. 如申請專利範圍第11項所述之層疊封裝的封裝結構之製法，其中，於形成該第一銅柱之後，復包括形成第二銅柱於離該置晶區較遠之一側之該第一銅柱上，且於電性連接該第一封裝結構之後，復包括形成第二焊球於各該第二銅柱上，疊置並電性連接第二封裝結構於該第二焊球上。
  13. 如申請專利範圍第12項所述之層疊封裝的封裝結構之製法，其中，該第二封裝結構係包括第三基板與覆晶接置其上的第三半導體晶片，且該第三基板係位於該第三半導體晶片與第二基板之間。
  14. 如申請專利範圍第12項所述之層疊封裝的封裝結構之製法，其中，形成該第二銅柱之方式係為模板印刷。
  15. 如申請專利範圍第10項所述之層疊封裝的封裝結構之製法，其中，該第二表面上具有複數第二電性接觸墊，於該第二表面與第二電性接觸墊上並形成有第二絕緣保護層，且該第二絕緣保護層具有複數對應外露各該第二電性接觸墊的第二絕緣保護層開孔。
  16. 如申請專利範圍第15項所述之層疊封裝的封裝結構之製法，其中，該第一基板中形成有貫穿該第一表面與第二表面且電性連接該置晶墊、第一電性接觸墊與第二電性接觸墊的導電通孔。
  17. 如申請專利範圍第15項所述之層疊封裝的封裝結構之製法，復包括於各該第二電性接觸墊上形成焊料凸塊。
  18. 如申請專利範圍第10項所述之層疊封裝的封裝結構之製法，復包括於該第一半導體晶片與第一表面之間形成底充材料或封裝膠體。
  19. 如申請專利範圍第10項所述之層疊封裝的封裝結構之製法，其中，該介電層係為感光性材質。
  20. 如申請專利範圍第10項所述之層疊封裝的封裝結構之製法，其中，形成該第一銅柱之方式係為模板印刷。
TW100145416A 2011-12-08 2011-12-08 層疊封裝的封裝結構及其製法 TWI418009B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100145416A TWI418009B (zh) 2011-12-08 2011-12-08 層疊封裝的封裝結構及其製法
CN201210218627.5A CN103165555B (zh) 2011-12-08 2012-06-28 层叠封装的封装结构及其制法
US13/572,866 US8502370B2 (en) 2011-12-08 2012-08-13 Stack package structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100145416A TWI418009B (zh) 2011-12-08 2011-12-08 層疊封裝的封裝結構及其製法

Publications (2)

Publication Number Publication Date
TW201324727A TW201324727A (zh) 2013-06-16
TWI418009B true TWI418009B (zh) 2013-12-01

Family

ID=48571233

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100145416A TWI418009B (zh) 2011-12-08 2011-12-08 層疊封裝的封裝結構及其製法

Country Status (3)

Country Link
US (1) US8502370B2 (zh)
CN (1) CN103165555B (zh)
TW (1) TWI418009B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI447975B (zh) * 2012-01-05 2014-08-01 矽品精密工業股份有限公司 發光二極體晶片之結構、發光二極體封裝基板之結構、發光二極體封裝結構及其製法
US9818734B2 (en) 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
US10192796B2 (en) 2012-09-14 2019-01-29 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual-sided interconnect structures in FO-WLCSP
CN102915984A (zh) * 2012-09-20 2013-02-06 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
US9293404B2 (en) * 2013-01-23 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pre-applying supporting materials between bonded package components
US9111930B2 (en) * 2013-03-12 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package on-package with cavity in interposer
CN109830469B (zh) * 2013-08-05 2021-03-16 日月光半导体制造股份有限公司 半导体封装件及其制造方法
TW201517240A (zh) * 2013-10-16 2015-05-01 矽品精密工業股份有限公司 封裝結構及其製法
CN103633056B (zh) * 2013-12-06 2017-09-01 矽力杰半导体技术(杭州)有限公司 引线框、封装组件及其制造方法
TWI550791B (zh) * 2014-01-16 2016-09-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US9693455B1 (en) 2014-03-27 2017-06-27 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with plated copper posts and method of manufacture thereof
TWI584430B (zh) * 2014-09-10 2017-05-21 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI578472B (zh) * 2014-11-27 2017-04-11 矽品精密工業股份有限公司 封裝基板、半導體封裝件及其製法
US9893017B2 (en) 2015-04-09 2018-02-13 STATS ChipPAC Pte. Ltd. Double-sided semiconductor package and dual-mold method of making same
US9775246B2 (en) 2015-08-07 2017-09-26 Unimicron Technology Corp. Circuit board and manufacturing method thereof
US20170052014A1 (en) * 2015-08-19 2017-02-23 Globalfoundries Inc. Method, apparatus, and system for passive die strain measurement
US10256114B2 (en) * 2017-03-23 2019-04-09 Amkor Technology, Inc. Semiconductor device with tiered pillar and manufacturing method thereof
CN107195617A (zh) * 2017-06-23 2017-09-22 华进半导体封装先导技术研发中心有限公司 基于不同高度铜柱的三维封装结构及其制造方法
KR102419154B1 (ko) 2017-08-28 2022-07-11 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
EP3483921B1 (en) 2017-11-11 2026-01-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding known-good component in known-good cavity of known-good component carrier material with pre-formed electric connection structure
US10546817B2 (en) * 2017-12-28 2020-01-28 Intel IP Corporation Face-up fan-out electronic package with passive components using a support
US10354987B1 (en) 2018-03-22 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
US10354980B1 (en) 2018-03-22 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
KR102679995B1 (ko) * 2018-11-13 2024-07-02 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 패키지 구조물
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
US11018067B2 (en) * 2019-05-22 2021-05-25 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing a semiconductor device
US11502029B2 (en) * 2019-07-19 2022-11-15 Stmicroelectronics Pte Ltd Thin semiconductor chip using a dummy sidewall layer
US11101840B1 (en) * 2020-02-05 2021-08-24 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
US11183765B2 (en) 2020-02-05 2021-11-23 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
CN111892015B (zh) * 2020-07-15 2021-05-25 见闻录(浙江)半导体有限公司 一种mems器件的晶圆级封装方法和封装结构
US12107037B2 (en) * 2021-11-03 2024-10-01 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing electronic devices
CN114334852B (zh) * 2021-12-29 2025-07-22 苏州汉天下电子有限公司 半导体器件的封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080017968A1 (en) * 2006-07-18 2008-01-24 Samsung Electronics Co., Ltd. Stack type semiconductor package and method of fabricating the same
TW200822319A (en) * 2006-11-09 2008-05-16 Samsung Electronics Co Ltd Multi stack package and method of fabricating the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026187A (ja) * 2000-07-07 2002-01-25 Sony Corp 半導体パッケージ及び半導体パッケージの製造方法
JP2006351565A (ja) * 2005-06-13 2006-12-28 Shinko Electric Ind Co Ltd 積層型半導体パッケージ
US7652361B1 (en) * 2006-03-03 2010-01-26 Amkor Technology, Inc. Land patterns for a semiconductor stacking structure and method therefor
CN102144291B (zh) * 2008-11-17 2015-11-25 先进封装技术私人有限公司 半导体基板、封装与装置
JP2010147153A (ja) * 2008-12-17 2010-07-01 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080017968A1 (en) * 2006-07-18 2008-01-24 Samsung Electronics Co., Ltd. Stack type semiconductor package and method of fabricating the same
TW200822319A (en) * 2006-11-09 2008-05-16 Samsung Electronics Co Ltd Multi stack package and method of fabricating the same

Also Published As

Publication number Publication date
US20130147041A1 (en) 2013-06-13
US8502370B2 (en) 2013-08-06
CN103165555A (zh) 2013-06-19
CN103165555B (zh) 2015-08-05
TW201324727A (zh) 2013-06-16

Similar Documents

Publication Publication Date Title
TWI418009B (zh) 層疊封裝的封裝結構及其製法
TWI645527B (zh) 電子封裝件及其製法
TWI418003B (zh) 嵌埋電子元件之封裝結構及其製法
TWI570842B (zh) 電子封裝件及其製法
CN104576593A (zh) 封装结构及其制法
TWI649839B (zh) 電子封裝件及其基板構造
TW201812932A (zh) 電子封裝件及其製法
TWI763295B (zh) 半導體封裝結構及其製備方法
TWI637465B (zh) 電子封裝件及其製法
TWI640068B (zh) 電子封裝件及其製法
TWI467731B (zh) 半導體封裝件及其製法
TWI779560B (zh) 具有多個電壓供應源的半導體封裝結構及其製備方法
TWI689067B (zh) 電子封裝件及其製法
TW201707174A (zh) 電子封裝件及其製法
JP4704800B2 (ja) 積層型半導体装置及びその製造方法
TWI678784B (zh) 電子封裝件及其製法
TW201806039A (zh) 電子堆疊結構及其製法
CN203118928U (zh) 封装结构
TWM450822U (zh) 封裝基板
TW202046456A (zh) 電子封裝件及其製法
TW202029448A (zh) 電子封裝件及其封裝基板與製法
CN104425418A (zh) 半导体封装件及其制法
US20230268197A1 (en) Substrate structure, and fabrication and packaging methods thereof
TWI612627B (zh) 電子封裝件及其製法
TW201913902A (zh) 電子封裝件及其製法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees