[go: up one dir, main page]

TWI567975B - Super junction semiconductor device - Google Patents

Super junction semiconductor device Download PDF

Info

Publication number
TWI567975B
TWI567975B TW101126043A TW101126043A TWI567975B TW I567975 B TWI567975 B TW I567975B TW 101126043 A TW101126043 A TW 101126043A TW 101126043 A TW101126043 A TW 101126043A TW I567975 B TWI567975 B TW I567975B
Authority
TW
Taiwan
Prior art keywords
layer
parallel
field
super
semiconductor device
Prior art date
Application number
TW101126043A
Other languages
English (en)
Other versions
TW201316506A (zh
Inventor
曹大為
大西泰彥
Original Assignee
富士電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機股份有限公司 filed Critical 富士電機股份有限公司
Publication of TW201316506A publication Critical patent/TW201316506A/zh
Application granted granted Critical
Publication of TWI567975B publication Critical patent/TWI567975B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/143—VDMOS having built-in components the built-in components being PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/016—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H10W40/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Description

超接合半導體裝置
本發明係有關超連接(SJ)構造之超接合半導體裝置，特別是有關具備溫度檢測用元件之超接合半導體裝置。
在通常的縱型MOSFET(絕緣閘極型電場效果電晶體)中，經由重複開啟關閉動作之時，產生有開關損失或固定損失，而元件的溫度產生上升。元件溫度超出容許溫度之情況，有至熱破壞之情況。隨之，期望具備有迅速檢測元件溫度而反映於開啟電流，從如前述之熱破壞保護元件之機能者。
作為如此之半導體裝置之溫度檢測方法，知道有將二極體作為溫度檢測用元件而使用之方法。此溫度檢測方法係於作為溫度檢測用元件而使用之二極體，從定電流源流動順方向電流時，檢測產生於二極體兩端之電位差，即順方向電壓下降值(之後，單純作為順方向電壓(VF))之方法。一般，知道有二極體之順方向電壓的溫度特性係對於元件之溫度(接合溫度)變化而言順方向電壓有線性變化之關係。隨之，如檢測二極體之順方向電壓，可從檢測之順方向電壓(VF)求得元件之接合溫度者。檢測之接合溫度超出容許溫度之情況，經由下降元件之閘極電壓而限制動作電流之時，可將元件從熱破壞保護。
對於具備以往之溫度檢測用元件之MOS(金屬-氧化膜-半導體所成之絕緣閘極)型半導體裝置之構成，將IGBT(絕緣閘極型雙極性電晶體)為例說明。圖2係顯示具備以往之溫度檢測用元件之MOS型半導體裝置之構成的要部剖面圖。對於圖2係顯示MOS型半導體裝置100之端部剖面圖。如圖2所示，於元件活性部1之一部分的n-飄移層12之表面上，藉由絕緣膜5，具有搭載二極體(在圖2中記載溫度檢測二極體)3所成之溫度檢測用元件的溫度檢測構造之MOS型半導體裝置100則成為公知(例如，參照下述專利文獻1)。
另一方面，知道有具備超連接(之後有略記為SJ或超接合之情況)構造之超接合半導體裝置。此SJ構造係於n-飄移層中，具有於基板主面延伸於垂直之方向，且將於基板主面具有窄幅於平行方向之p型領域與n型領域，於基板主面交互重複排列於平行方向之並列構造(之後，並列pn層)。構成並列pn層之p型領域及n型領域係即使為將各領域做成高不純物濃度所成之低阻抗領域之情況，亦在關閉時為低耐壓，從並列pn層內之所有的p型領域與n型領域之pn接合擴散的空乏層迅速地設定為將並列pn層全體作為空乏層之程度的窄幅。因此，SJ構造係作為同時得到低開啟阻抗與高耐壓特性之雙方特性之構造所知道(例如，參照下述專利文獻2)。
先前技術文獻 〔專利文獻〕
〔專利文獻1〕日本特開平6-117942號公報
〔專利文獻2〕日本特開2006-324432號公報
但將記載於前述專利文獻1之IGBT(絕緣閘極型雙極性電晶體)之溫度檢測構造，呈作為適用於記載於專利文獻2之SJ-MOSFET之情況，有招致在溫度檢測構造之正下方的並列pn層部分耐壓下降之虞。具體而言，SJ-MOSFET之飄移層係如通常之MOSFET，較未具有並列pn層之飄移層提高不純物濃度之故，在溫度檢測構造之正下方的並列pn層之p型領域部分，特別是接合於pn層表面之絕緣膜之正下方的p型領域部分不易空乏化。經由發明者們的銳意研究明確到有因此引起而耐壓下降容易發生的問題。
本發明係為了消解經由上述以往技術之問題點，提供防止熱破壞同時，可防止耐壓下降之超接合半導體裝置為目的。
為了解決上述課題，達成本發明之目的，有關此發明之超接合半導體裝置係具有配向於第1導電型之高不純物濃度之半導體基板之一方的主面之垂直方向之第1導電型半導體領域與第2導電型半導體領域，則作為飄移層而具 備於前述半導體基板之主面，以特定的間距重複交互地鄰接於平行方向之並列pn層，而前述第1導電型半導體領域則在開啟狀態流動電流，在關閉狀態中，前述並列pn層則作為空乏化而阻止電壓之構成之超接合半導體裝置，其中，具有接下來的特徵。具備成為主電流路徑之元件活性部。於前述元件活性部內，設置有前述並列pn層之前述第1導電型半導體領域與前述第2導電型半導體領域之間距則較前述特定間距為窄之溫度檢測領域。於前述溫度檢測領域之前述並列pn層表面上，藉由絕緣膜而設置有第1導電型半導體層。另外，於前述溫度檢測領域之前述並列pn層表面設置有藉由絕緣膜所設置，與前述第1導電型半導體層接合而呈構成pn接合地加以配置之第2導電型半導體層。具備將前述第1導電型半導體層與前述第2導電型半導體層作為主要之半導體層之溫度檢測用元件。
另外，有關此發明之超接合半導體裝置係在上述之發明中，前述元件活性部係具備絕緣閘極構造，前述溫度檢測領域內之前述並列pn層表面之前述絕緣膜則較構成前述絕緣閘極構造之閘極絕緣膜為厚為佳。
另外，有關此發明之超接合半導體裝置係在上述之發明中，更具備呈圍繞前述元件活性部地配置於前述元件活性部之外周，保持耐壓之耐壓構造部，前述溫度檢測領域內之前述並列pn層表面之前述絕緣膜則具有與保護前述耐壓構造部表面之場絕緣膜同程度之厚度為更佳。
另外，有關此發明之超接合半導體裝置係在上述之發明中，前述溫度檢測領域內之前述並列pn層之平面圖案，則亦可為前述第1導電型半導體領域與前述第2導電型半導體領域延伸於正交於排列方向之方向的條紋狀。
另外，有關此發明之超接合半導體裝置係在上述之發明中，前述元件活性部內之前述並列pn層之平面圖案為前述第1導電型半導體領域與前述第2導電型半導體領域延伸於正交於排列方向之方向的條紋狀，且前述溫度檢測領域內之前述並列pn層之條紋狀的平面圖案則對於前述元件活性部內之前述並列pn層之條紋狀的平面圖案而言作為平行或正交亦可。
另外，有關此發明之超接合半導體裝置係在上述之發明中，前述溫度檢測領域內之前述並列pn層係於前述第1導電型半導體領域內具有配置前述第2導電型半導體領域為矩陣狀之平面圖案亦為最佳。
另外，有關此發明之超接合半導體裝置係在上述之發明中，前述溫度檢測用元件為多晶矽亦可。
如根據上述之發明，於溫度檢測領域內之溫度檢測用元件之下層，藉由絕緣膜，經由將較主SJ單元之重複間距為窄之重複間距的微細SJ單元作為飄移層而設置之時，可得到無耐壓下降，具備溫度檢測用元件之超接合半導體裝置。另外，因可於超接合半導體裝置具備溫度檢測用元件之故，可迅速地檢測元件溫度，反映於開啟電流，從熱破壞保護元件者。
如根據有關本發明之超接合半導體裝置，可得到防止熱破壞之同時，可提供防止耐壓下降之超接合半導體裝置之效果。
以下，參照附加圖面，詳細說明具有本發明之超連接(SJ)構造之縱型之超接合半導體裝置之最佳實施形態。在本說明書及附加圖面中，在冠記n或p的層或領域中，各電子或電洞則意味多數載體者。另外，附加於n或p的+及-係意味較各未附加此的層或領域為高不純物濃度及低不純物濃度者。另外，對於以下之實施形態之說明及各附加圖面中的同一部分係附上同一符號，省略重複之說明。在以下說明中，將第1導電型作為n型，而將第2導電型作為p型加以說明。本發明係在不超過其內容，並不限定於以下說明之實施形態。
(實施形態1)
以下，對於有關本發明之實施形態1之超接合半導體裝置，將SJ-MOSFET為例詳細地進行說明。圖1係顯示有關本發明之實施形態1之超接合半導體裝置的構成之剖面圖。圖3係顯示有關本發明之實施形態1之超接合半導體裝置的構成之平面圖。圖1係圖3之A-A’線的剖面 圖。在圖1，3中，對於與圖2共通的部份係附上同一的符號。有關圖1，3所示之本發明的實施形態1之超接合半導體裝置係具備溫度檢測用元件之SJ-MOSFET200。此SJ-MOSFET200係於同一之n+半導體基板6上，具備設置MOS閘極構造10之元件活性部1，和設置有由二極體3所成之溫度檢測用元件(以下，作為溫度檢測二極體3)之溫度檢測領域4。
另外，SJ-MOSFET200係將飄移層12，在交互配置提高不純物濃度之n型領域(以下，作為n飄移領域)和p型領域(以下，作為p區分領域)之並列pn層(SJ單元)加以構成。對於元件活性部1內之MOS閘極構造10之下層的飄移層12，係具備主SJ單元13。溫度檢測領域4係設置於元件活性部1內。對於溫度檢測領域4內之溫度檢測二極體3的下層，係夾持絕緣膜5而於飄移層12具備較主SJ單元13之重複間距為窄的重複間距之微細SJ單元131。對於圖3係顯示具備有關本發明之實施形態1之溫度檢測二極體3的SJ-MOSFET200的全體平面圖。在圖3之平面圖中，SJ-MOSFET200之並列pn層(主SJ單元13及微細SJ單元131)之平面圖案呈成為明確地，圖示省略MOS閘極構造10，和並列pn層表面之金屬膜(除閘極電極墊)及絕緣膜。
此SJ-MOSFET200係如圖1所示，具有低阻抗(高不純物濃度)之n+半導體基板6，和形成於其表面之並列pn層(主SJ單元13及微細SJ單元131)。主SJ單元13係 形成於元件活性部1，微細SJ單元131係形成於溫度檢測領域4。低阻抗之n+半導體基板6係作為n+汲極領域而發揮機能，而形成於此n+汲極領域的背面之金屬電極係作為汲極電極7而發揮機能。作為汲極電極7係與以往同樣地，例如，鈦(Ti)-鎳(Ni)-金(Au)等之焊錫接合可能之層積金屬膜則經由濺鍍法或蒸鍍法等加以形成。SJ構造之情況，於關閉時，從高不純物濃度之n飄移領域13b，131b及p區分領域13a，131a間之各pn接合至該pn接合之兩側的各領域，空乏層則迅速擴散，而pn接合之兩側之各領域則呈由低電壓完全地加以空乏化地，經由設定兩領域之該領域排列之方向的寬度(以下，單作為寬度)之時，可達成低開啟電壓與高耐壓化者。
對於在主SJ單元13與微細SJ單元131重複間距有著不同情況為本發明之特徵之一。即，構成各單元之p區分領域與n飄移領域之配列間距則在主SJ單元13與微細SJ單元131有所差異。具體而言，微細SJ單元131內之p區分領域131a及n飄移領域131b的寬度則較主SJ單元13之p區分領域13a及n飄移領域13b的寬度為窄。將微細SJ單元131內之各領域之配列間距作為較主SJ單元13之各領域之配列間距為窄的理由係為了防止耐壓下降。即，例如，溫度檢測領域4內之並列pn層之n飄移領域131b及p區分領域131a則作為與元件活性部1之並列pn層之n飄移領域13b及p區分領域13a相同寬度或相同配列間距。並且，對於並列pn層之n+半導體基板6側而 言，藉由延伸至相反側的表面且在其表面接合之絕緣膜5而具有溫度檢測二極體3之構造的情況，產生有未充分地空乏化接合於並列pn層之絕緣膜5之部分(最上部)之問題。其結果，於未加以空乏化之部分容易產生有電場集中而耐壓下降之故，由上述構成配置微細SJ單元131。
主SJ單元13係如圖1所示，經由於n+半導體基板6之主面，相互重複配置於平行之方向的n飄移領域13b及p區分領域13a所構成。微細SJ單元131係如圖1所示，經由於n+半導體基板6之主面，相互重複配置於平行之方向的n飄移領域131b及p區分領域131a所構成。n飄移領域13b，131b及p區分領域13a，131a係寬度為窄，且於n+半導體基板6之主面，構成延伸於垂直方向的層狀或柱狀。元件活性部1內之n飄移領域13b及p區分領域13a之平面圖案係如圖3所示，例如延伸於與n飄移領域13b及p區分領域13a所排列之方向正交的方向之條紋狀。另一方面，溫度檢測領域4內之n飄移領域131b及p區分領域131a亦如圖3所示，例如延伸於與n飄移領域131b及p區分領域131a所排列之方向正交的方向之條紋狀的平面圖案。
溫度檢測領域4內之n飄移領域131b及p區分領域131a係與元件活性部1內之n飄移領域13b及p區分領域13a相互平行。n飄移領域131b及p區分領域131a之條紋狀的平面圖案之配列間距係元件活性部1內之n飄移領域13b及p區分領域13a之條紋狀的平面圖案之配列間距 之2分之1程度為佳。此理由係溫度檢測領域4內之n飄移領域131b及p區分領域131a間相互擴散變大，因可經由補償不純物濃度而使兩領域之不純物濃度下降之故，空乏層容易變廣。另外，此元件活性部1與溫度檢測領域4之各並列pn層之條紋狀平面圖案之延伸方向係相互平行。在圖3中，元件活性部1內之圖示於溫度檢測領域4上方反白的矩形領域係閘極電極墊部分。另外，在圖3中，呈圍繞元件活性部1之外周地，設置緩和元件活性部1端部之電場而保持耐壓之耐壓構造部2。對於此耐壓構造部2係與以往之MOSFET之耐壓構造部沒有變化，省略此等以上之詳細說明。
對於元件活性部1係於各p區分領域13a之n+半導體基板6側而言，於相反側的表面層，與通常的MOSFET同樣地設置p基底領域14。對於p基底領域14之內部係對於並列pn層之n+半導體基板6側而言，呈露出於相反側表面地設置有n+源極領域15與高濃度之p+接觸領域14a。對於夾持於p基底領域14之n+源極領域15與n飄移領域13b之部分的表面上，係藉由閘極絕緣膜5a而設置由多結晶矽膜所成之閘極電極16。對於n+源極領域15與p+接觸領域14a之表面係經由將鋁(Al)做為主成分之金屬膜而設置共通地接觸之源極電極17。閘極電極16係經由層間絕緣膜8所被覆，更確保與被覆在層間絕緣膜8上之源極電極17的電性絕緣。
另一方面，對於溫度檢測領域4係對於微細SJ單元 131之n+半導體基板6側而言，於相反側表面，藉由厚的絕緣膜5而形成溫度檢測二極體3。溫度檢測二極體3係呈相互接合於絕緣膜5表面地加以堆積之p+陽極領域與n+陰極領域所成，於兩領域間具備pn接合。另外，對於p+陽極領域之表面係設置有陽極電極，對於n+陰極領域之表面係設置有陰極電極。絕緣膜5係為了抑制溫度檢測二極體3與微細SJ單元131之相互干擾，盡可能為厚為佳。例如，於未圖示於圖1之耐壓構造部2之飄移層表面，由將與作為保護膜所形成之場氧化膜同時形成之氧化膜作為氧化膜5者，絕緣膜5則成為與厚的場氧化膜相同厚度之故而為理想。
如此，溫度檢測二極體3係在經由絕緣膜5而與微細SJ單元131加以電性絕緣之狀態加以形成。但，如此即使與微細SJ單元131加以電性絕緣，如在耐壓構造部2之場板效果之影響亦波及於絕緣膜5正下方之並列pn層(微細SJ單元131)之故而有空乏層成為不充分之虞。如前述，由將溫度檢測領域4內之溫度檢測二極體3下層之微細SJ單元131之重複間距作為較元件活性部1內之主SJ單元13之重複間距為窄者，產生有防止耐壓下降之效果。其結果，在溫度檢測領域4之微細SJ單元131中，經由關閉電壓之空乏層則較元件活性部1內之主SJ單元13容易變廣之故，在有關實施形態1之SJ-MOSFET200中，係防止在以往之SJ-MOSFET產生之耐壓下降而謀求高耐壓化。另外，對於溫度檢測領域4下層之微細SJ單 元131係如主SJ單元13，於上部未形成有p基底領域14。由此，微細SJ單元131係未形成有p基底領域14之部分，於半導體基板6之主面垂直方向之單元的長度則較主SJ單元13為長之故，從此點亦期待較元件活性部1謀求高耐壓化之效果。另外，因無需為了形成p基底領域14於溫度檢測領域4之工程之故，可抑制製造成本。然而，溫度檢測領域4係如圖3所示，未配置於元件活性部1之中央亦可。原則上，溫度檢測領域4係亦可設置於元件活性部1中之任何地方。
(實施形態2)
圖4係顯示有關本發明之實施形態2之超接合半導體裝置的構成之平面圖。有關實施形態2之SJ-MOSFET300則與有關實施形態1之SJ-MOSFET200之相異點係溫度檢測領域4之條紋狀的平面圖案與元件活性部1之條紋狀的平面圖案為正交的點。如圖4所示，溫度檢測領域4內之微細SJ單元141則為延伸於與n飄移領域141b及p區分領域141a所排列之方向正交之方向的條紋狀之平面圖案的點，係與圖3所示之微細SJ單元同樣。微細SJ單元141之平面圖案之條紋的延伸方向則為與元件活性部1之主SJ單元13之平面圖案之條紋的延伸方向正交的點，與圖3所示之微細SJ單元不同。經由使微細SJ單元141與主SJ單元13之條紋狀的平面圖案相互正交之時，SJ單元之重複間距之設計自由度則提昇，微細化則更為容易之同 時，高耐壓化更為容易。
(實施形態3)
圖5係顯示有關本發明之實施形態3之超接合半導體裝置的構成之平面圖。有關實施形態3之SJ-MOSFET400則與有關實施形態1，2之SJ-MOSFET200，300相異點係溫度檢測領域4內之微細SJ單元151為格子狀之平面圖案的點。格子狀之平面圖案係例如於n飄移領域151b內，將具有矩形狀之平面形狀之p區分領域151a配置成矩陣狀之平面圖案。此情況，微細SJ單元151亦經由將格子狀之平面圖案之配列間距作為較主SJ單元13之條紋狀之平面圖案的配列間距為窄之時，可得到與實施形態1同樣之效果。
以上，如說明，如根據各實施形態，於溫度檢測領域內之溫度檢測二極體之下層，藉由絕緣膜，經由將較主SJ單元之重複間距為窄之重複間距的微細SJ單元作為飄移層而設置之時，可得到無耐壓下降，具備溫度檢測用元件之超接合半導體裝置。另外，因可於超接合半導體裝置具備溫度檢測用元件之故，可迅速地檢測元件溫度，反映於開啟電流，從熱破壞保護元件者。由此，可提供防止熱破壞之同時，可防止耐壓下降之超接合半導體裝置者。
在以上，本發明中係已將SJ-MOSFET為例說明過，但並不限於上述之實施形態，而可適用於具備溫度檢測二極體之各種超接合半導體裝置。另外，在各實施形態中， 將第1導電型作為n型，而將第2導電型作為p型，但本發明係將第1導電型作為p型，而將第2導電型作為n型亦同樣成立。
〔產業上之可利用性〕
如以上，有關本發明之超接合半導體裝置係對於使用於重複開啟關閉動作之開關元件等之功率半導體裝置而為有用。
1‧‧‧元件活性部
2‧‧‧耐壓構造部
3‧‧‧溫度檢測二極體
4‧‧‧溫度檢測領域
5‧‧‧絕緣膜
6‧‧‧n+半導體基板
7‧‧‧汲極電極
8‧‧‧層間絕緣膜
10‧‧‧MOS閘極構造
12‧‧‧飄移層
13‧‧‧主SJ單元
13a‧‧‧p區分領域
13b‧‧‧n飄移領域
14‧‧‧p基底領域
15‧‧‧n+源極領域
16‧‧‧閘極電極
17‧‧‧源極電極
131，141，151‧‧‧微細SJ單元
131a，141a，151a‧‧‧p區分領域
131b，141b，151b‧‧‧n飄移領域
200，300，400‧‧‧SJ-MOSFET
圖1係顯示有關本發明之實施形態1之超接合半導體裝置的構成之剖面圖。
圖2係顯示具備以往之溫度檢測用元件之MOS型半導體裝置之構成的要部剖面圖。
圖3係顯示有關本發明之實施形態1之超接合半導體裝置的構成之平面圖。
圖4係顯示有關本發明之實施形態2之超接合半導體裝置的構成之平面圖。
圖5係顯示有關本發明之實施形態3之超接合半導體裝置的構成之平面圖。
1‧‧‧元件活性部
3‧‧‧溫度檢測二極體
4‧‧‧溫度檢測領域
5‧‧‧絕緣膜
5a‧‧‧閘極絕緣膜
6‧‧‧n+半導體基板
7‧‧‧汲極電極
8‧‧‧層間絕緣膜
10‧‧‧MOS閘極構造
12‧‧‧飄移層
13‧‧‧主SJ單元
13a‧‧‧p區分領域
13b‧‧‧n飄移領域
14‧‧‧p基底領域
14a‧‧‧p+接觸領域
15‧‧‧n+源極領域
16‧‧‧閘極電極
17‧‧‧源極電極
131‧‧‧微細SJ單元
131a‧‧‧p區分領域
131b‧‧‧n飄移領域
200‧‧‧SJ-MOSFET

Claims (8)

  1. 一種超接合半導體裝置，具有：第1導電型之高不純物濃度之半導體基板、和配向於前述半導體基板之一方之主面之垂直方向的第1之第1導電型半導體領域與第1之第2導電型半導體領域中，令具備在平行於前述半導體基板之主面的方向，以特定之間隔重覆交替鄰接之第1並列pn層，做為飄移層，前述第1導電型半導體領域在開啟狀態使電流流動，關閉狀態時，前述第1並列pn層則具有空乏化，阻止電壓之構成的超接合半導體裝置，其特徵係具備：成為主電流路徑之元件活性部；和設於前述元件活性部內之溫度檢測領域；於前述元件活性部，具備：前述第1並列pn層、和於前述溫度檢測領域，具有將垂直於前述半導體基板之前述一方之主面而配向之第2之第1導電型半導體領域與第2之第2導電型半導體領域，在平行於前述半導體基板之主面之方向，以特定之間隔重覆交互連接之第2並列pn層、和於前述溫度檢測領域之前述第2並列pn層之表面，藉由絕緣膜所設置之第1導電型半導體層；和於前述溫度檢測領域之前述第2並列pn層之表面，藉由絕緣膜加以設置，與前述第1導電型半導體層接觸、構成pn接合而配置的第2導電型半導體層； 和令前述第1導電型半導體層與前述第2導電型半導體層成為主要半導體層之溫度檢測用元件；前述第2並列pn層之前述第2之第1導電型半導體領域與前述第2之第2導電型半導體領域之重覆間隔，係較前述第1並列pn層之前述第1之第1導電型半導體領域與前述第1之第2導電型半導體領域之重覆間隔為窄。
  2. 如申請專利範圍第1項記載之超接合半導體裝置，其中，前述元件活性部係具備絕緣閘極構造，前述溫度檢測領域內之前述第2並列pn層之表面之前述絕緣膜，較構成前述絕緣閘極構造的閘極絕緣膜為厚者。
  3. 如申請專利範圍第2項記載之超接合半導體裝置，其中，更具備：包圍前述元件活性部地，配置於前述元件活性部之外周，保持耐壓之耐壓構造部；前述溫度檢測領域內之前述第2並列pn層之表面之前述絕緣膜，則具有與保護前述耐壓構造部之表面之場絕緣膜相同程度之厚度者。
  4. 如申請專利範圍第1項記載之超接合半導體裝置，其中，前述溫度檢測領域內之前述第2並列pn層之平面圖案，係重覆交互前述第2之第1導電型半導體領域與前述第2之第2導電型半導體領域，向正交於排列方向之方向延伸之條紋狀。
  5. 如申請專利範圍第4項記載之超接合半導體裝置，其中，前述元件活性部內之前述並列pn層之平面圖 案，係重覆交互前述第1之第1導電型半導體領域與前述第1之第2導電型半導體領域，向正交於排列方向之方向延伸之條紋狀，前述溫度檢測領域內之前述第2並列pn層之條紋狀之長度方向則對於前述元件活性部內之前述第1並列pn層之條紋狀之長度方向而言為平行者。
  6. 如申請專利範圍第4項記載之超接合半導體裝置，其中，前述元件活性部內之前述第1並列pn層之平面圖案，係重覆交互前述第1之第1導電型半導體領域與前述第1之第2導電型半導體領域，向正交於排列方向之方向延伸之條紋狀，前述溫度檢測領域內之前述第2並列pn層之條紋狀之長度方向則對於前述元件活性部內之前述第1並列pn層之條紋狀之長度方向而言為正交者。
  7. 如申請專利範圍第1項記載之超接合半導體裝置，其中，前述溫度檢測領域內之前述第2並列pn層係於前述第2之第1導電型半導體領域內，具有將前述第2之第2導電型半導體領域配置成矩陣狀之平面圖案。
  8. 如申請專利範圍第1項至第7項之任一項記載之超接合半導體裝置，其中，前述溫度檢測用元件係多晶矽。
TW101126043A 2011-07-22 2012-07-19 Super junction semiconductor device TWI567975B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011160756 2011-07-22

Publications (2)

Publication Number Publication Date
TW201316506A TW201316506A (zh) 2013-04-16
TWI567975B true TWI567975B (zh) 2017-01-21

Family

ID=47600874

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101126043A TWI567975B (zh) 2011-07-22 2012-07-19 Super junction semiconductor device

Country Status (6)

Country Link
US (1) US20140061644A1 (zh)
EP (1) EP2736072B1 (zh)
JP (1) JP5720788B2 (zh)
CN (1) CN103650141B (zh)
TW (1) TWI567975B (zh)
WO (1) WO2013015014A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI901681B (zh) * 2020-06-18 2025-10-21 日商瑞薩電子股份有限公司 半導體裝置及其製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
JP6197294B2 (ja) * 2013-01-16 2017-09-20 富士電機株式会社 半導体素子
US9891640B2 (en) 2013-06-14 2018-02-13 Infineon Technologies Ag Sensing element for semiconductor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
WO2016002963A1 (ja) 2014-07-04 2016-01-07 富士電機株式会社 半導体装置
EP3183754A4 (en) 2014-08-19 2018-05-02 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
JP6503202B2 (ja) * 2015-03-12 2019-04-17 エイブリック株式会社 半導体装置
US9881997B2 (en) * 2015-04-02 2018-01-30 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
JP6512025B2 (ja) * 2015-08-11 2019-05-15 富士電機株式会社 半導体素子及び半導体素子の製造方法
CN106560909B (zh) * 2015-09-30 2019-05-28 中芯国际集成电路制造(上海)有限公司 测试结构及其形成方法、测试方法
JP6805620B2 (ja) * 2016-08-10 2020-12-23 富士電機株式会社 半導体装置
JP6747195B2 (ja) * 2016-09-08 2020-08-26 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6963453B2 (ja) * 2017-10-02 2021-11-10 京セラ株式会社 チップ型圧電デバイス及びその製造方法
JP7092188B2 (ja) * 2018-04-19 2022-06-28 日産自動車株式会社 半導体装置及びその製造方法
CN108878305B (zh) * 2018-06-29 2020-09-25 上海华虹宏力半导体制造有限公司 超结器件的终端结构的耐压验证方法
JP7055087B2 (ja) * 2018-11-07 2022-04-15 三菱電機株式会社 半導体装置およびその製造方法
JP7080166B2 (ja) * 2018-12-21 2022-06-03 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
CN113035949A (zh) * 2019-12-25 2021-06-25 株洲中车时代半导体有限公司 Igbt芯片
CN116057712B (zh) * 2020-06-24 2024-11-05 三菱电机株式会社 半导体装置及其制造方法
CN112349715B (zh) * 2020-11-05 2024-03-26 宁波宝芯源功率半导体有限公司 具有温度及电压检测功能的功率半导体器件及制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190575A (ja) * 2000-12-21 2002-07-05 Toyota Industries Corp 半導体装置およびその製造方法
US20110095303A1 (en) * 2007-01-18 2011-04-28 Denso Corporation Semiconductor device and method for manufacturing the same

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334360A (ja) * 1989-06-29 1991-02-14 Nec Corp 半導体装置
JPH06117942A (ja) 1992-10-06 1994-04-28 Fuji Electric Co Ltd 半導体装置
JP3982842B2 (ja) * 1993-08-18 2007-09-26 株式会社ルネサステクノロジ 半導体装置
JP2701824B2 (ja) * 1996-02-09 1998-01-21 株式会社デンソー 半導体装置
JP3911566B2 (ja) * 1998-01-27 2007-05-09 富士電機デバイステクノロジー株式会社 Ｍｏｓ型半導体装置
JP4774580B2 (ja) * 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
JP4765012B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
JP3899231B2 (ja) * 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
JP2002208702A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp パワー半導体装置
JP4140232B2 (ja) * 2001-12-07 2008-08-27 株式会社デンソー 半導体装置
DE60325458D1 (de) * 2003-04-18 2009-02-05 St Microelectronics Srl Elektronisches Bauteil mit Übergang und mit dem Bauteil integriertes Leistungs-Bauelement
JP4166627B2 (ja) * 2003-05-30 2008-10-15 株式会社デンソー 半導体装置
US7541643B2 (en) * 2005-04-07 2009-06-02 Kabushiki Kaisha Toshiba Semiconductor device
JP2006313892A (ja) * 2005-04-07 2006-11-16 Toshiba Corp 半導体素子
JP4997715B2 (ja) 2005-05-18 2012-08-08 富士電機株式会社 半導体装置およびその製造方法
JP4921730B2 (ja) * 2005-06-20 2012-04-25 株式会社東芝 半導体装置
US8084815B2 (en) * 2005-06-29 2011-12-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
DE102007063687B4 (de) * 2006-03-22 2013-03-14 Denso Corporation Schaltkreis mit einem Transistor
JP5309497B2 (ja) * 2007-08-09 2013-10-09 富士電機株式会社 半導体装置
JP5298488B2 (ja) * 2007-09-28 2013-09-25 富士電機株式会社 半導体装置
US8278731B2 (en) * 2007-11-20 2012-10-02 Denso Corporation Semiconductor device having SOI substrate and method for manufacturing the same
JP4737255B2 (ja) * 2007-11-20 2011-07-27 株式会社デンソー Ｓｏｉ基板を用いた半導体装置
US8089134B2 (en) * 2008-02-06 2012-01-03 Fuji Electric Sytems Co., Ltd. Semiconductor device
JP5560538B2 (ja) * 2008-05-22 2014-07-30 富士電機株式会社 半導体装置の製造方法
US20120273916A1 (en) * 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
JP2011066184A (ja) * 2009-09-17 2011-03-31 Renesas Electronics Corp 半導体装置、及びその製造方法
CN102214689B (zh) * 2010-04-06 2012-11-07 上海华虹Nec电子有限公司 超级结器件的终端保护结构及其制造方法
JP5757101B2 (ja) * 2011-02-17 2015-07-29 富士電機株式会社 超接合半導体素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190575A (ja) * 2000-12-21 2002-07-05 Toyota Industries Corp 半導体装置およびその製造方法
US20110095303A1 (en) * 2007-01-18 2011-04-28 Denso Corporation Semiconductor device and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI901681B (zh) * 2020-06-18 2025-10-21 日商瑞薩電子股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
JP5720788B2 (ja) 2015-05-20
CN103650141B (zh) 2016-06-29
TW201316506A (zh) 2013-04-16
US20140061644A1 (en) 2014-03-06
EP2736072B1 (en) 2017-01-11
EP2736072A4 (en) 2015-02-25
WO2013015014A1 (ja) 2013-01-31
EP2736072A1 (en) 2014-05-28
CN103650141A (zh) 2014-03-19
JPWO2013015014A1 (ja) 2015-02-23

Similar Documents

Publication Publication Date Title
TWI567975B (zh) Super junction semiconductor device
JP4839519B2 (ja) 半導体装置
US8957502B2 (en) Semiconductor device
US10784256B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN102522427B (zh) 半导体装置
TWI626729B (zh) 半導體裝置
JP5896554B2 (ja) 半導体装置
JP2012174704A (ja) 超接合半導体素子
US11177360B2 (en) Semiconductor device
US20210296448A1 (en) SiC SEMICONDUCTOR DEVICE
US10777549B2 (en) Semiconductor device
CN111697076A (zh) 半导体装置
JP2021197384A (ja) 半導体装置
TWI659611B (zh) 半導體裝置
JP6277173B2 (ja) 半導体装置
JP2020141003A (ja) スイッチング素子とその製造方法
JP2022042526A (ja) 半導体装置
JP6278549B2 (ja) 半導体装置
US11581307B2 (en) Semiconductor device
JP7472613B2 (ja) 半導体装置
JP6647352B1 (ja) ＳｉＣ半導体装置
JP7571560B2 (ja) 半導体装置
JP7443924B2 (ja) 半導体装置
KR20250032949A (ko) 반도체 장치
WO2024122162A1 (ja) スイッチング素子

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees