[go: up one dir, main page]

CN108878305B - 超结器件的终端结构的耐压验证方法 - Google Patents

超结器件的终端结构的耐压验证方法 Download PDF

Info

Publication number
CN108878305B
CN108878305B CN201810695808.4A CN201810695808A CN108878305B CN 108878305 B CN108878305 B CN 108878305B CN 201810695808 A CN201810695808 A CN 201810695808A CN 108878305 B CN108878305 B CN 108878305B
Authority
CN
China
Prior art keywords
withstand voltage
superjunction
terminal structure
superjunction device
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810695808.4A
Other languages
English (en)
Other versions
CN108878305A (zh
Inventor
赵龙杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810695808.4A priority Critical patent/CN108878305B/zh
Publication of CN108878305A publication Critical patent/CN108878305A/zh
Application granted granted Critical
Publication of CN108878305B publication Critical patent/CN108878305B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10P74/27—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种超结器件的终端结构的耐压验证方法包括如下步骤：步骤一、在第一晶圆的半导体衬底上形成第一超结器件，第一超结器件的终端结构形成于过渡区和所述终端区中。步骤二、对第一超结器件的终端结构进行第一次耐压测试并得到终端结构的初始耐压值。步骤三、在第二晶圆的半导体衬底上形成超结结构；之后进行注入剂量小于7E11cm‑2的全面的第一次掺杂离子注入，之后完成第二超结器件。步骤四、对第二超结器件的终端结构进行第二次耐压测试并得到终端结构的注入后耐压值。步骤五、比较注入后耐压值和初始耐压值并根据比较结果对第一超结器件的终端结构进行验证。本发明能低成本对终端结构进行很好的验证。

Description

超结器件的终端结构的耐压验证方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种超结器件的终端结构的耐压验证方法。
背景技术
超结器件中包括由交替排列的N型柱即N型薄层和P型柱即P型薄层组成的超结结构，超结结构通常作为超结器件的漂移区。
超结器件通常包括电流流动区、过渡区和终端区，所述终端区环绕在所述电流流动区的周侧，所述过渡区位于所述电流流动区和所述终端区之间；在所述电流流动区中形成有多个所述超结器件的器件单元结构，终端结构形成于所述过渡区和所述终端区中；超结结构形成于所述电流流动区中并延伸到所述过渡区和所述终端区中。
在电流流动区中，超结器件如超结MOSFET是由很多的器件单元结构重复排列形成的；由于各器件单元结构的一致性，处于器件中间的并联的器件单元结构之间表面电位基本一致，通常不存在电压击穿的问题，但最外圈的器件单元结构与半导体衬底表面电位有差异，特别是在工作于截止状态下，电压差较大，易于发生击穿；故需要在超结器件的最外侧的器件单元结构的外周、要增加终端结构，用于提高器件的耐压能力和可靠性。
超结器件如超结MOSFET和现有VDMOS的区别是，在超结MOSFET的漂移区中采用了超结结构；而VDMOS的漂移区依然采用一种轻掺杂结构，如N型VDMOS的漂移区采用N型轻掺杂外延层，P型VDMOS的漂移区采用P型轻掺杂外延层。在现有超结器件的终端结构的设计中，大部分会套用现有VDMOS的终端结构的设计方法，这会导致超结器件的终端结构的宽度受到影响；如果超结器件的终端结构的宽度过大，则会占用较大的尺寸；而如果超结器件的终端结构的宽度较小，则耐压能力不够，影响器件的可靠性，所以如何实现对超结器件的终端结构进行很好的检验，具有很重要的意义。
发明内容
本发明所要解决的技术问题是提供一种超结器件的终端结构的耐压验证方法，能低成本对终端结构进行很好的验证。
为解决上述技术问题，本发明提供的超结器件的终端结构的耐压验证方法包括如下步骤：
步骤一、在第一晶圆的半导体衬底上形成第一超结器件，第一超结器件包括电流流动区、过渡区和终端区，所述终端区环绕在所述电流流动区的周侧，所述过渡区位于所述电流流动区和所述终端区之间；在所述电流流动区中形成有多个所述第一超结器件的器件单元结构，终端结构形成于所述过渡区和所述终端区中；在所述电流流动区中形成有由交替排列的P型柱和N型柱组成的超结结构，所述超结结构还延伸到所述过渡区和所述终端区中。
步骤二、对所述第一超结器件的终端结构进行第一次耐压测试并得到所述终端结构的初始耐压值。
步骤三、在第二晶圆的半导体衬底上形成由交替排列的P型柱和N型柱组成的超结结构；之后进行全面的第一次掺杂离子注入所述第一次掺杂离子注入的注入剂量小于7E11cm-2；所述第二晶圆的半导体衬底和所述第一晶圆的半导体衬底结构相同。
之后在所述超结结构的基础上完成第二超结器件的形成，所述第二超结器件的结构由所述第一超结器件的结构再叠加所述第一次掺杂离子注入的掺杂组成。
步骤四、对所述第二超结器件的终端结构进行第二次耐压测试并得到所述终端结构的注入后耐压值。
步骤五、比较所述注入后耐压值和所述初始耐压值，根据比较结果对第一超结器件的终端结构进行验证。
进一步的改进是，所述第一次掺杂离子注入的注入杂质为硼。
进一步的改进是，所述第一次掺杂离子注入的注入杂质为磷。
进一步的改进是，步骤五中，如果所述注入后耐压值大于所述初始耐压值，则表明所述第一超结器件的终端结构的尺寸大于要求值；如果所述注入后耐压值小于所述初始耐压值，则表明所述第一超结器件的终端结构的尺寸小于要求值。
进一步的改进是，步骤五中如果所述注入后耐压值大于所述初始耐压值，则后续进行将所述第一超结器件的终端结构的尺寸缩小的步骤，用于缩小所述第一超结器件的尺寸。
进一步的改进是，步骤五中如果所述注入后耐压值大于所述初始耐压值，则后续进行将所述第一超结器件的终端结构的尺寸增加的步骤，用于增加所述第一超结器件的耐压能力。
进一步的改进是，所述超结结构的P型柱通过在N型外延层中形成超结沟槽，再在所述超结沟槽中填充P型材料形成。
进一步的改进是，所述半导体衬底为硅衬底，所述N型外延层为N型硅外延层，所述N型外延层形成于所述半导体衬底的表面。
进一步的改进是，所述P型柱对应的P型材料为P型硅。
进一步的改进是，所述P型硅为采用外延工艺形成的P型硅外延层。
进一步的改进是，所述第一超结器件的器件单元结构包括：
P阱，形成于所述超结结构的表面。
栅极结构，包括栅介质层和多晶硅栅。
源区，由形成于所述P阱表面的N+区组成。
漏区，形成于减薄后的所述半导体衬底背面。
进一步的改进是，所述栅极结构为沟槽栅，包括形成于所述N型柱顶部的栅极沟槽，所述栅介质层形成于所述栅极沟槽内侧表面，所述多晶硅栅填充于所述栅极沟槽中；所述源区和所述多晶硅栅自对准，被所述多晶硅栅侧面覆盖的所述P阱表面用于形成沟道。
进一步的改进是，所述栅极结构为平面栅，包括依次叠加的栅介质层和多晶硅栅；所述平面栅部分覆盖所述P阱表面并延伸到所述N型柱的表面；被所述多晶硅栅覆盖的所述P阱的表面用于形成沟道，所述源区和对应的所述多晶硅栅侧面自对准。
进一步的改进是，所述栅介质层为栅氧化层。
进一步的改进是，在所述过渡区中形成由P型环，所述P型环和所述P阱采用相同的工艺同时形成，所述P型环环绕在所述电流流动区的周侧。
本发明进行需要验证的第一超结器件的基础上增加一次全面的第一次掺杂离子注入即可得到用于验证的第二超结器件，比较第一超结器件的终端耐压值即初始耐压值和第二超结器件的终端耐压值即注入后耐压值就能实现对第一超结器件的终端结构的验证，由于第一次掺杂离子注入为全面注入，不需要采用光罩额外定义，也不需要对第一超结器件的本来结构做任何改进，仅需增加一次注入即可实现用于验证的第二超结器件并最后实现对第一超结器件的终端结构的验证，所以本发明能实现低成本对终端结构进行很好的验证。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例超结器件的终端结构的耐压验证方法的流程图。
具体实施方式
如图1所示，是本发明实施例超结器件的终端结构的耐压验证方法的流程图，本发明实施例超结器件的终端结构的耐压验证方法包括如下步骤：
步骤一、在第一晶圆的半导体衬底上形成第一超结器件，第一超结器件包括电流流动区、过渡区和终端区，所述终端区环绕在所述电流流动区的周侧，所述过渡区位于所述电流流动区和所述终端区之间；在所述电流流动区中形成有多个所述第一超结器件的器件单元结构，终端结构形成于所述过渡区和所述终端区中；在所述电流流动区中形成有由交替排列的P型柱和N型柱组成的超结结构，所述超结结构还延伸到所述过渡区和所述终端区中。
所述超结结构的P型柱通过在N型外延层中形成超结沟槽，再在所述超结沟槽中填充P型材料形成。所述半导体衬底为硅衬底，所述N型外延层为N型硅外延层，所述N型外延层形成于所述半导体衬底的表面。所述P型柱对应的P型材料为P型硅，例如所述P型硅为采用外延工艺形成的P型硅外延层。在其它实施例中P型硅也能为多晶硅。
所述第一超结器件的器件单元结构包括：
P阱，形成于所述超结结构的表面。
栅极结构，包括栅介质层和多晶硅栅。本发明实施例中，所述栅介质层为栅氧化层。
源区，由形成于所述P阱表面的N+区组成。
漏区，形成于减薄后的所述半导体衬底背面。
所述栅极结构为沟槽栅，包括形成于所述N型柱顶部的栅极沟槽，所述栅介质层形成于所述栅极沟槽内侧表面，所述多晶硅栅填充于所述栅极沟槽中；所述源区和所述多晶硅栅自对准，被所述多晶硅栅侧面覆盖的所述P阱表面用于形成沟道。在其它实施例中也能为：所述栅极结构为平面栅，包括依次叠加的栅介质层和多晶硅栅；所述平面栅部分覆盖所述P阱表面并延伸到所述N型柱的表面；被所述多晶硅栅覆盖的所述P阱的表面用于形成沟道，所述源区和对应的所述多晶硅栅侧面自对准。
在所述过渡区中形成由P型环，所述P型环和所述P阱采用相同的工艺同时形成，所述P型环环绕在所述电流流动区的周侧。
步骤二、对所述第一超结器件的终端结构进行第一次耐压测试并得到所述终端结构的初始耐压值。
步骤三、在第二晶圆的半导体衬底上形成由交替排列的P型柱和N型柱组成的超结结构；之后进行全面的第一次掺杂离子注入所述第一次掺杂离子注入的注入剂量小于7E11cm-2；所述第二晶圆的半导体衬底和所述第一晶圆的半导体衬底结构相同。
本发明实施例中，所述第一次掺杂离子注入的注入杂质为硼。在其它实施例中也能为：所述第一次掺杂离子注入的注入杂质为磷。本发明实施例中仅需保证所述第一次掺杂离子注入的注入剂量小于7E11cm-2即可，不要求注入剂量的准确度。
之后在所述超结结构的基础上完成第二超结器件的形成，所述第二超结器件的结构由所述第一超结器件的结构再叠加所述第一次掺杂离子注入的掺杂组成。
步骤四、对所述第二超结器件的终端结构进行第二次耐压测试并得到所述终端结构的注入后耐压值。
步骤五、比较所述注入后耐压值和所述初始耐压值，根据比较结果对第一超结器件的终端结构进行验证。验证方法为：如果所述注入后耐压值大于所述初始耐压值，则表明所述第一超结器件的终端结构的尺寸大于要求值；如果所述注入后耐压值小于所述初始耐压值，则表明所述第一超结器件的终端结构的尺寸小于要求值。
如果所述注入后耐压值大于所述初始耐压值，则后续进行将所述第一超结器件的终端结构的尺寸缩小的步骤，用于缩小所述第一超结器件的尺寸。
如果所述注入后耐压值大于所述初始耐压值，则后续进行将所述第一超结器件的终端结构的尺寸增加的步骤，用于增加所述第一超结器件的耐压能力。
本发明实施例进行需要验证的第一超结器件的基础上增加一次全面的第一次掺杂离子注入即可得到用于验证的第二超结器件，比较第一超结器件的终端耐压值即初始耐压值和第二超结器件的终端耐压值即注入后耐压值就能实现对第一超结器件的终端结构的验证，由于第一次掺杂离子注入为全面注入，不需要采用光罩额外定义，也不需要对第一超结器件的本来结构做任何改进，仅需增加一次注入即可实现用于验证的第二超结器件并最后实现对第一超结器件的终端结构的验证，所以本发明实施例能实现低成本对终端结构进行很好的验证。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种超结器件的终端结构的耐压验证方法，其特征在于，包括如下步骤：
步骤一、在第一晶圆的半导体衬底上形成第一超结器件，第一超结器件包括电流流动区、过渡区和终端区，所述终端区环绕在所述电流流动区的周侧，所述过渡区位于所述电流流动区和所述终端区之间；在所述电流流动区中形成有多个所述第一超结器件的器件单元结构，终端结构形成于所述过渡区和所述终端区中；在所述电流流动区中形成有由交替排列的P型柱和N型柱组成的超结结构，所述超结结构还延伸到所述过渡区和所述终端区中；
步骤二、对所述第一超结器件的终端结构进行第一次耐压测试并得到所述终端结构的初始耐压值；
步骤三、在第二晶圆的半导体衬底上形成由交替排列的P型柱和N型柱组成的超结结构；之后进行全面的第一次掺杂离子注入，所述第一次掺杂离子注入的注入剂量小于7E11cm-2；所述第二晶圆的半导体衬底和所述第一晶圆的半导体衬底结构相同；
之后在所述超结结构的基础上完成第二超结器件的形成，所述第二超结器件的结构由所述第一超结器件的结构再叠加所述第一次掺杂离子注入的掺杂组成；
步骤四、对所述第二超结器件的终端结构进行第二次耐压测试并得到所述终端结构的注入后耐压值；
步骤五、比较所述注入后耐压值和所述初始耐压值，根据比较结果对第一超结器件的终端结构进行验证。
2.如权利要求1所述的超结器件的终端结构的耐压验证方法，其特征在于：所述第一次掺杂离子注入的注入杂质为硼。
3.如权利要求1所述的超结器件的终端结构的耐压验证方法，其特征在于：所述第一次掺杂离子注入的注入杂质为磷。
4.如权利要求1所述的超结器件的终端结构的耐压验证方法，其特征在于：步骤五中，如果所述注入后耐压值大于所述初始耐压值，则表明所述第一超结器件的终端结构的尺寸大于要求值；如果所述注入后耐压值小于所述初始耐压值，则表明所述第一超结器件的终端结构的尺寸小于要求值。
5.如权利要求4所述的超结器件的终端结构的耐压验证方法，其特征在于：步骤五中如果所述注入后耐压值大于所述初始耐压值，则后续进行将所述第一超结器件的终端结构的尺寸缩小的步骤，用于缩小所述第一超结器件的尺寸。
6.如权利要求4所述的超结器件的终端结构的耐压验证方法，其特征在于：步骤五中如果所述注入后耐压值大于所述初始耐压值，则后续进行将所述第一超结器件的终端结构的尺寸增加的步骤，用于增加所述第一超结器件的耐压能力。
7.如权利要求1所述的超结器件的终端结构的耐压验证方法，其特征在于：所述超结结构的P型柱通过在N型外延层中形成超结沟槽，再在所述超结沟槽中填充P型材料形成。
8.如权利要求7所述的超结器件的终端结构的耐压验证方法，其特征在于：所述半导体衬底为硅衬底，所述N型外延层为N型硅外延层，所述N型外延层形成于所述半导体衬底的表面。
9.如权利要求8所述的超结器件的终端结构的耐压验证方法，其特征在于：所述P型柱对应的P型材料为P型硅。
10.如权利要求9所述的超结器件的终端结构的耐压验证方法，其特征在于：所述P型硅为采用外延工艺形成的P型硅外延层。
11.如权利要求1所述的超结器件的终端结构的耐压验证方法，其特征在于：所述第一超结器件的器件单元结构包括：
P阱，形成于所述超结结构的表面；
栅极结构，包括栅介质层和多晶硅栅；
源区，由形成于所述P阱表面的N+区组成；
漏区，形成于减薄后的所述半导体衬底背面。
12.如权利要求11所述的超结器件的终端结构的耐压验证方法，其特征在于：所述栅极结构为沟槽栅，包括形成于所述N型柱顶部的栅极沟槽，所述栅介质层形成于所述栅极沟槽内侧表面，所述多晶硅栅填充于所述栅极沟槽中；所述源区和所述多晶硅栅自对准，被所述多晶硅栅侧面覆盖的所述P阱表面用于形成沟道。
13.如权利要求11所述的超结器件的终端结构的耐压验证方法，其特征在于：所述栅极结构为平面栅，包括依次叠加的栅介质层和多晶硅栅；所述平面栅部分覆盖所述P阱表面并延伸到所述N型柱的表面；被所述多晶硅栅覆盖的所述P阱的表面用于形成沟道，所述源区和对应的所述多晶硅栅侧面自对准。
14.如权利要求11所述的超结器件的终端结构的耐压验证方法，其特征在于：所述栅介质层为栅氧化层。
15.如权利要求11所述的超结器件的终端结构的耐压验证方法，其特征在于：在所述过渡区中形成由P型环，所述P型环和所述P阱采用相同的工艺同时形成，所述P型环环绕在所述电流流动区的周侧。
CN201810695808.4A 2018-06-29 2018-06-29 超结器件的终端结构的耐压验证方法 Active CN108878305B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810695808.4A CN108878305B (zh) 2018-06-29 2018-06-29 超结器件的终端结构的耐压验证方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810695808.4A CN108878305B (zh) 2018-06-29 2018-06-29 超结器件的终端结构的耐压验证方法

Publications (2)

Publication Number Publication Date
CN108878305A CN108878305A (zh) 2018-11-23
CN108878305B true CN108878305B (zh) 2020-09-25

Family

ID=64296958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810695808.4A Active CN108878305B (zh) 2018-06-29 2018-06-29 超结器件的终端结构的耐压验证方法

Country Status (1)

Country Link
CN (1) CN108878305B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119323085B (zh) * 2024-08-29 2025-10-10 电子科技大学 一种给定温度范围的超结结构参数优化方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090072035A (ko) * 2007-12-28 2009-07-02 주식회사 동부하이텍 고전압 모스펫 소자와 그의 캐패시턴스 추출 방법
CN103268886A (zh) * 2013-05-13 2013-08-28 电子科技大学 一种横向高压功率器件的结终端结构
CN103650141A (zh) * 2011-07-22 2014-03-19 富士电机株式会社 超结半导体装置
CN103681262A (zh) * 2012-09-17 2014-03-26 中国科学院微电子研究所 一种高度电荷平衡超结器件的制作方法
CN107731911A (zh) * 2016-08-10 2018-02-23 富士电机株式会社 半导体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090072035A (ko) * 2007-12-28 2009-07-02 주식회사 동부하이텍 고전압 모스펫 소자와 그의 캐패시턴스 추출 방법
CN103650141A (zh) * 2011-07-22 2014-03-19 富士电机株式会社 超结半导体装置
CN103681262A (zh) * 2012-09-17 2014-03-26 中国科学院微电子研究所 一种高度电荷平衡超结器件的制作方法
CN103268886A (zh) * 2013-05-13 2013-08-28 电子科技大学 一种横向高压功率器件的结终端结构
CN107731911A (zh) * 2016-08-10 2018-02-23 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
CN108878305A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
US8125023B2 (en) Vertical type power semiconductor device having a super junction structure
TWI538209B (zh) 半導體功率元件及其製備方法
CN107482061B (zh) 超结器件及其制造方法
CN210296383U (zh) Mosfet器件和碳化硅mosfet器件
CN109935517B (zh) Sgt器件及其制造方法
JP2010258226A (ja) 半導体装置およびその製造方法
CN105428397A (zh) 超结器件及其制造方法
CN107768442A (zh) 超结器件及其制造方法
CN105448961A (zh) 超结器件的终端保护结构
CN107170688B (zh) 一种沟槽型功率器件及其制作方法
CN111986997A (zh) 超级结器件的制造方法
CN111200025A (zh) 超结器件及其制造方法
CN104617139B (zh) Ldmos器件及制造方法
CN108269841B (zh) 横向扩散金属氧化物半导体场效应管
CN103295910B (zh) 半导体装置及其制造方法
CN107768443B (zh) 超结器件及其制造方法
CN102130162B (zh) Ldmos及其制造方法
CN107039243A (zh) 超结器件及其制造方法
CN108878305B (zh) 超结器件的终端结构的耐压验证方法
CN110047930A (zh) Vdmos器件
KR20110078861A (ko) 수평형 디모스 트랜지스터
CN110752253B (zh) 超级结器件的终端结构及其制造方法
CN108428632B (zh) 超结器件的制造方法
CN111223931A (zh) 沟槽mosfet及其制造方法
CN106887464B (zh) 超结器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant