[go: up one dir, main page]

TW201926446A - 積體電路裝置結構的切割方法 - Google Patents

積體電路裝置結構的切割方法 Download PDF

Info

Publication number
TW201926446A
TW201926446A TW107128864A TW107128864A TW201926446A TW 201926446 A TW201926446 A TW 201926446A TW 107128864 A TW107128864 A TW 107128864A TW 107128864 A TW107128864 A TW 107128864A TW 201926446 A TW201926446 A TW 201926446A
Authority
TW
Taiwan
Prior art keywords
gate structure
metal gate
layer
dielectric layer
fins
Prior art date
Application number
TW107128864A
Other languages
English (en)
Inventor
蔡雅怡
蕭怡瑄
古淑瑗
陳嘉仁
張銘慶
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201926446A publication Critical patent/TW201926446A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在此揭示用於鰭式場效電晶體(FinFET)的金屬閘極切割技術。示例性的方法包括接收積體電路裝置結構，此積體電路裝置結構包括基板、設置於基板上方的一或多個鰭片、設置於鰭片上方的複數個閘極結構、設置於閘極結構之間並與閘極結構相鄰的介電層、以及設置於閘極結構上方的圖案化層。閘極結構橫跨鰭片，並包括第一閘極結構及第二閘極結構。方法進一步包括：在圖案化層中形成開口以暴露第一閘極結構的一部分、第二閘極結構的一部分以及介電層的一部分，移除第一閘極結構的暴露部分、第二閘極結構的暴露部分以及介電層的暴露部分。

Description

積體電路裝置結構的切割方法
本揭示一般上係關於積體電路裝置，特別係關於鰭式場效電晶體(FinFET)裝置以及鰭式場效電晶體的金屬閘極結構切割技術。
積體電路產業經歷了快速的成長。積體電路的材料及設計技術的進步產生了數個世代的積體電路，每一個世代均具有比上一個世代更小、更複雜的電路。在積體電路演進的過程中，一般上增加了功能密度(即每晶片面積的互連裝置的數量)，並減小了幾何尺寸(即製程上可以製作的最小組件或線)。這類的縮減製程通常提高了生產效率，並降低了相關成本。
這類的縮減同時增加了積體電路的加工及製造的複雜性。為了實現這些進展，需要在積體電路的加工和製造上有類似的發展。舉例而言，當鰭式場效電晶體(FinFET)的技術朝著較小的特徵尺寸發展(例如32奈米、28奈米、20奈米及以下)，鰭式場效電晶體的製造過程明顯受限於製程裕度(process margin)的降低。鰭片間距的下降與鰭 片高度的增加尤其大幅限制了現有的金屬閘極切割技術在不留下金屬殘留物的情況下，完全地移除金屬閘極的某些部分的能力，從而影響系統性能。因此，雖然現有的金屬閘極切割技術對於其預期目的而言通常已經足夠，然而在各方面都不完全令人滿意。
本揭示提供一種積體電路裝置結構的切割方法方法，此方法包含接收積體電路裝置結構。積體電路裝置結構包含基板、一或多個鰭片、複數個閘極結構、介電層及圖案化層。鰭片設置於基板上方。閘極結構設置於鰭片上方並橫跨鰭片，且包含第一閘極結構及第二閘極結構。介電層設置於閘極結構之間，並相鄰於閘極結構。圖案化層設置於閘極結構及介電層上方。在圖案化層中製作開口，以暴露第一閘極結構的一部分、第二閘極結構的一部分及介電層的一部分。介電層的此部分位於第一閘極結構及第二閘極結構之間，並相鄰於第一閘極結構及第二閘極結構的介電層。移除第一閘極結構的暴露部分、第二閘極結構的暴露部分及介電層的暴露部分。
100‧‧‧方法
110‧‧‧操作
115‧‧‧操作
120‧‧‧操作
130‧‧‧操作
140‧‧‧操作
150‧‧‧操作
160‧‧‧操作
170‧‧‧操作
200‧‧‧鰭式場效電晶體裝置
210‧‧‧基板
222a‧‧‧鰭片
222b‧‧‧鰭片
222c‧‧‧鰭片
222d‧‧‧鰭片
230‧‧‧隔離特徵
242a‧‧‧金屬閘極結構
242b‧‧‧金屬閘極結構
242c‧‧‧金屬閘極結構
242d‧‧‧金屬閘極結構
243‧‧‧金屬閘極
244‧‧‧間隔物
246‧‧‧切割窗口
250‧‧‧層間介電層
260‧‧‧阻障層
262‧‧‧硬遮罩層
264‧‧‧開口
266‧‧‧蝕刻保護層
270‧‧‧層間介電層
d1‧‧‧第一區間
d2‧‧‧第二區間
d3‧‧‧第三區間
X‧‧‧X方向
Y‧‧‧Y方向
Z‧‧‧Z方向
X1‧‧‧點
X2‧‧‧點
Y1‧‧‧點
Y2‧‧‧點
X-cut‧‧‧X截面
Y-cut‧‧‧Y截面
Z-cut‧‧‧Z截面
本揭示的態樣可由以下的詳細敘述結合附圖閱讀來獲得最佳的理解。應強調，根據工業標準實務，各特徵並未按比例繪製，並且僅用於示意的目的。事實上，為了論 述的清楚性，各特徵的大小可任意地增加或縮小。
第1圖係根據本揭示的各種態樣，繪示製造鰭式場效電晶體(FinFET)裝置的方法的流程圖。
第2A圖至第7D圖係根據本揭示的各種態樣，局部或整體地繪示鰭式場效電晶體裝置在各種製造階段(例如與第1圖的方法有關的)的片面示意圖。
以下的揭示提供許多不同實施方式或實施例，用於實現本揭示的不同特徵。以下敘述組件與佈置的特定實施例，以簡化本揭示。這些當然僅為實施例，並且不是意欲作為限制。舉例而言，在隨後的敘述中，第一特徵在第二特徵上方或在第二特徵上的形成，可包括第一特徵及第二特徵形成為直接接觸的實施方式，亦可包括有另一特徵可形成在第一特徵及第二特徵之間，以使得第一特徵及第二特徵可不直接接觸的實施方式。
另外，本揭示在各實施例中可重複元件符號及/或字母。此重複是為了簡化及清楚之目的，且本身不指示所論述各實施方式及/或配置之間的關係。此外，在本揭示中，某個特徵形成於另一個特徵上，或某個特徵「連接(connect)」或「耦接(couple)」至另一個特徵時，可包括特徵之間形成為直接接觸的實施方式，也可包括特徵之間有額外元件存在，使得特徵之間不是直接接觸的實施方式。再者，本文中可使用空間性相對用詞，例如「較低(lower)」、 「較上(upper)」、「水平(horizontal)」、「垂直(vertical)」、「之上(above)」、「上方(over)」、「之下(below)」、「下方(beneath)」、「上(up)」、「下(down)」、「頂部(top)」、「底部(bottom)」及其類似用語(例如「水平地(horizontally)」、「向下地(downwardly)」、「向上地(upwardly)」等等)，係利於敘述圖式中一個元件或特徵與另一個元件或特徵的關係。這些空間性相對用詞係用於涵蓋裝置包括特徵的不同位向。
隨著鰭式場效電晶體朝向更小的技術節點發展(例如16nm、10nm、7nm、5nm及以下)，鰭片間距的減少以及鰭片高度的增加對傳統的金屬閘極切割技術造成明顯的限制。舉例而言，為了形成各種電路結構，經常對金屬閘極進行選擇性的切割。然而，傳統通過蝕刻的金屬閘極切割方法僅針對金屬閘極本身，並沒有移除設置於金屬閘極之間的間隔物或層間介電層(inter-layer dielectric,ILD)。因此，除非金屬閘極切割窗口被過度蝕刻，否則很難去除在切割窗口底部形成的金屬殘留物。這些金屬殘留物可能對積體電路裝置的隔離或絕緣造成潛在的問題。此外，如果為了移除金屬殘留物而過度蝕刻切割窗口，由於蝕刻劑的水平性蝕刻，因此將增加切割窗口的水平尺寸，從而對金屬閘極的臨界尺寸(critical dimension,CD)造成不理想的改變。
在此所揭示的金屬閘極切割技術克服了這些挑戰。在此所揭示的閘極切割技術可實現無殘留物的金屬閘極 結構切割，並且不具有切割窗口的水平性擴張的任何風險，從而改善了鰭式場效電晶體裝置的運作。根據一些實施方式，為了選擇性地切割金屬閘極結構，在覆蓋於上方的圖案化層中製作切割窗口，從而暴露金屬閘極結構的一些部分以及設置在金屬閘極結構之間並相鄰的層間介電層的一些部分。接著使用非等向性蝕刻將這些暴露的材料同步移除，並且沒有在切割窗口中留下金屬殘留物。可使用多個蝕刻循環以厚度增量的方式來移除這些暴露的材料，並且在每個蝕刻循環中使用蝕刻保護層以防止切割窗口的水平性擴張。通過參照以下的相關敘述及所附圖式，本揭示的這個和其他優點將變得顯而易見。請注意，不同的實施方式可能具有不同的優點，並且任何一個實施方式並不一定需要具有特定優點。
第1圖係根據本揭示的各種態樣，繪示製造積體電路裝置(或裝置結構)的方法100的流程圖。在一些實施方式中，如在此所述的，方法100製造積體電路裝置，此積體電路裝置包括鰭式場效電晶體裝置。方法100僅作為示例，並非用於限制本揭示明確記載的申請專利範圍。方法100之前、當中及之後可包括額外的操作。在方法的一些額外的實施方式中，在此所敘述的一些操作可被取代、省略或調動。在接下來的討論中，方法100係參照第2A圖至第2C圖、第3A圖至第3C圖、第4A圖至第4C圖、第5A圖至第5C圖、第6A圖至第6C圖、第7A圖至第7D圖進行敘述。這些圖式是根據本揭示的各種實施方式，局部或整體地繪示鰭式場效電晶體裝置200在各種製造階段(例如與方法100有關 的)的片面示意圖。具體地，第2A圖至第7A圖是鰭式場效電晶體裝置200(例如在X-Y平面上)的俯視圖。第2B圖至第7B圖是相對於第2A圖至第7A圖而言，鰭式場效電晶體裝置200在X方向上的片面示意圖(例如在X-Z平面上，亦稱為X截面(X-cut))。第2C圖至第7C圖是相對於第2A圖至第7A圖而言，鰭式場效電晶體裝置200在Y方向上的片面示意圖(例如在Y-Z平面上，亦稱為Y截面(Y-cut))。第7D圖是鰭式場效電晶體裝置200在第7B圖的Z方向上的橫截面圖(例如在X-Y平面上，亦稱為Z截面(Z-cut))。
鰭式場效電晶體裝置200通常指任何鰭式電晶體，此鰭式電晶體可被包括於微處理器、記憶單元及/或其他的積體電路裝置中。此外，鰭式場效電晶體裝置200可以是製造積體電路晶片、系統單晶片(system on chip,SoC)或其一部分時的中間裝置，包括各種被動或主動微電子裝置，例如電阻器、電容器、電感器、二極管、p型場效電晶體(p-type field effect transistor,PFET)、n型場效電晶體(n-type field effect transistor,NFET)、金屬氧化物半導體電晶體(metal-oxide semiconductor field effect transistor,MOSFET)、互補金屬氧化物半導體(complementary metal-oxide semiconductor,CMOS)電晶體、雙極性電晶體(bipolar transistor)、高電壓電晶體(high voltage transistor)、高頻電晶體(high frequency transistor)、其他合適的組件或其組合。為了清楚起見，已簡化第2A圖至第2C圖、第3A圖至第3C圖、 第4A圖至第4C圖、第5A圖至第5C圖、第6A圖至第6C圖及第7A圖至第7D圖，以更好地理解本揭示的發明構思。在鰭式場效電晶體裝置200中還可以增加其他特徵，在鰭式場效電晶體裝置200的其他實施方式中，某些以下所敘述的特徵可以被替換、修改或省略。
如第2B圖及第2C圖中所示，鰭式場效電晶體裝置200包括基板210(晶圓)。在所繪示的實施方式中，基板210包括矽。可選地或另外地，基板210包括另一種元素半導體、化合物半導體、合金半導體或其組合。元素半導體的例子包括鍺。化合物半導體的例子包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦。合金半導體的例子包括矽鍺(SiGe)、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP。可選地，基板210是絕緣體上半導體(semiconductor-on-insulator)基板，例如絕緣體上矽(silicon-on-insulator,SOI)基板、絕緣體上矽鍺(silicon germanium-on-insulator,SGOI)基板或絕緣體上鍺(germanium-on-insulator,GOI)基板。可使用注氧隔离(separation by implantation of oxygen,SIMOX)、晶圓接合及/或其他合適的方法來製造絕緣體上半導體基板。基板210可以包括各種摻雜區域(未繪示)，取決於鰭式場效電晶體裝置200的設計要求。在一些實施方式中，基板210包括以p型摻雜物摻雜的p型摻雜區域(例如p型阱)。p型摻雜物例如為硼、銦、其他的p型摻雜物或其組合。在一些實施方式中，基板210包括以n型摻雜物摻雜的n型摻雜 區域(例如n型阱)，例如磷、砷、其他的n型摻雜物或其組合。在一些實施方式中，基板210包括p型摻雜物及n型摻雜物的組合所形成的摻雜區域。各種摻雜區域可以直接形成於基板210上及/或基板210中，例如p型阱結構、n型阱結構、雙阱結構、凸起結構或其組合。可執行離子佈植製程、擴散製程及/或其他合適的摻雜製程來形成基板210中的各種摻雜區域。
在方法100的操作110中，在基板210上方形成複數個鰭片。如第2B圖及第2C圖中所示，於基板210上方形成四個鰭片222a、鰭片222b、鰭片222c及鰭片222d鰭片。應注意，本揭示也考量了在基板210上方形成單個鰭片(或任何其他合適數量的鰭片)的實施方式。在一些實施方式中，鰭片222a、鰭片222b、鰭片222c及鰭片222d被視為基板210的一部份(例如基板210的材料層的一部份)。舉例而言，在所繪示的實施方式中，基板210包括矽，而鰭片222a、鰭片222b、鰭片222c及鰭片222d包括矽。或者，在一些實施方式中，鰭片222a、鰭片222b、鰭片222c及鰭片222d被界定於材料層，包括覆蓋於基板210上方的半導體材料，例如矽鍺。在一些實施方式中，鰭片222a、鰭片222b、鰭片222c及鰭片222d可以包括具有多個半導體層的半導體層堆疊(例如異質結構)。半導體層包括任何合適的材料，例如矽、鍺、矽鍺、其他合適的材料或其組合。半導體層可以包括相同或不同的材料、蝕刻速率、原子組成百分比、重量組成百分比、厚度及/或取決於鰭式場效電晶體裝置200 的設計要求的配置。
第2C圖中，鰭片222a、鰭片222b、鰭片222c及鰭片222d從基板210沿著Z方向延伸，因此每一個鰭片具有在Z方向上定義的高度、在X方向上定義的長度以及在Y方向上定義的寬度。每一個鰭片包括設置於源極區及汲極區之間的通道區。鰭片222a、鰭片222b、鰭片222c及鰭片222d中可形成源極/汲極特徵，例如輕摻雜源極/汲極區及/或重摻雜源極/汲極區。在一些實施方式中，源極/汲極特徵可以部份地嵌入鰭片中並凸出，例如具有合適摻雜物且磊晶生長之半導體材料。
可使用任何合適的方法在基板210上方形成鰭片222a、鰭片222b、鰭片222c及鰭片222d。舉例而言，可使用一或多個微影製程來對鰭片222a、鰭片222b、鰭片222c及鰭片222d進行圖案化，包括雙重圖案化製程或多重圖案化製程。一般而言，相較於單一、直接的微影製程所產生的圖案而言，雙重圖案化製程或多重圖案化製程結合了微影製程及自對準製程，能夠使得其所產生的圖案具有較小的間距。舉例而言，在一實施方式中，在基板210上方形成犧牲層，並以微影製程進行圖案化。使用自對準製程，沿著圖案化後的犧牲層形成間隔物。接下來移除犧牲層，藉由蝕刻基板210，殘餘的間隔物或核心(mandrel)可接著用來對鰭片222a、鰭片222b、鰭片222c及鰭片222d進行圖案化。蝕刻製程可包括乾蝕刻、濕蝕刻、反應性離子蝕刻(Reactive Ion Etching,RIE)及/或其他合適的製程。舉 例而言，乾蝕刻製程可使用含氧氣體、含氟氣體(例如CF4、SF6、CH2F2、CHF3及/或C2F6)、含氯氣體(例如Cl2、CHCl3、CCl4及/或BCl3)、含溴氣體(例如HBr及/或CHBR3)、含碘氣體、其他合適的氣體及/或電漿，及/或其組合。舉例而言，濕蝕刻製程可包括在稀釋氫氟酸(diluted hydrofluoric acid,DHF)、氫氧化鉀溶液(KOH)、氨氣、含有氫氟酸(HF)的溶液、硝酸(HNO3)及/或乙酸(CH3COOH)、或其他合適的濕蝕刻劑中進行蝕刻。
如第2B圖及第2C圖中所示，在基板210上方及/或基板210中可設置一或多個隔離特徵230，以隔絕鰭式場效電晶體裝置200的各種區域(例如裝置區域)。舉例而言，隔離特徵230設置於鰭片222a、鰭片222b、鰭片222c及鰭片222d之間，以使得鰭片222a、鰭片222b、鰭片222c及鰭片222d彼此分離和隔離。在所繪示的實施方式中，隔離特徵230圍繞鰭片222a、鰭片222b、鰭片222c及鰭片222d的一部份，例如鰭片222a、鰭片222b、鰭片222c及鰭片222d的底部份。隔離特徵230包括氧化矽、氮化矽、氮氧化矽、其他合適的隔離材料或其組合。隔離特徵230可包括不同的結構，例如淺溝槽隔離(shallow trench isolation,STI)結構、深溝槽隔離(deep trench isolation,DTI)結構及/或局部矽氧化(local oxidation of silicon,LOCOS)結構。在一些實施方式中，隔離特徵230包括淺溝槽隔離特徵，此淺溝槽隔離特徵界定了鰭片222a、鰭片222b、鰭片222c及鰭片222d，並電性隔離鰭片222a、鰭 片222b、鰭片222c及鰭片222d與其它的主動裝置區域及/或被動裝置區域。舉例而言，可藉由蝕刻基板210中的溝槽來形成淺溝槽隔離特徵(例如使用乾蝕刻製程及/或濕蝕刻製程)，並以絕緣材料充填於溝槽內(例如用化學氣相沉積製程或旋塗式玻璃(spin-on glass製程)。可執行化學機械研磨製程(chemical mechanical polishing,CMP)以移除多餘的絕緣材料及/或平坦化隔離特徵230的頂表面。在另一實施例中，在形成鰭片222a、鰭片222b、鰭片222c及鰭片222d後，可藉由將絕緣材料沉積於基板210上方來形成淺溝槽隔離特徵(在一些實施方式中，絕緣材料層充填於鰭片222a、鰭片222b、鰭片222c及鰭片222d之間的間隙(gap)或溝槽(trench)內)，並對絕緣材料層進行回蝕(etching back)，以形成隔離特徵230。在一些實施方式中，淺溝槽隔離特徵包括多層結構，此多層結構充填於溝槽內。舉例而言，淺溝槽隔離特徵包括氮化矽層，此氮化矽層設置於熱氧化物襯墊層上方。在另一實施例中，淺溝槽隔離特徵包括介電層，此介電層設置於摻雜襯墊層上方(例如硼矽酸鹽玻璃(boron silicate glass,BSG)襯墊層或磷矽酸鹽玻璃(phosphosilicate glass,PSG)襯墊層)。在另一實施例中，淺溝槽隔離特徵包括設置於襯墊介電層上方的體相(bulk)介電層，而體相介電層及襯墊介電層的材料係取決於設計需求。
在方法100的操作115中，在基板210、鰭片222a、鰭片222b、鰭片222c及鰭片222d上方形成複數個 虛擬閘極結構。虛擬閘極結構(圖式中沒有標出)將會在操作130中的金屬閘極取代製程中被金屬閘極結構242a、金屬閘極結構242b、金屬閘極結構242c及金屬閘極結構242d所取代。可以使用任何合適的製程來形成虛擬閘極結構。每一個虛擬閘極結構可包括閘極介電層(例如氧化矽)以及閘極電極(例如多晶矽)。閘極電極位於閘極介電層上。每一個虛擬閘極結構的形成包括形成各種閘極材料層(例如以熱氧化形成氧化矽和沈積多晶矽)，並使用微影製程和蝕刻來對閘極材料層進行圖案化。虛擬閘極結構係橫跨鰭片222a、鰭片222b、鰭片222c及鰭片222d。舉例而言，當鰭片222a、鰭片222b、鰭片222c及鰭片222d沿著第一方向(X方向)延伸時，虛擬閘極結構係沿著垂直於X方向的第二方向(Y方向)延伸。
在方法100的操作120中，在基板210、鰭片222a、鰭片222b、鰭片222c、鰭片222d及操作115中所形成的虛擬閘極結構上方形成層間介電層250。舉例而言，可使用沉積製程來形成層間介電層250，例如化學氣相沉積(chemical vapor deposition,CVD)、物理氣相沉積(physical vapor deposition,PVD)、原子層沉積(atomic layer deposition,ALD)、高密度電漿化學氣相沉積(high density plasma CVD,HDPCVD)、金屬有機物化學氣相沉積(metal organic CVD,MOCVD)、遠端電漿化學氣相沉積(remote plasma CVD,RPCVD)、電漿增強化學氣相沉積(plasma enhanced CVD,PECVD)、低壓化學氣相沉 積(low-pressure CVD,LPCVD)、原子層化學氣相沉積(atomic layer CVD,ALCVD)、常壓化學氣相沉積(atmospheric pressure CVD,APCVD)、電鍍、其他合適的方法或其組合)。層間介電層250包括介電材料，例如氧化矽、氮化矽、氮氧化矽、正矽酸乙酯(tetraethylorthosilicate,TEOS)形成的氧化物、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass,BPSG)、低介電常數材料、其他合適的介電材料或其組合。示例性的低介電常數介電材料包括氟化矽玻璃(fluorinated silica glass,FSG)、碳摻雜氧化矽、Black Diamond®(應用材料公司，美國加州矽谷聖塔克拉拉)、乾凝膠(Xerogel)、氣凝膠(Aerogel)、氟化非晶碳(amorphous fluorinated carbon)、聚對二甲苯(Parylene)、苯並環丁烯雙聯體(bis-benzocyclobutenes,BCB)、SiLK(陶氏化學公司，密西根州米德蘭市)、聚酰亞胺、其他合適的材料或其組合。在一些實施方式中，層間介電層250可以包括具有多個介電材料的的多層結構。可對層間介電層250進行其他的製程，例如化學機械研磨或選擇性蝕刻，以利於形成層間介電層250頂部上的結構。舉例而言，在一些實施方式中，通過化學機械研磨去除層間介電層250的上部分，以利於形成金屬閘極結構242a、金屬閘極結構242b、金屬閘極結構242c及金屬閘極結構242d。
在方法100的操作130中，以金屬閘極結構242a、金屬閘極結構242b、金屬閘極結構242c及金屬閘極 結構242d來取代操作115中所形成的虛擬閘極結構。金屬閘極結構242a、金屬閘極結構242b、金屬閘極結構242c及金屬閘極結構242d係位於鰭片222a、鰭片222b、鰭片222c及鰭片222d上方。如第2A圖中所示，金屬閘極結構242a、金屬閘極結構242b、金屬閘極結構242c及金屬閘極結構242d橫跨鰭片222a、鰭片222b、鰭片222c及鰭片222d。在一些實施方式中，鰭片222a、鰭片222b、鰭片222c及鰭片222d沿著第一方向(X方向)延伸，而金屬閘極結構242a、金屬閘極結構242b、金屬閘極結構242c及金屬閘極結構242d沿著垂直於X方向的第二方向(Y方向)延伸。每一個金屬閘極結構具有在Z方向上定義的高度、在Y方向上定義的長度、以及在X方向上定義的寬度。如第2B圖中所示，金屬閘極結構242a、金屬閘極結構242b、金屬閘極結構242c及金屬閘極結構242d包圍鰭片222a、鰭片222b、鰭片222c及鰭片222d的通道區，從而互相嵌接鰭片222a、鰭片222b、鰭片222c及鰭片222d，並中介於鰭片222a、鰭片222b、鰭片222c及鰭片222d的源極區及汲極區之間。在第2B圖中，金屬閘極結構242a、金屬閘極結構242b、金屬閘極結構242c及金屬閘極結構242d接觸隔離特徵230，但是金屬閘極結構242a、金屬閘極結構242b、金屬閘極結構242c及金屬閘極結構242d可以沒有接觸隔離特徵230(舉例而言，金屬閘極結構242a、金屬閘極結構242b、金屬閘極結構242c及金屬閘極結構242d可貫穿層間介電層250的上部分)。雖然第2B圖及第2C圖繪示四個金屬閘極 結構作為示例，但是金屬閘極結構可以具有任何合適的數量。
金屬閘極結構242a、金屬閘極結構242b、金屬閘極結構242c及金屬閘極結構242d的任一者可以是多層結構。舉例而言，每一個金屬閘極結構可包括金屬閘極243，以及作為個別金屬閘極結構的側壁的間隔物244。每一個金屬閘極243可包括閘極介電層及閘極電極層，當中閘極電極層係設置於閘極介電層上方。閘極介電層可包括高介電常數介電層，例如氧化鉿(HfO2)、氧化鋯(ZrO2)、氧化鑭(La2O3)、氧化鈦(TiO2)、氧化釔(Y2O3)、鈦酸鍶(SrTiO3)、其他合適的金屬氧化物或其組合，並可以藉由原子層沉積及/或其他合適的方法來形成。每一個金屬閘極結構的閘極電極層可包括p型工作函數金屬層或n型工作函數金屬層，或同時包括p型工作函數金屬層及n型工作函數金屬層。p型工作函數金屬層可包括氮化鈦(TiN)、氮化鉭(TaN)、釕(Ru)、鉬(Mo)、鎢(W)、鉑(Pt)或其組合。n型工作函數金屬層可包括鈦(Ti)、鋁(Al)、碳化鉭(TaC)、碳化鉭氮化物(TaCN)、氮化鉭矽(TaSiN)或其組合。p型工作函數金屬層或n型工作函數金屬層可包括複數個層，且可藉由化學氣相沉積、物理氣相沉積及/或其他合適的製程來沉積。閘極電極層可進一步包括金屬充填層(或體相(bulk)金屬層)，此金屬充填層包括鋁(Al)、鎢(W)、鈷(Co)、銅(Cu)及/或其他合適的材料，並可以藉由化學氣相沉積、物理氣相沉積、電鍍及/或其他合適的製程來形成。每一個 金屬閘極243可包括其他層，例如覆蓋層、界面層、擴散層、阻障層、硬遮罩層或其組合。在一實施方式中，每一個金屬閘極243包括多個層，從底部至頂部而言，包括氮化鈦矽(TiSiN)層、氮化鉭(TaN)層、氮化鈦(TiN)層以及鎢(W)層。間隔物244可包括介電材料，例如氧化矽、氮化矽、氮氧化矽、碳化矽、其他介電材料或其組合。間隔物244可以是單層結構或多層結構。舉例而言，在一些實施方式中，間隔物244包括多層結構，例如具有氮化矽層和氧化矽層的多層結構。
為了實現功能特徵，在製造鰭式場效電晶體裝置200時，可切割金屬閘極結構242a、金屬閘極結構242b、金屬閘極結構242c及金屬閘極結構242d的特定部分。舉例而言，如第2A圖中所示，可定義切割窗口246以對金屬閘極結構242b及金屬閘極結構242c進行切割(例如通過非等向性蝕刻)，並將金屬閘極結構242b及金屬閘極結構242c分成四個金屬閘極。切割窗口246可以位於鰭片222b及鰭片222c之間。這樣的切割圖案可以用於各種電路配置，例如靜態隨機存取記憶體(static random-access memory,SRAM)單元(例如六電晶體式靜態隨機存取記憶體單元)。在一些實施方式中，對切割窗口246的尺寸和位置進行配置，以移除金屬閘極結構242b的一部份、金屬閘極結構242c的一部份、以及位於金屬閘極結構242b及金屬閘極結構242c之間、並與金屬閘極結構242b及金屬閘極結構242c相鄰之層間介電層250的一部份。換言之，可以在切割金屬閘 極結構242b及金屬閘極結構242c時同時保留(1)層間介電層250的一部份，此部分位於X方向上，並介於切割窗口246與金屬閘極結構242a及金屬閘極結構242d之間；以及(2)金屬閘極結構242b及金屬閘極結構242c的一部份，此部分位於Y方向上，並介於切割窗口246與鰭片222b及鰭片222c之間。使用切割窗口246對金屬閘極結構242b及金屬閘極結構242c進行切割涉及了各種製程，以下將進行敘述。
由於將會對金屬閘極結構242a、金屬閘極結構242b、金屬閘極結構242c及金屬閘極結構242d進行選擇性地切割，因此圖案化層將有助於確定切割的位置。因此，在方法100的操作140中，在鰭式場效電晶體裝置200上方形成圖案化層(例如形成於金屬閘極結構242a、金屬閘極結構242b、金屬閘極結構242c、金屬閘極結構242d及層間介電層250上方)。圖案化層可以是多層結構。舉例而言，在第3A圖至第3C圖中，圖案化層包括阻障層260(或覆蓋層)以及硬遮罩層262。阻障層260設置於鰭片222a、鰭片222b、鰭片222c、鰭片222d、金屬閘極結構242a、金屬閘極結構242b、金屬閘極結構242c、金屬閘極結構242d以及層間介電層250上方，而硬遮罩層262形成於阻障層260上方。可通過沉積來形成阻障層260。阻障層260可以具有任何合適的厚度，例如為1nm至6nm，或例如約為5nm。在一些實施方式中，阻障層260包括一或多個硬材料(例如具有高維氏硬度(Vickers hardness))，例如氮化鈦及/或鈦矽氮化物。阻障層260是有助於後續進行處理的預 備層(preparatory layer)。舉例而言，在完成第2A圖至第2C圖、第3A圖至第3C圖、第4A圖至第4C圖、第5A圖至第5C圖、第6A圖至第6C圖、第7A圖至第7D圖所示的製程後，可使用化學機械研磨來移除阻障層260之上的結構，於此同時阻障層260可作為化學機械研磨停止層，以保護底下的結構不被移除。硬遮罩層262可以是氮化物層，例如含有氮化矽或氮化鈦。
在方法100的操作150中，在用於切割金屬閘極結構242b及金屬閘極結構242c的圖案化層中製作開口264。參照第4A圖至第4C圖，開口264形成於硬遮罩層262及阻障層260中。可藉由一或多個非等向性蝕刻製程來形成開口264。在一些實施方式中，先對硬遮罩層262進行蝕刻，接著蝕刻阻障層260，以將開口264延伸至層間介電層250。使用圖案加載(pattern loading)貫穿硬遮罩層262時，阻障層260可作為停止層。開口264定義並對應於第2A圖中用於選擇性切割金屬閘極結構242b及金屬閘極結構242c的切割窗口246。由於多層蝕刻的漸縮效應(tapering effect)，開口264可能具有略微不同的尺寸，取決於量測的水平度而定。
開口264界定了金屬閘極結構242b及金屬閘極結構242c的切割圖案，而金屬閘極結構242b及金屬閘極結構242c可被使用於各種電路配置，例如六電晶體式靜態隨機存取記憶體單元。因此在一些實施方式中，在X方向上及Y方向上，對開口264的尺寸和位置進行配置，以使得金屬 閘極的切割最佳化。舉例而言，在第4B圖所示的X方向上，開口264暴露金屬閘極結構242b及金屬閘極結構242c的整體寬度，並暴露層間介電層250的一部分(層間介電層250的此部分位於金屬閘極結構242a及金屬閘極結構242b之間、位於金屬閘極結構242b及金屬閘極結構242c之間、以及位於金屬閘極結構242c及金屬閘極結構242d之間)。換言之，開口264從點X1延伸至點X2，當中點X1位於金屬閘極結構242a及金屬閘極結構242b之間，而點X2位於金屬閘極結構242c及金屬閘極結構242d之間。開口264並沒有暴露金屬閘極結構242a及金屬閘極結構242d。由於開口264是用來移除(例如通過蝕刻)金屬閘極結構242b及金屬閘極結構242c(而並非金屬閘極結構242a或金屬閘極結構242d)，這樣的位於X方向上的開口264的配置，能夠在保護暴露金屬閘極結構242a及金屬閘極結構242d不受潛在蝕刻的情形下，有效地移除金屬閘極結構242b及金屬閘極結構242c。此外，在第4C圖所示的Y方向上，開口264(位於點Y1及點Y2之間)被配置為足夠大，以有效移除被開口264所暴露的金屬閘極結構242b，但同時足夠小(例如沒有暴露鰭片222b及鰭片222c)，以防止金屬閘極結構242b的功能部分被潛在地蝕刻。舉例而言，開口264在Y方向上可以約為8nm至14nm，例如約為10nm。
可以通過任何合適的方法來形成開口264，例如使用乾蝕刻、濕蝕刻、反應性離子蝕刻及/或其他合適的製程。舉例而言，乾蝕刻製程可使用含氧氣體、含氟氣體(例 如CF4、SF6、CH2F2、CHF3及/或C2F6)、含氯氣體(例如Cl2、CHCl3、CCl4及/或BCl3)、含溴氣體(例如HBr及/或CHBR3)、含碘氣體、其他合適的氣體及/或電漿，及/或其組合。舉例而言，濕蝕刻製程可包括在稀釋氫氟酸、氫氧化鉀溶液(KOH)、氨氣、含有氫氟酸(HF)的溶液、硝酸(HNO3)及/或乙酸(CH3COOH)、或其他合適的濕蝕刻劑中進行蝕刻。在蝕刻並貫穿硬遮罩層262及阻障層260之後，開口264暴露金屬閘極結構242b的一部分、金屬閘極結構242c的一部分以及層間介電層250的一部分。層間介電層250的此部分位於金屬閘極結構242b及金屬閘極結構242c之間，並相鄰於金屬閘極結構242b及金屬閘極結構242c。
在方法100的操作160中，移除金屬閘極結構242b的暴露部分、金屬閘極結構242c的暴露部分以及層間介電層250的暴露部分(例如通過同步蝕刻)。參照第5A圖至第5C圖，根據開口264來選擇性切割或移除金屬閘極結構242b、金屬閘極結構242c及層間介電層250的部分。可使用任何合適的方法進行選擇性地移除或切割。這將有助於在切割金屬閘極結構242b及金屬閘極結構242c時防止或最小化開口264的水平性擴張(horizontal expansion)，當中開口264的水平性擴張可導致金屬閘極結構242a及金屬閘極結構242d(或鰭片222b及鰭片222c)的不理想蝕刻。因此，在一些實施方式中，使用非等向性蝕刻製程來切割金屬閘極結構242b及金屬閘極結構242c。舉例而言，非等向性 乾蝕刻製程可使用含氧氣體、含氟氣體(例如CF4、SF6、CH2F2、CHF3及/或C2F6)、含氯氣體(例如Cl2、CHCl3、CCl4及/或BCl3)、含溴氣體(例如HBr及/或CHBR3)、含碘氣體、其他合適的氣體及/或電漿，及/或其組合。此外，可在相同或不同的速率下同步蝕刻金屬閘極結構242b的暴露部分、金屬閘極結構242c的暴露部分以及層間介電層250的暴露部分。在一些實施方式中，選用對層間介電層250、金屬閘極結構242b及金屬閘極結構242c具有相似的蝕刻選擇性(例如約為1：1)的蝕刻劑。如第5B圖中所示，這種蝕刻選擇性能夠以相同的蝕刻速率來移除層間介電層250、金屬閘極結構242b及金屬閘極結構242c，從而使開口264具有相對平滑的底表面。應注意的是，由於每個金屬閘極結構可包括不同的層及不同的材料(例如閘極電極層、介電層及間隔物)，所以對層間介電層250、金屬閘極結構242b及金屬閘極結構242c的蝕刻選擇性可根據蝕刻階段或蝕刻時間而變動。換言之，可在不同的蝕刻速率下移除金屬閘極結構242b及金屬閘極結構242c的不同層。在一些實施方式中，蝕刻劑對層間介電層250、金屬閘極結構242b及金屬閘極結構242c具有整體上相似的蝕刻選擇性(例如約為1：1)。在其他的實施方式中，蝕刻劑可在不同的蝕刻速率下對層間介電層250、金屬閘極結構242b及金屬閘極結構242c進行蝕刻。
可藉由一或多個蝕刻循環來切割金屬閘極結構242b及金屬閘極結構242c。在一些實施方式中，使用複數 個蝕刻循環來切割金屬閘極結構242b及金屬閘極結構242c，其中在每一個蝕刻循環中，移除了暴露至蝕刻劑的各種表面的增量厚度或部分厚度(例如金屬閘極243、相鄰於金屬閘極243的間隔物244、位於金屬閘極結構242b及金屬閘極結構242c之間並相鄰於金屬閘極結構242b及金屬閘極結構242c的層間介電層250的一部份，以及硬遮罩層262)。
此外，金屬閘極切割製程的一或多個循環可涉及額外的步驟。舉例而言，在第5B圖及第5C圖所繪示的實施方式中，在一個蝕刻循環中，可將蝕刻保護層266保形地沉積於界定鰭式場效電晶體裝置的開口264的暴露表面上方，接著以蝕刻劑對暴露表面進行非等向性蝕刻(包括蝕刻保護層266及位於蝕刻保護層266下方的其他材料)。相較於漸縮的或垂直表面(例如界定鰭式場效電晶體裝置的開口264的側壁表面)而言，由於非等向性蝕刻較快地移除位於水平表面上蝕刻保護層266(例如界定鰭式場效電晶體裝置200的開口264的底表面)。因此，相較於位於界定鰭式場效電晶體裝置200的開口264的底表面的蝕刻保護層266，位於界定鰭式場效電晶體裝置200的開口264的側壁表面上的蝕刻保護層266維持較長的存在時間。實際上，在移除位於底表面的蝕刻保護層266以及底下的材料(金屬閘極結構242b的一部份、金屬閘極結構242c的一部份、層間介電層250的一部份)後，一部分的蝕刻保護層266可長時間保留於側壁表面上。此外，在每一個蝕刻循環中，由於蝕刻保護 層266也可沉積於硬遮罩層262的頂表面上方，因此這部分的蝕刻保護層266與硬遮罩層262的增量厚度在每一個蝕刻循環中後續也會被移除。
可控制或調控蝕刻循環的時間，以在貫穿側壁表面上的蝕刻保護層266之前停止蝕刻。蝕刻保護層266有效地防止開口264的水平尺寸擴大，從而維持開口264(切割窗口246)的預定水平尺寸。此外，蝕刻保護層266亦作為側壁表面上的均質和均勻的材料層，從而避免出現不均勻的側壁剖面。
藉由使用非等向性蝕刻製程來切割金屬閘極結構242b及金屬閘極結構242c，防止了開口264的水平性擴張，從而維持在X方向上及Y方向上的臨界尺寸(critical dimension,CD)。因此，可以靈活控制金屬閘極切割製程的持續時間，以確保完全地移除被開口264所暴露的金屬閘極結構242b的部分及金屬閘極結構242c的部分。換言之，操作160可以在沒有留下任何殘留物的情況下，有效地移除金屬閘極結構242b的部分及金屬閘極結構242c的部分。因此，操作160避免了由開口264中的金屬殘留物所引起的任何隔離問題。在一些實施方式中，由於金屬閘極結構242b及金屬閘極結構242c並沒有延伸到任何隔離特徵230中，所以即使隔離特徵230的頂部厚度已被移除，操作160依然持續。如第6A圖至第6C圖中所示，開口264延伸至隔離特徵230中。
在方法100的操作170中，沉積一或多個介電材 料至開口264中，以形成層間介電層270，如第7A圖至第7D圖中所示。層間介電層270也可覆蓋硬遮罩層262的頂表面。可使用沉積製程來形成層間介電層270(例如化學氣相沉積、物理氣相沉積、原子層沉積、高密度電漿化學氣相沉積、金屬有機物化學氣相沉積、遠端電漿化學氣相沉積、電漿增強化學氣相沉積、低壓化學氣相沉積、原子層化學氣相沉積、常壓化學氣相沉積、電鍍、其他合適的方法或其組合)。層間介電層270包括介電材料，例如氧化矽、氮化矽、氮氧化矽、正矽酸乙酯(tetraethylorthosilicate,TEOS)形成的氧化物、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass,BPSG)、低介電常數材料、其他合適的介電材料或其組合。示例性的低介電常數介電材料包括氟化矽玻璃(FSG)、碳摻雜氧化矽、Black Diamond®(應用材料公司，美國加州矽谷聖塔克拉拉)、乾凝膠(Xerogel)、氣凝膠(Aerogel)、氟化非晶碳(amorphous fluorinated carbon)、聚對二甲苯(Parylene)、苯並環丁烯雙聯體(bis-benzocyclobutenes,BCB)、SiLK(陶氏化學公司，密西根州米德蘭市)、聚酰亞胺、其他合適的材料或其組合。層間介電層270可以包括具有多個介電材料的多層結構。在一些實施方式中，層間介電層270具有與層間介電層250不同的材料。因此，在使用層間介電層270充填開口264之後，開口264中並沒有存在層間介電層250或任何金屬殘留物。如第7B圖及第7D圖中所示，金屬閘極結構242a及金屬閘極結構242d在X方向上的 距離可以被劃分為三個連續的區間(section)，包括第一區間d1、第二區間d2以及第三區間d3。層間介電層250位於第一區間d1及第三區間d3內，而層間介電層270位於第二區間d2內。在一些實施方式中，第二區間d2並沒有含有任何源自金屬閘極243、間隔物244或層間介電層250的金屬殘留物。
為了完成鰭式場效電晶體裝置200的製造，方法100中可以具有其他額外的操作。舉例而言，方法100中可形成接觸特徵、閘極接觸插塞(通孔)以及金屬互連結構，以連接至各種電晶體的終端，從而形成積體電路。如上所述，可使用化學機械研磨製程來移除鰭式場效電晶體裝置200中凸出阻障層260之上的結構，而當中阻障層260可作為化學機械研磨停止層，以保護底下的結構不被移除。
本揭示提供了許多不同的實施方式。在此揭示示例性的鰭式場效電晶體的金屬閘極切割技術。舉例而言，方法包括接受接收積體電路裝置結構，此裝置結構包括基板、一或多個鰭片、複數個閘極結構、介電層及圖案化層。一或多個鰭片設置於基板上方。複數個閘極結構係設置於一或多個鰭片上方。介電層係設置於閘極結構之間並和閘極結構相鄰。圖案化層係設置於介電層和複數個閘極結構的上方。複數個閘極結構橫跨一或多個鰭片，並包括第一閘極結構及第二閘極結構。方法進一步包括在圖案化層中製作開口，以暴露第一閘極結構的一部分、第二閘極結構的一部分以及介電層的一部分，當中介電層的此部分係位於第一閘極 結構及第二閘極結構之間，並和第一閘極結構及第二閘極結構相鄰，並移除第一閘極結構的暴露部分、第二閘極結構的暴露部分以及介電層的暴露部分。
在一實施方式中，方法包括執行非等向性蝕刻製程，以移除第一閘極結構的暴露部分、第二閘極結構的暴露部分及介電層的暴露部分。在一實施方式中，非等向性蝕刻製程使用對介電層、第一閘極結構及第二閘極結構的蝕刻選擇性約為1：1的蝕刻劑。在一實施方式中，非等向性蝕刻製程包括用於執行移除的複數個蝕刻循環，此蝕刻循環以厚度增量的方式來移除第一閘極結構的暴露部分、第二閘極結構的暴露部分以及介電層的暴露部分。在一實施方式中，非等向性蝕刻製程中的每一個蝕刻循環包括：在界定積體電路裝置結構的開口的底表面及側壁表面上沉積蝕刻保護層，在一時間長度內蝕刻位於底表面上的蝕刻保護層、第一閘極結構的暴露部分的增量厚度、第二閘極結構的暴露部分的增量厚度、以及介電層的暴露部分的增量厚度。對時間長度進行控制，以避免貫穿側壁表面上的蝕刻保護層。在一實施方式中，在每一個蝕刻循環中，進一步在圖案化層的頂表面上方沉積蝕刻保護層，接著在每一個蝕刻循環中移除蝕刻保護層和圖案化層的增量厚度。在一實施方式中，圖案化層包括阻障層及硬遮罩層。阻障層設置於複數個閘極結構及介電層的上方，而硬遮罩層設置於阻障層的上方。製作開口，包括蝕刻並貫穿硬遮罩層和阻障層，以暴露第一閘極結構的一部分、第二閘極結構的一部分以及介電層的一部分。在一實施 方式中，移除第一閘極結構的暴露部分，第二閘極結構的暴露部分以及第一介電層的暴露部分，並部份深入至設置於基板上的隔離特徵中。在一實施方式中，介電層是第一介電層，當中移除第一閘極結構的暴露部分、第二閘極結構的暴露部分以及介電層的暴露部分，以延伸開口。方法進一步包括以第二介電層充填受到延伸的開口。在一實施方式中，一或多個鰭片包括沿著第一方向延伸的第一鰭片及第二鰭片，當中開口暴露了第一閘極結構在第一方向上的一部分以及第二閘極結構在第一方向上的一部分，但並沒有暴露任何其他的閘極結構。複數個閘極結構沿著大致上垂直於第一方向的第二方向而延伸。開口在第二方向上、第一鰭片及第二鰭片之間延伸，當中開口並沒有暴露第一鰭片及第二鰭片。
本揭示亦提供了一種方法，包括形成複數個鰭片，此複數個鰭片位於基板上並沿著第一方向延伸。形成層間介電層於複數個鰭片上方。在複數個鰭片上方形成沿著第二方向延伸的第一金屬閘極結構及第二金屬閘極結構，第二方向係大致上垂直於第一方向。在第一金屬閘極結構、第二金屬閘極結構及層間介電層上方形成圖案化層，並在圖案化層中界定用於切割第一金屬閘極結構及第二金屬閘極結構的切割窗口。切割窗口暴露第一金屬閘極結構的一部分、第二金屬閘極結構的一部分以及層間介電層的一部分，層間介電層的此部分係位於第一金屬閘極結構及第二金屬閘極結構之間，並相鄰於第一金屬閘極結構及第二金屬閘極結構。方法進一步包括同步蝕刻第一金屬閘極結構的暴露部分、第 二金屬閘極結構的暴露部分以及層間介電層的暴露部分。
在一實施方式中，藉由取代虛擬閘極結構來形成第一金屬閘極結構及第二金屬閘極結構，當中第一金屬閘極結構及第二金屬閘極結構包括金屬閘極以及間隔物，間隔物係設置於金屬閘極的側壁表面。對第一金屬閘極結構的暴露部分及第二金屬閘極結構的暴露部分的同步蝕刻包括同步對金屬閘極及間隔物進行蝕刻。在一實施方式中，同步蝕刻包括執行乾蝕刻製程，當中乾蝕刻製程使用經過配置的蝕刻劑，在大致上相同的蝕刻速率下對層間介電層、第一金屬閘極結構及第二金屬閘極結構進行蝕刻。在一實施方式中，乾蝕刻製程包括用於同步蝕刻的複數個蝕刻循環，以厚度增量的方式移除第一金屬閘極結構的暴露部分、第二金屬閘極結構的暴露部分以及層間介電層的暴露部分。在一實施方式中，當中乾蝕刻製程中的每一個蝕刻循環包括在界定切割窗口的底表面及側壁表面上沉積蝕刻保護層，在一時間長度內蝕刻底表面上的蝕刻保護層、第一金屬閘極結構的暴露部分的增量厚度，第二金屬閘極結構的暴露部分的增量厚度、以及層間介電層的暴露部分的增量厚度。對時間長度進行控制，以避免貫穿側壁表面上的蝕刻保護層。在一實施方式中，圖案化層包括氮化鈦層及氮化矽層。氮化鈦層設置於第一金屬閘極結構、第二金屬閘極結構及層間介電層上方，而氮化矽層設置於氮化鈦層上方。切割窗口的界定包括蝕刻並貫穿氮化矽層及氮化鈦層，以暴露第一金屬閘極結構的一部分、第二金屬閘極結構的一部分以及層間介電層的一部分。 在一實施方式中，層間介電層是第一層間介電層。對第一金屬閘極結構的暴露部分、第二金屬閘極結構的暴露部分以及層間介電層的暴露部分進行同步蝕刻，以使得切割窗口延伸。方法進一步包括以第二層間介電層充填受到延伸的切割窗口。在一實施方式中，複數個鰭片包括沿著第一方向延伸的第一鰭片及第二鰭片，當中切割窗口暴露了第一方向上的第一金屬閘極結構的一部份及第二金屬閘極結構的一部份，但並沒有暴露任何其他的金屬閘極結構。切割窗口在第二方向上、第一鰭片及第二鰭片之間延伸，但並沒有暴露第一鰭片及第二鰭片。
本揭示亦提供了一種積體電路裝置，此積體電路裝置包括基板、第一鰭片、第二鰭片、第一金屬閘極結構及第二金屬閘極結構。第一鰭片及第二鰭片係設置於基板上方，並沿著第一方向延伸。第一金屬閘極結構及第二金屬閘極結構係設置於第一鰭片及第二鰭片上方，並沿著大致上垂直於第一方向的第二方向延伸。相對於第一鰭片及第二鰭片之間在第二方向上的一距離的一部分而言，第一金屬閘極結構及第二金屬閘極結構之間在第一方向的一距離可以被劃分為三個連續的區間(section)，包括第一區間、第二區間及第三區間。積體電路裝置進一步包括第一層間介電層及第二層間介電層。第一層間介電層係設置於第一區間及第三區間中，而第二層間介電層係設置於第二區間中，使得第二區間並沒有含有第一層間介電層的任何部分、第一金屬閘極結構的任何部分或第二金屬閘極結構的任何部分。在一實施方 式中，積體電路裝置進一步包括隔離特徵，此隔離特徵係設置於基板的上方，並相鄰於第一鰭片及第二鰭片，當中第二層間介電層延伸深入此隔離特徵的上部分。
前述內容概述若干實施例或實例之特徵，以使得熟習此項技術者可較佳理解本揭示之態樣。熟習此項技術者應理解，他們可容易地使用本揭示作為基礎，以設計或修改用於執行本文所介紹之實施方式相同目的及/或達成相同優點的其他製程及結構。熟習此項技術者應同時認識到，這些的等效構造並不偏離本揭示之精神及範疇，且其可在不偏離本揭示之精神及範疇之情況下，於本文中進行各種變化、替換及變更。

Claims (1)

  1. 一種積體電路裝置結構的切割方法，包含：接收一積體電路裝置結構，該積體電路裝置結構包含：一基板；一或多個鰭片，設置於該基板上方；複數個閘極結構，設置於該或該些鰭片上方，其中該些閘極結構橫跨該或該些鰭片，並包含一第一閘極結構及一第二閘極結構；一介電層，設置於該些閘極結構之間，並相鄰於該些閘極結構；以及一圖案化層，設置於該些閘極結構及該介電層上方；於該圖案化層中製作一開口，以暴露該第一閘極結構的一部分、該第二閘極結構的一部分、位於該第一閘極結構及該第二閘極結構之間並相鄰於該第一閘極結構及該第二閘極結構的該介電層的一部分；以及移除該第一閘極結構的該暴露部分、該第二閘極結構的該暴露部分以及該介電層的該暴露部分。
TW107128864A 2017-11-30 2018-08-17 積體電路裝置結構的切割方法 TW201926446A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762592826P 2017-11-30 2017-11-30
US62/592,826 2017-11-30
US15/938,812 US10460994B2 (en) 2017-11-30 2018-03-28 Residue-free metal gate cutting for fin-like field effect transistor
US15/938,812 2018-03-28

Publications (1)

Publication Number Publication Date
TW201926446A true TW201926446A (zh) 2019-07-01

Family

ID=66632707

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107128864A TW201926446A (zh) 2017-11-30 2018-08-17 積體電路裝置結構的切割方法

Country Status (3)

Country Link
US (5) US10460994B2 (zh)
CN (1) CN109860115A (zh)
TW (1) TW201926446A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI850731B (zh) * 2021-08-13 2024-08-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11031290B2 (en) 2017-11-30 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with cutting depth control and method for fabricating the same
US10460994B2 (en) 2017-11-30 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Residue-free metal gate cutting for fin-like field effect transistor
US10903366B1 (en) * 2019-09-17 2021-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. Forming fin-FET semiconductor structures
DE102020120099B4 (de) * 2020-01-29 2024-07-25 Taiwan Semiconductor Manufacturing Co. Ltd. Verfahren zur herstellung von isolationsstrukturen für halbleitervorrichtungen
US11521969B2 (en) 2020-01-29 2022-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structures for semiconductor devices
US11508847B2 (en) * 2020-03-09 2022-11-22 Intel Corporation Transistor arrangements with metal gate cuts and recessed power rails
CN113497139A (zh) * 2020-03-18 2021-10-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11495464B2 (en) * 2020-07-08 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US12094822B2 (en) 2020-11-17 2024-09-17 Intel Corporation Buried power rails with self-aligned vias to trench contacts
US12327791B2 (en) 2021-03-23 2025-06-10 Intel Corporation Integrated circuit structures with gate cuts above buried power rails
CN117374078A (zh) * 2022-07-01 2024-01-09 华为技术有限公司 芯片及其制作方法、电子设备
US20240250153A1 (en) * 2023-01-20 2024-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and methods of forming the same

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
US20060166416A1 (en) * 2005-01-27 2006-07-27 International Business Machines Corporation Addition of ballast hydrocarbon gas to doped polysilicon etch masked by resist
KR20090076046A (ko) * 2008-01-07 2009-07-13 삼성전자주식회사 액정 표시 장치와 그 제조 방법
US20130114924A1 (en) * 2010-04-29 2013-05-09 Agency For Science, Technology And Research Optical Arrangement and a Method of Forming the Same
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8575013B2 (en) * 2011-10-25 2013-11-05 GlobalFoundries, Inc. Replacement gate fabrication methods
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
KR102013842B1 (ko) * 2013-02-08 2019-08-26 삼성전자주식회사 반도체 소자의 제조 방법
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9627375B2 (en) * 2014-02-07 2017-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Indented gate end of non-planar transistor
US9373641B2 (en) * 2014-08-19 2016-06-21 International Business Machines Corporation Methods of forming field effect transistors using a gate cut process following final gate formation
US9443731B1 (en) * 2015-02-20 2016-09-13 Tokyo Electron Limited Material processing to achieve sub-10nm patterning
KR102312346B1 (ko) * 2015-02-23 2021-10-14 삼성전자주식회사 반도체 소자 형성 방법
US9466535B2 (en) * 2015-03-03 2016-10-11 United Microelectronics Corp. Method of forming target patterns
US9607985B1 (en) * 2015-09-25 2017-03-28 United Microelectronics Corp. Semiconductor device and method of fabricating the same
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9735156B1 (en) * 2016-01-26 2017-08-15 Samsung Electronics Co., Ltd. Semiconductor device and a fabricating method thereof
US10008601B2 (en) * 2016-10-17 2018-06-26 International Business Machines Corporation Self-aligned gate cut with polysilicon liner oxidation
US10312132B2 (en) * 2017-01-25 2019-06-04 International Business Machines Corporation Forming sacrificial endpoint layer for deep STI recess
US10083874B1 (en) * 2017-03-23 2018-09-25 Globalfoundries Inc. Gate cut method
US9911736B1 (en) * 2017-06-14 2018-03-06 Globalfoundries Inc. Method of forming field effect transistors with replacement metal gates and contacts and resulting structure
US10396206B2 (en) * 2017-07-07 2019-08-27 Globalfoundries Inc. Gate cut method
US10460994B2 (en) 2017-11-30 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Residue-free metal gate cutting for fin-like field effect transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI850731B (zh) * 2021-08-13 2024-08-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
US20230105271A1 (en) 2023-04-06
CN109860115A (zh) 2019-06-07
US11915980B2 (en) 2024-02-27
US10460994B2 (en) 2019-10-29
US20210193528A1 (en) 2021-06-24
US20240194534A1 (en) 2024-06-13
US11527443B2 (en) 2022-12-13
US20190164839A1 (en) 2019-05-30
US20200058557A1 (en) 2020-02-20
US10943828B2 (en) 2021-03-09
US12363994B2 (en) 2025-07-15

Similar Documents

Publication Publication Date Title
US11915980B2 (en) Residue-free metal gate cutting for fin-like field effect transistor
US11600695B2 (en) Dielectric fins with air gap and backside self-aligned contact
US10770559B2 (en) Gate structure and methods of forming metal gate isolation
US11631638B2 (en) Semiconductor structure having an anchor-shaped backside via
US11004747B2 (en) Fin critical dimension loading optimization
US11482594B2 (en) Semiconductor devices with backside power rail and method thereof
CN107230702B (zh) 半导体器件及其制造方法
US20230387266A1 (en) Structure for reducing source/drain contact resistance at wafer backside
US10872897B2 (en) Cutting metal gates in fin field effect transistors
CN110875189A (zh) 半导体装置的形成方法
US9859276B2 (en) FinFET semiconductor device having fins with stronger structural strength
TWI777556B (zh) 半導體裝置及其製造方法
CN110875252A (zh) 半导体器件和制造半导体器件的方法
US20240379744A1 (en) Dielectric fins with air gap and backside self-aligned contact