[go: up one dir, main page]

TWI559541B - 稀土氧化物隔離之半導體鰭 - Google Patents

稀土氧化物隔離之半導體鰭 Download PDF

Info

Publication number
TWI559541B
TWI559541B TW101145109A TW101145109A TWI559541B TW I559541 B TWI559541 B TW I559541B TW 101145109 A TW101145109 A TW 101145109A TW 101145109 A TW101145109 A TW 101145109A TW I559541 B TWI559541 B TW I559541B
Authority
TW
Taiwan
Prior art keywords
single crystal
semiconductor
rare earth
fin portion
earth oxide
Prior art date
Application number
TW101145109A
Other languages
English (en)
Other versions
TW201342599A (zh
Inventor
程慷果
喬瑟夫 艾文
裴成文
拉斐Ｍ 托迪
王耕
Original Assignee
萬國商業機器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國商業機器公司 filed Critical 萬國商業機器公司
Publication of TW201342599A publication Critical patent/TW201342599A/zh
Application granted granted Critical
Publication of TWI559541B publication Critical patent/TWI559541B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10P14/3238—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10P14/272—
    • H10P14/3256—
    • H10P14/3451—
    • H10P14/3458—
    • H10P14/69396—

Landscapes

  • Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Description

稀土氧化物隔離之半導體鰭
本揭露內容係關於半導體結構，特別係關於包含一鰭結構的半導體結構及其製造方法，所述鰭結構具有一稀土氧化物鰭部分和一半導體鰭部分所構成的堆疊。
形成於絕緣層上有半導體之基板(SOI)上面的鰭式場效電晶體(FinFETs)提供裝置之間的固有的電性隔離。然而，製造SOI基板的費用顯然高於製造塊材基板的費用。儘管FinFETs亦可行於塊材基板上，在塊材基板上鄰近FinFETs的電性隔離大體上很差，且提供相鄰裝置間的漏電流路徑，因而降低這些裝置的效能。
一介電模板層沉積於一基板上，透過施以一圖案化遮罩層的非等向性蝕刻以形成線溝槽於所述介電模板層的內部。該圖案化遮罩層可為一圖案化光阻層，或藉由其他影像轉移法所形成的圖案化硬遮罩層。透過選擇性稀土氧化物磊晶製程於各個線溝槽的較低部分填以磊晶稀土氧化物材料，透過選擇性半導體磊晶製程於各個線溝槽的較高部分填以磊晶半導體材料。使介電模板層凹陷以形成一介電材料層，其提供於各鰭結構之間的側向電性絕緣，各個鰭結構包含由一稀土氧化物鰭部分和一半導體鰭部分構成的堆疊。
根據本揭露之一態樣，提供一半導體結構，其包含一鰭結構位於一基板的一平面頂表面上，其中所述鰭結構包含一稀土氧化物鰭部分及與所述稀土氧化物鰭部分的一頂表面接觸的一半導體鰭部分。
根據本揭露另一態樣，提供一種形成一半導體結構的方法。 所述方法包含：形成一介電模板層於一基板上；將所述介電模板層圖案化使其內部形成至少一溝槽，其中於各個所述至少一溝槽內實體上露出所述基板的一頂表面；透過沉積一稀土氧化物材料，形成一稀土氧化物鰭部分於各個所述至少一溝槽的一較低的部分；及透過沉積一半導體材料，形成一半導體鰭部分於各個所述至少一溝槽的一較高的部分。
10‧‧‧基板
19‧‧‧溝槽
20‧‧‧介電模板層
20’‧‧‧介電材料層
22‧‧‧稀土氧化物鰭部分
27‧‧‧光阻層
29‧‧‧線溝槽
30‧‧‧半導體鰭部分
34‧‧‧源極區域
35‧‧‧基體區域
36‧‧‧汲極區域
42‧‧‧軸心結構
44‧‧‧間隙子結構
47‧‧‧光阻
48‧‧‧遮罩層
49‧‧‧線溝槽
50‧‧‧閘極介電層
52‧‧‧閘極電極
80‧‧‧MOL介電層
84‧‧‧源極端接觸窗結構
85‧‧‧閘極端接觸窗結構
86‧‧‧汲極端接觸窗結構
圖1A顯示根據本揭露第一實施例於形成一介電模板層與可棄式軸心結構之後的第一範例半導體結構的俯視示意圖。
圖1B顯示於圖1A中沿垂直面B-B’切割圖1A第一範例半導體結構的剖面示意圖。
圖2A顯示根據本揭露第一實施例於可棄式軸心結構周圍形成一間隙子結構之後的第一範例半導體結構的俯視示意圖。
圖2B顯示於圖2A中沿垂直面B-B’切割圖2A第一範例半導體結構的剖面示意圖。
圖3A顯示根據本揭露第一實施例於移除可棄式軸心結構之後的第一範例半導體結構的俯視示意圖。
圖3B顯示於圖3A中沿垂直面B-B’切割圖3A第一範例半導體結構的剖面示意圖。
圖4A顯示根據本揭露第一實施例於塗佈及圖案化一光阻之後的第一範例半導體結構的俯視示意圖。
圖4B顯示於圖4A中沿垂直面B-B’切割圖4A第一範例半導體結構的剖面示意圖。
圖5A顯示根據本揭露第一實施例於移除未被光阻覆蓋的間隙子結構部份並移除光阻之後的第一範例半導體結構的俯視示意圖。
圖5B顯示於圖5A中沿垂直面B-B’切割圖5A第一範例半導體結構的剖面示意圖。
圖6A顯示根據本揭露第一實施例於沉積並平坦化一遮罩層之後的第一範例半導體結構的俯視示意圖。
圖6B顯示於圖6A中沿垂直面B-B’切割圖6A第一範例半導體結構的剖面示意圖。
圖7A顯示根據本揭露第一實施例於額外地平坦化該遮罩層與該間隙子結構之後的第一範例半導體結構的俯視示意圖。
圖7B顯示於圖7A中沿垂直面B-B’切割圖7A第一範例半導體結構的剖面示意圖。
圖8A顯示根據本揭露第一實施例於相對該遮罩層選擇性移除該間隙子結構之後的第一範例半導體結構的俯視示意圖。
圖8B顯示於圖8A中沿垂直面B-B’切割圖8A第一範例半導體結構的剖面示意圖。
圖9A顯示根據本揭露第一實施例將該遮罩層中的圖紋轉移至該介電模板層中以形成線溝槽之後的第一範例半導體結構的俯視示意圖。
圖9B顯示於圖9A中沿垂直面B-B’切割圖9A第一範例半導體結構的剖面示意圖。
圖10A顯示根據本揭露第一實施例於選擇性移除該遮罩層之後的第一範例半導體結構的俯視示意圖。
圖10B顯示於圖10A中沿垂直面B-B’切割圖10A第一範例半導體結構的剖面示意圖。
圖11A顯示根據本揭露第一實施例於選擇性沉積稀土氧化物鰭部分之後的第一範例半導體結構的俯視示意圖。
圖11B顯示於圖11A中沿垂直面B-B’切割圖11A第一範例半導體結構的剖面示意圖。
圖12A顯示根據本揭露第一實施例於選擇性沉積半導體鰭部分之後的第一範例半導體結構的俯視示意圖。
圖12B顯示於圖12A中沿垂直面B-B’切割圖12A第一範例半導體結構的剖面示意圖。
圖13A顯示根據本揭露第一實施例選擇性使該介電模板層凹陷以形成介電材料層之後的第一範例半導體結構的俯視示意圖。
圖13B顯示於圖13A中沿垂直面B-B’切割圖13A第一範例半導體結構的剖面示意圖。
圖14A顯示根據本揭露第一實施例形成閘極介電層與閘極電極之後的第一範例半導體結構的俯視示意圖。
圖14B顯示於圖14A中沿垂直面B-B’切割圖14A第一範例半導體結構的剖面示意圖。
圖15A顯示根據本揭露第一實施例形成一中段製程(MOL)介電層且於其中埋入接觸窗結構之後的第一範例半導體結構的俯視示意圖。
圖15B顯示於圖15A中沿垂直面B-B’切割圖15A第一範例半導體結構的剖面示意圖。
圖15C顯示於圖15A中沿垂直面C-C’切割圖15A第一範例半導體結構的剖面示意圖。
圖16A顯示根據本揭露第二實施例於塗佈及微影圖案化一光阻之後的第二範例半導體結構的俯視示意圖。
圖16B顯示於圖16A中沿垂直面B-B’切割圖16A第二範例半導體結構的剖面示意圖。
如前揭所述，本揭露關於一鰭結構的半導體結構及其製造方法，所述鰭結構具有由一鰭結構稀土氧化物鰭部分和一半導體鰭部分構成的堆疊，現伴隨圖式詳細描述如下。於此所描述和例示於圖式中的相似或相應的構件係以相近的元件符號表示，於圖式中所示亦非必然以比例顯示。
請參閱圖1A和圖1B，根據本揭露第一實施例的第一範例半導體結構包括一基板10，其包含一單晶材料至少位於其頂表面。該單晶材料可為與結晶的稀土氧化物材料(即稀土元素的氧化物晶體)具有相同結晶結構的任一單晶材料。
於一實施例中，該單晶材料可為一單晶半導體材料，例如單晶矽、單晶矽鍺合金、單晶矽碳合金、單晶矽鍺碳合金、單晶III-V族化合 物半導體材料、單晶II-IV族化合物半導體材料、及上述之任一合金或任一組合。於一實施例中，該基板10可包含該單晶材料於上半部中以及一不同材料於下半部中。於另一實施例中，該基板10可包含該單晶材料遍及該基板10的整體。於一實施例中，該基板10可包含一單晶塊材半導體基板，遍及整體包含一單晶半導體材料。
所述基板10可具有足夠的厚度以提供後續形成於其上的膜層及/或結構力學上的支撐。該基板10的厚度可介於50微米(μm)至2釐米(mm)之間，然亦可採用較小或較大的厚度。
形成一介電模板層20於該基板10的頂表面上。該介電模板層20包含介電材料，例如氧化矽、氮化矽、氮氧化矽、介電金屬氧化物、或上述材料的任意組合。該介電模板層20的介電材料可為稀土氧化物材料之外的介電材料。該介電模板層20的平面底表面與該基板10的平面頂表面相接觸。
於一實施例中，該介電模板層20包含一摻雜的氧化矽材料或未摻雜的氧化矽材料。該介電模板層20可由以下方法形成，例如化學氣相沉積法(CVD)、原子層沉積法(ALD)、(若該基板10包含一半導體材料)藉由將下層的該基板10的半導體材料熱氧化及/或電漿氧化、(若該基板10包含一半導體材料)藉由將下層的該基板10的半導體材料熱氧化及/或電漿氮化、或上述方法的任意組合。
於一實施例中，該介電模板層20包含由化學氣相沉積法所沉積的氧化矽。該介電模板層20的厚度可介於50奈米(nm)至1000奈米(nm)之間，然亦可採用較小或較大的厚度。
將不同於該介電模板層20材料的一可棄式材料沉積且微影圖案化以形成可棄式軸心結構42。該可棄式材料可為，例如半導體材料、金屬材料、或不同於該介電模板層20介電材料的介電材料。例如，該可棄式材料可為多晶矽、非晶矽、矽鍺合金、矽碳合金、III-V族半導體材料、II-IV族半導體材料、TaN、TiN、WN、有機矽玻璃、或上述材料的任意組合。該可棄式材料可沉積成為一毯覆層，即其整體具有相同厚度的膜層。該沉積的可棄式材料的厚度可介於50奈米(nm)至1000奈米(nm)之間，然亦 可採用較小或較大的厚度。
將該沉積的可棄式材料層圖案化，例如透過塗佈一光阻層(未繪示)，將光阻層微影圖案化，及透過蝕刻法將光阻層的圖紋轉印至該沉積的可棄式材料層。所述蝕刻法可為非等向性蝕刻法，例如反應性離子性離子蝕刻。該沉積的可棄式材料的餘留部分構成該可棄式軸心結構42。該可棄式軸心結構42的形狀可為本領域已知的任一封閉形狀，包括但不限定於，圓形、橢圓形、超橢圓形(superellipses)、規則及不規則多邊形、及由直線邊及曲線邊所組合成的封閉形狀。
於一實施例中，該可棄式軸心結構42的形狀可包含至少一具有一對平行邊的梯形。於一實施例中，該可棄式軸心結構42的形狀可包含至少一具有兩對平行邊的平行四邊形。於一實施例中，該可棄式軸心結構42的形狀可包含至少一矩形。於一實施例中，該可棄式軸心結構42的形狀可包含複數個矩形。於一實施例中，該等複數個矩形可具有一關鍵維度(critical dimension)的寬度，該關鍵維度即為透過單一微影曝光及顯影的微影方法所能轉印出的最小維度。
請參閱圖2A和圖2B，於該可棄式軸心結構42的周圍形成間隙子結構44，其透過順應性沉積製程，例如化學氣相沉積法(CVD)沉積一順應性材料層，並透過非等向性蝕刻移除。在各個可棄式軸心結構42周圍的該順應性材料層的餘留垂直部分構成間隙子結構44。
該間隙子結構44包含不同於該介電模板層20和該可棄式軸心結構42的材料。於一實施例中，該間隙子結構44可包含不同於該介電模板層20材料的一介電材料。例如，該介電模板層20可包含氧化矽，且該間隙子結構44可包含氮化矽。於另一實施例中，該間隙子結構44可包含不同於該可棄式軸心結構42材料的一半導體材料。例如，該可棄式軸心結構42可包含鍺或矽鍺合金，且該間隙子結構44可包含矽。於其他範例中，該可棄式軸心結構42可包含金屬材料或有機矽玻璃，且該間隙子結構44可包含半導體材料。
各個間隙子結構44的底部在一對側壁表面之間具有一實質均勻的厚度，即在內側壁表面與外側壁表面之間。在量測與該可棄式軸心 結構42的垂直部分接觸的間隙子結構44的內側壁表面與間隙子結構44的外側壁表面之間所得到該間隙子結構44的寬度可為介於5奈米(nm)至400奈米(nm)之間，然亦可採用較小或較大的厚度。於一實施例中，該間隙子結構44的寬度可為次微影維度，即小於關鍵維度的尺寸，該關鍵維度即為透過單一微影曝光及顯影的微影方法所能轉印出的最小維度。
請參閱圖3A和圖3B，透過蝕刻步驟相對該間隙子結構44和該介電模板層20選擇性地移除該可棄式軸心結構42，該蝕刻步驟包含濕蝕刻及乾蝕刻。在側向由該間隙子結構44所環繞的各個空穴中實體上露出該介電模板層20的一頂表面。
請參閱圖4A和圖4B，選擇塗佈一光阻47於該間隙子結構44和該介電模板層20的上方，且將其微影圖案化以覆蓋該間隙子結構44的一些部分，而未覆蓋該間隙子結構44的其他部分。
於一實施例中，間隙子結構44可側向地圍住一矩形空穴，且具有一對實質上平行的縱長部分沿著縱長軸方向延伸(即於圖4A中沿著垂直方向延伸的該間隙子結構44部分)，及一對實質上平行的橫寬部分沿著橫寬軸方向延伸(即於圖4A中沿著水平方向延伸的該間隙子結構44部分)。可將該光阻47圖案化使得該對橫寬部分並未被光阻47覆蓋，而該對縱長部分的實質部分被光阻47覆蓋。
請參閱圖5A和圖5B，透過蝕刻法將該間隙子結構44實體上露出的部分移除，而並未將被光阻47覆蓋的該對縱長部分的實質部分移除。該蝕刻法可為等向性蝕刻法或非等向性蝕刻法。間隙子結構44的移除可為選擇性地相對該介電模板層20的介電材料，亦即蝕刻的化學性可選擇性地移除該間隙子結構44的材料，而不會移除該介電模板層20的材料。
請參閱圖6A和圖6B，沉積一遮罩層48以填入該介電模板層20上方未被間隙子結構44所佔據的空間。該遮罩層48和該間隙子結構44互補地填滿該介電模板層20上方的整體空間。於一實施例中。該互補的介電層48可填滿位於該間隙子結構44最上表面下方的整體空間。
該遮罩層48包含不同於該間隙子結構44材料的材料。該遮罩層48的材料可與該介電模板層20的材料相同或不同。後續將該遮罩層 48平坦化形成圖6A和圖6B中所例示的第一範例結構。
於一實施例中，該間隙子結構44可包含氮化矽，及該遮罩層48可包含氧化矽、金屬材料、及/或半導體材料。於另一實施例中，該間隙子結構44可包含半導體材料，及該遮罩層48可包含氮化矽、氧化矽、及/或金屬材料。大體而言。可選用該間隙子結構44和該遮罩層48的材料使得能夠相對於該遮罩層48的材料選擇性地移除該間隙子結構44的材料。
請參閱圖7A和圖7B，透過例如化學機械研磨，可將該間隙子結構44和該遮罩層48進一步平坦化。例如，可將該間隙子結構44和該遮罩層48平坦化直到該間隙子結構44的側壁表面為垂直的一高度。
請參閱圖8A和圖8B，相對於該遮罩層48選擇性地移除該間隙子結構44的餘留部分。在移除該間隙子結構44的餘留部分所形成的各個空穴中，形成具有一對實質上平行垂直側壁的一線溝槽49。各個線溝槽49在該遮罩層48的一對實質上平行垂直側壁表面之間具有一實質均勻的寬度。在各個線溝槽49的底部實體上露出該介電模板層20的頂表面。
請參閱圖9A和圖9B，透過例如是反應性離子蝕刻的非等向性蝕刻法，將該遮罩層48中的圖紋轉移至該介電模板層20中。該非等向性蝕刻法利用該遮罩層48為遮罩，即利用為蝕刻遮罩的掩膜，將該介電模板層20中的介電材料移除。在該介電模板層20的一對垂直側壁表面之間具有一實質均勻寬度的一線溝槽29形成在該遮罩層48內各個線溝槽(參閱圖8A和圖8B)的下方。該線溝槽29的側壁於垂直方向上與該遮罩層48內各個線溝槽的側壁一致。於一實施例中，該線溝槽29的寬度可為次微影維度。部分或所有的該遮罩層48可於形成該線溝槽29的非等向性蝕刻過程中受到移除。
請參閱圖10A和圖10B，將該遮罩層48的任何餘留部分選擇性地移除。
大體而言，至少一溝槽形成在該介電模板層20中。所述至少一溝槽可具有，或可不具有，該介電模板層20的一對垂直側壁，以及若該對垂直側壁存在，則在該對垂直側壁之間可具有，或可不具有，一均勻的間隙。在該介電模板層20內的各個該至少一溝槽中實體上露出該基板10 的頂表面。
請參閱圖11A和圖11B，透過沉積稀土氧化物材料將一稀土氧化物鰭部分22形成在各個該至少一溝槽，即該線溝槽29的下半部。於一實施例中，該稀土氧化物材料為一單晶稀土氧化物材料，其磊晶地對準於該基板10中的一單晶材料。
稀土氧化物材料為稀土元素的氧化物材料。稀土元素亦通稱為鑭系元素，並且包含La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、及Lu。稀土元素的離子半徑隨著原子序逐漸地下降，該等稀土元素的離子半徑相互間差異的總變化量為低於15%。由該等稀土元素形成各種單晶介電氧化物的價數為+3，即具有化學式為M2O3的介電氧化物，其中M可為任一稀土元素。
稀土氧化物晶體於晶格上與典型元素或合金的單晶半導體材料一致，其包含單晶矽、單晶矽-鍺合金、單晶矽-碳合金、及單晶矽-鍺-碳合金。就單晶M2O3而言，其中M為稀土元素，於單晶矽、單晶矽-鍺合金、單晶矽-碳合金、及單晶矽-鍺-碳合金之間存在至少一單晶半導體材料具有晶格常數為該單晶M2O3晶格常數的一半。
例如，兩倍矽的晶格常數為介於氧化釓(Gd2O3)的晶格常數和氧化釹(Nd2O3)的晶格常數之間。因此，可選擇由氧化釓和氧化釹複合成的單晶合金以匹配兩倍的矽的晶格常數。易言之，可選擇化合物Gd2-xNdxO3中的x值，以提供一單晶化合物，具有晶格常數為矽的晶格常數的兩倍。
於另一實施例中，兩倍鍺的晶格常數為介於氧化鐠(Pr2O3)的晶格常數和氧化鑭(La2O3)的晶格常數之間。因此，可選擇由氧化鐠和氧化鑭複合成的單晶合金以匹配兩倍的鍺的晶格常數。易言之，可選擇化合物Pr2-yLayO3中的y值，以提供一單晶化合物，具有晶格常數為鍺的晶格常數的兩倍。
於一非限制的例示實施例中，該稀土氧化物鰭部分22可包含一單晶稀土氧化物，其擇自Er2O3、Gd2O3、Nd2O3、Pr2O3、La2O3、及上述材料之任一單晶合金。
再者，稀土氧化物晶體於晶格上與各種單晶半導體材料一 致，其包含III-V族化合物半導體材料及II-IV族化合物半導體材料。因此，就單晶M2O3而言，其中M為稀土元素，存在至少一單晶半導體材料具有晶格常數為該單晶M2O3晶格常數的一半。
透過選用稀土氧化物材料，其為單一稀土元素的氧化物或者為至少兩種稀土元素合金的氧化物，使得該稀土氧化物鰭部分22可與下層的單晶材料在晶格上匹配，該單晶材料可為單晶半導體材料。
形成單晶稀土氧化物材料的方法以描述於例如授予Atanackovic的美國專利US 7,655,327和US 7,709,826中。例如，透過調整修飾Atanackovic的美國專利US 7,655,327和US 7,709,826中的沉積方法可達成選擇性沉積單晶稀土氧化物材料，提供例如HCl、NH3、CF4、CHF3、或其任意組合的蝕刻氣體與反應氣體同時或交替進入反應腔體，該反應氣體為沉積稀土氧化物材料的前驅物。於該選擇性沉積過程中，僅在該基板10的單晶半導體表面上沉積及成長該單晶稀土氧化物材料，而且並不會在該介電模板層20的表面上孕核及成長。
於一實施例中，該基板10包含一半導體材料，例如單晶矽、單晶矽-鍺合金、單晶矽-碳合金、或單晶矽-鍺-碳合金，且該稀土氧化物鰭部分22包含一單晶稀土氧化物材料，其擇自單晶Er2O3、單晶Gd2O3、單晶Nd2O3、單晶Pr2O3、單晶La2O3、及上述材料組合之任一單晶合金。
請參閱圖12A和圖12B，透過沉積一半導體材料，形成一半導體鰭部分30於各個至少一溝槽，亦即該線溝槽29(參閱圖11B)的較高的部分。
於一實施例中，該稀土氧化物鰭部分22可包含一單晶稀土氧化物材料，及該半導體鰭部分30可包含一單晶半導體材料，其磊晶地對準於該稀土氧化物鰭部分22的單晶稀土氧化物材料。
該半導體鰭部分30的頂表面的高度可與該介電模板層20的頂表面共平面、較高或較低。若該半導體鰭部分30的頂表面高出該介電模板層20的頂表面，則可施以一平坦化步驟，使得該半導體鰭部分30的頂表面與該介電模板層20的頂表面共平面。
從下而上含稀土氧化物鰭部分22與其上方的半導體鰭部分 30的各個堆疊可構成一鰭結構(22、30)。如同在此處所使用，鰭結構為具有一對縱長方向側壁的一結構，此鰭結構在此方向比該對縱長方向側壁之間的距離(即該鰭結構的寬度)還長。該半導體鰭部分30與該稀土氧化物鰭部分22的頂表面接觸。此鰭結構(22、30)位在該基板10的一平面頂表面上。
請參閱圖13A和圖13B，相對該鰭結構(22、30)，使該介電模板層20凹陷，亦即未蝕刻該鰭結構(22、30)。在凹陷步驟後，餘留的介電模板層部分構成一介電材料層20’。此介電材料層20’具有一平面頂表面，其相對於該半導體鰭部分30的頂表面凹陷，並具有一平面底表面該基板10的頂表面接觸。
於一實施例中，此介電材料層20’的頂表面可位在低於該稀土氧化物鰭部分22和半導體鰭部分30之間的一界面高度。
請參閱圖14A和圖14B，例如透過順應性沉積一介電材料，形成一閘極介電層50，此介電材料包含例如介電金屬氧化物、氧化矽、氮化矽、或上述材料的任意組合。該閘極介電層50與該半導體鰭部分30的側壁接觸。於一實施例中，該閘極介電層50可與該半導體鰭部分30的頂表面與側壁表面、該稀土氧化物鰭部分22側壁表面的上半部、及該介電材料層20’的頂表面的全部相互接觸。
例如透過沉積一導電材料層並將該導電材料層圖案化，形成一閘極電極52至少一鰭結構(22、30)的中間部分。該閘極電極52可舖在一或多個鰭結構(22、30)的上面。於一實施例中，透過該閘極介電層50，該閘極電極52可與該半導體鰭部分30的頂表面與側壁表面分隔開。
實施源極及汲極離子植入以將各個半導體鰭部分30的端點部分轉換成一源極區域34及一汲極區域36。半導體鰭部分30的未摻雜的其他部分為一基體區域35，其位於閘極電極52的下方。該源極區域34位於該半導體鰭部分30的一端，該汲極區域36位於該半導體鰭部分30的另一端。閘極間隙子(未繪示)可選擇在形成源極及汲極區域(34、36)的該離子植入製程之前、或之後形成。
請參閱圖15A、15B和圖15C，可沉積一中段製程(middle-of-line，簡稱MOL)介電層80於該閘極電極52與該閘極介電層50 的上方，並施以平坦化以提供一平坦頂表面。該MOL介電層80包含一或多種介電材料，例如氧化矽、氮化矽、介電金屬氧化物、及多孔性或非多孔性有機矽酸鹽玻璃(OSG)。
例如，透過形成接觸孔及填入導電材料於該接觸孔中，可形成各種接觸窗結構於該MOL介電層80內部。例如，透過化學機械平坦化法可將該MOL介電層80頂表面上的多餘導電材料移除。上述各種接觸窗結構可包含例如源極端接觸窗結構84、閘極端接觸窗結構85、及汲極端接觸窗結構86。
請參閱圖16A和圖16B，根據本揭露第二實施例的第二範例半導體結構可導源自圖1A和圖1B的第一範例半導體結構，透過塗佈一光阻層27及將該光阻層27微影圖案化使其內部包含多種溝槽19。於一實施例中，所述多種溝槽19之至少其中之一可為具有一對平行垂直側壁的線溝槽。
例如，透過等向性蝕刻法可將該光阻層27內的圖紋轉移至該介電模板層20，以形成溝槽於該介電模板層20中，前述溝槽可為線溝槽。在該介電模板層20中的各個溝槽的底部實體顯露出該基板10的頂表面，以致於形成如圖10A和圖10B所示的結構。根據第二實施例介電模板層20中的溝槽寬度為微影維度，以及等於或大於一關鍵維度，該關鍵維度即為透過單一微影曝光及顯影的微影方法所能轉印出的最小維度。
於該第二實施例中接續實施如圖12A、12B、13A、13B、14A、14B、15A、15B及15C所示的製程步驟以形成如圖15A和圖15B所例示之結構。
雖然本揭露已透過多個具體實施例而描述，本領域具通常知識者於審閱上述揭露內容後應明顯瞭解而可做出各種替選、修飾改變及其他變型。若無明確地反向說明或者清楚地說明彼此間不相容，本揭露的各種實施例可單獨實施何與其他任何實施例結合。有鑑於此，本揭露欲含括落入本揭露及後附申請專利範圍的範疇及精神內所有的各種替選、修飾改變及變型。
10‧‧‧基板
20’‧‧‧介電材料層
22‧‧‧稀土氧化物鰭部分
35‧‧‧基體區域
50‧‧‧閘極介電層
52‧‧‧閘極電極
80‧‧‧MOL介電層
85‧‧‧閘極端接觸窗結構

Claims (15)

  1. 一種半導體結構，包含：一鰭結構位於一基板的一平面頂表面上，其中所述鰭結構包含一稀土氧化物鰭部分及與所述稀土氧化物鰭部分的一頂表面接觸的一半導體鰭部分；一閘極結構，包含：一閘極介電層，與所述半導體鰭部分的側壁接觸；及一閘極電極，透過所述閘極介電層與所述半導體鰭部分的頂表面及側壁表面隔開。
  2. 一種半導體結構，包含：一鰭結構位於一基板的一平面頂表面上，其中所述鰭結構包含一稀土氧化物鰭部分及與所述稀土氧化物鰭部分的一頂表面接觸的一半導體鰭部分；及其中所述稀土氧化物鰭部分包含一單晶稀土氧化物材料，其磊晶地對準於所述基板中的一單晶材料。
  3. 如申請專利範圍第2項所述之半導體結構，其中所述半導體鰭部分包含一單晶半導體材料，其磊晶地對準於所述單晶稀土氧化物材料，且其中所述單晶半導體材料係擇自：單晶矽、單晶矽鍺合金、單晶矽碳合金、單晶矽鍺碳合金、單晶III-V族化合物半導體材料、單晶II-IV族化合物半導體材料、及上述之任一合金或任一組合。
  4. 如申請專利範圍第2項所述之半導體結構，其中所述基板中的單晶材料為一單晶半導體材料，且其中所述基板為一半導體基板塊材，遍及整體包含所述單晶半導體材料。
  5. 如申請專利範圍第1或2項所述之半導體結構，更包含一介電材料層具有與所述基板的平面頂表面接觸的一平面底表面，及具有一平面頂表面。
  6. 如申請專利範圍第5項所述之半導體結構，其中所述介電材料層包含一非稀土氧化物材料的介電材料，及所述介電材料層的頂表面係位在低於所述稀土氧化物鰭部分和所述半導體鰭部分之間的一界面。
  7. 如申請專利範圍第5項所述之半導體結構，其中所述半導體鰭部分包含：一基體區域，位於所述閘極電極下方；一源極區域，位於所述半導體鰭部分的一端；及一汲極區域，位於所述半導體鰭部分的另一端。
  8. 如申請專利範圍第1或2項所述之半導體結構，其中所述稀土氧化物鰭部分包含一單晶稀土氧化物材料，其擇自單晶Er2O3、單晶Gd2O3、單晶Nd2O3、單晶Pr2O3、單晶La2O3、及上述材料組合之任一單晶合金。
  9. 如申請專利範圍第1或2項所述之半導體結構，其中在一對側壁之間所述鰭結構具有一實質均勻的厚度。
  10. 一種形成一半導體結構的方法，包含：形成一介電模板層於一基板上；將所述介電模板層圖案化使其內部形成至少一溝槽，其中於各個所述至少一溝槽內實體上露出所述基板的一頂表面；透過沉積一稀土氧化物材料，形成一稀土氧化物鰭部分於各個所述至少一溝槽的一較低的部分；透過沉積一半導體材料，形成一半導體鰭部分於各個所述至少一溝槽的一較高的部分；及 選擇相對於所述至少一半導體鰭部分與至少一稀土氧化物鰭部分，使所述介電模板層凹陷，其中所述介電模板層的一餘留部份構成具有一頂表面的一介電材料層，其相對所述至少一半導體鰭部分的一表面凹陷。
  11. 如申請專利範圍第10項所述之方法，其中所述至少一溝槽的任一為一線溝槽，其位於所述圖案化介電模板層的一對垂直側壁之間，且於該對垂直側壁之間具有一均勻的空隙，及於各個所述至少一溝槽之內由一稀土氧化物鰭部分和一半導體鰭部分的一堆疊構成一鰭結構。
  12. 如申請專利範圍第10項所述之方法，其中所述沉積的稀土氧化物材料為一單晶稀土氧化物材料，其磊晶地對準於所述基板中的一單晶材料，及其中所述沉積的半導體材料為一單晶半導體材料，其磊晶地對準於所述單晶稀土氧化物材料。
  13. 如申請專利範圍第10項所述之方法，其中所述沉積的稀土氧化物材料為一單晶稀土氧化物材料，其磊晶地對準於所述基板中的一單晶材料，及其中所述基板中的單晶材料為一單晶半導體材料。
  14. 如申請專利範圍第10項所述之方法，更包含：形成一閘極介電層直接位於所述至少一半導體鰭部分的側壁上；及形成一閘極電極於所述閘極介電層上，其中透過所述閘極介電層使所述閘極電極與所述半導體鰭部分的頂表面及側壁表面隔開。
  15. 如申請專利範圍第10項所述之方法，其中所述介電材料層的頂表面係位在低於所述至少一稀土氧化物鰭部分和所述至少一半導體鰭部分之間的一界面。
TW101145109A 2011-12-16 2012-11-30 稀土氧化物隔離之半導體鰭 TWI559541B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/328,358 US8853781B2 (en) 2011-12-16 2011-12-16 Rare-earth oxide isolated semiconductor fin

Publications (2)

Publication Number Publication Date
TW201342599A TW201342599A (zh) 2013-10-16
TWI559541B true TWI559541B (zh) 2016-11-21

Family

ID=48609253

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101145109A TWI559541B (zh) 2011-12-16 2012-11-30 稀土氧化物隔離之半導體鰭

Country Status (8)

Country Link
US (2) US8853781B2 (zh)
JP (1) JP2015508567A (zh)
KR (1) KR20140104948A (zh)
CN (1) CN103999202B (zh)
DE (1) DE112012005252T5 (zh)
GB (1) GB2510525B (zh)
TW (1) TWI559541B (zh)
WO (1) WO2013089953A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8629038B2 (en) 2012-01-05 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with vertical fins and methods for forming the same
EP2717316B1 (en) * 2012-10-05 2019-08-14 IMEC vzw Method for producing strained germanium fin structures
CN103779210A (zh) * 2012-10-18 2014-05-07 中国科学院微电子研究所 FinFET鳍状结构的制造方法
US9229797B1 (en) * 2013-12-26 2016-01-05 Emc Corporation Deferred drive processing
US9236483B2 (en) 2014-02-12 2016-01-12 Qualcomm Incorporated FinFET with backgate, without punchthrough, and with reduced fin height variation
US9589827B2 (en) * 2014-06-16 2017-03-07 International Business Machines Corporation Shallow trench isolation regions made from crystalline oxides
US9502243B2 (en) 2014-12-22 2016-11-22 International Business Machines Corporation Multi-orientation SOI substrates for co-integration of different conductivity type semiconductor devices
US9368343B1 (en) 2015-01-07 2016-06-14 International Business Machines Corporation Reduced external resistance finFET device
US9583507B2 (en) 2015-03-23 2017-02-28 International Business Machines Corporation Adjacent strained <100> NFET fins and <110> PFET fins
CN110945413B (zh) * 2017-08-22 2024-06-21 洛克利光子有限公司 光学调制器以及制作光学调制器的方法
US10446683B2 (en) * 2017-09-12 2019-10-15 Globalfoundries Inc. Methods, apparatus and system for forming sigma shaped source/drain lattice
US10665666B2 (en) 2017-12-08 2020-05-26 International Business Machines Corporation Method of forming III-V on insulator structure on semiconductor substrate
US10263100B1 (en) 2018-03-19 2019-04-16 International Business Machines Corporation Buffer regions for blocking unwanted diffusion in nanosheet transistors
US10734523B2 (en) 2018-08-13 2020-08-04 International Business Machines Corporation Nanosheet substrate to source/drain isolation
US10930734B2 (en) 2018-10-30 2021-02-23 International Business Machines Corporation Nanosheet FET bottom isolation
US10818751B2 (en) 2019-03-01 2020-10-27 International Business Machines Corporation Nanosheet transistor barrier for electrically isolating the substrate from the source or drain regions
US11081546B2 (en) 2019-04-17 2021-08-03 International Business Machines Corporation Isolation structure for stacked vertical transistors
US11271091B2 (en) * 2019-06-18 2022-03-08 Samsung Electronics Co., Ltd. Fin structure for vertical field effect transistor having two-dimensional shape in plan view
CN112420831B (zh) * 2019-08-23 2024-05-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11735590B2 (en) * 2020-11-13 2023-08-22 International Business Machines Corporation Fin stack including tensile-strained and compressively strained fin portions

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090291535A1 (en) * 2005-07-22 2009-11-26 Atanackovic Petar B Stacked transistors and process
US20100301420A1 (en) * 2007-08-28 2010-12-02 Merckling Clement High-k heterostructure
US20110291188A1 (en) * 2010-05-25 2011-12-01 International Business Machines Corporation Strained finfet

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902546B2 (en) 2000-08-08 2011-03-08 Translucent, Inc. Rare earth-oxides, rare earth -nitrides, rare earth -phosphides and ternary alloys with silicon
US6734453B2 (en) 2000-08-08 2004-05-11 Translucent Photonics, Inc. Devices with optical gain in silicon
US6657252B2 (en) 2002-03-19 2003-12-02 International Business Machines Corporation FinFET CMOS with NVRAM capability
JP4105044B2 (ja) * 2003-06-13 2008-06-18 株式会社東芝 電界効果トランジスタ
US6835618B1 (en) 2003-08-05 2004-12-28 Advanced Micro Devices, Inc. Epitaxially grown fin for FinFET
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
US7432569B1 (en) * 2005-02-28 2008-10-07 Trnaslucent, Inc. FET gate structure and fabrication process
US7101763B1 (en) 2005-05-17 2006-09-05 International Business Machines Corporation Low capacitance junction-isolation for bulk FinFET technology
JP5126930B2 (ja) 2006-02-06 2013-01-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7675117B2 (en) * 2006-11-14 2010-03-09 Translucent, Inc. Multi-gate field effect transistor
US7452758B2 (en) 2007-03-14 2008-11-18 International Business Machines Corporation Process for making FinFET device with body contact and buried oxide junction isolation
US8408837B2 (en) * 2008-10-31 2013-04-02 Fisher Controls International, Llc Collets for use with valves
US8912602B2 (en) * 2009-04-14 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US8053299B2 (en) * 2009-04-17 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a FinFET element
US8530971B2 (en) 2009-11-12 2013-09-10 International Business Machines Corporation Borderless contacts for semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090291535A1 (en) * 2005-07-22 2009-11-26 Atanackovic Petar B Stacked transistors and process
US20100301420A1 (en) * 2007-08-28 2010-12-02 Merckling Clement High-k heterostructure
US20110291188A1 (en) * 2010-05-25 2011-12-01 International Business Machines Corporation Strained finfet

Also Published As

Publication number Publication date
JP2015508567A (ja) 2015-03-19
KR20140104948A (ko) 2014-08-29
GB2510525B (en) 2015-12-16
WO2013089953A1 (en) 2013-06-20
TW201342599A (zh) 2013-10-16
CN103999202B (zh) 2017-04-05
US9058987B2 (en) 2015-06-16
DE112012005252T5 (de) 2014-10-09
CN103999202A (zh) 2014-08-20
US20150037939A1 (en) 2015-02-05
GB2510525A (en) 2014-08-06
US8853781B2 (en) 2014-10-07
US20130154007A1 (en) 2013-06-20
GB201408644D0 (en) 2014-07-02

Similar Documents

Publication Publication Date Title
TWI559541B (zh) 稀土氧化物隔離之半導體鰭
TWI588879B (zh) 鰭式場效電晶體元件的製備方法與控制鰭狀結構高度的製程
TWI657566B (zh) 具有金屬閘極之分離閘非揮發性快閃記憶體單元及其製造方法
TWI443751B (zh) 具有埋入閘極之半導體裝置的製造方法
CN108122765B (zh) 半导体装置的形成方法
TW201926706A (zh) 半導體裝置結構及其製造方法
CN114220858A (zh) 半导体装置
US8928057B2 (en) Uniform finFET gate height
TW200947705A (en) Systems and devices including fin transistors and methods of using, making and operating the same
US20150162438A1 (en) Memory device employing an inverted u-shaped floating gate
KR100684888B1 (ko) 비휘발성 메모리 장치 및 그의 제조방법
CN113130489A (zh) 一种半导体器件的制造方法
TW201735364A (zh) 鰭式場效電晶體及其製造方法
TW202017057A (zh) 鰭狀場效電晶體裝置
TW200849486A (en) Memory structure and method of making the same
CN112582423B (zh) 制造半导体装置的方法
TWI360203B (en) Non-volatile memory and method of manufacturing th
CN103681604A (zh) 带有自对准接触孔的半导体器件及其制备方法
CN110890326B (zh) 用于在半导体鳍片阵列上产生栅极切割结构的方法
KR100970255B1 (ko) 반도체 메모리 소자의 제조 방법
CN119300455A (zh) 半导体器件及其形成方法
CN118367023A (zh) 一种半导体器件及其制造方法
CN116130418A (zh) 一种半导体器件的制造方法
CN114724953A (zh) 半导体器件的制作方法、半导体器件以及三维存储装置
JP2008140913A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees