[go: up one dir, main page]

TWI443751B - 具有埋入閘極之半導體裝置的製造方法 - Google Patents

具有埋入閘極之半導體裝置的製造方法 Download PDF

Info

Publication number
TWI443751B
TWI443751B TW096148128A TW96148128A TWI443751B TW I443751 B TWI443751 B TW I443751B TW 096148128 A TW096148128 A TW 096148128A TW 96148128 A TW96148128 A TW 96148128A TW I443751 B TWI443751 B TW I443751B
Authority
TW
Taiwan
Prior art keywords
mask
forming
patterns
mask pattern
trenches
Prior art date
Application number
TW096148128A
Other languages
English (en)
Other versions
TW200847295A (en
Inventor
姜恩英
徐俊
黃在晟
趙誠一
權容賢
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW200847295A publication Critical patent/TW200847295A/zh
Application granted granted Critical
Publication of TWI443751B publication Critical patent/TWI443751B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0142—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10W10/014—
    • H10W10/17—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Description

具有埋入閘極之半導體裝置的製造方法
本申請案主張於2006年12月14日在韓國智慧財產辦公室中提出申請之第10-2006-0127954號韓國專利申請案之權利，該申請案所揭示內容全部以引用方式併入本文中。
實例性實施例係關於一種製造一半導體裝置之方法，例如，關於一種製造一具有埋入閘極之半導體裝置之方法。
記憶體單元可隨著半導體裝置之整合密度增大而減小或最小化。因此，人們正不斷地努力來獲得減小或最小化之單元中之所期望或預定之單元容量並改善單元電晶體特性。因此，減小或最小化之記憶體單元可能進一步需要更小的單元電晶體。回應於此減小或最小化，已提出各種用於控制單元電晶體擴散層中之雜質密度之方法以體現不存在任何單元電晶體特性方面之問題的單元電晶體。然而，當單元電晶體之溝道長度減小時，在製造半導體裝置時所實施之各種熱處理使控制一電晶體之一擴散層之深度以減小有效溝道長度以及臨限值電壓變得更加困難且可導致短溝道效應，且由此造成該單元電晶體之運作方面的問題。
作為一種解決上述問題之方法，已提出一種埋入閘極式電晶體，其中一溝槽形成於一基板之一表面中，且該埋入閘極式電晶體之一閘極形成於該溝槽內。在該埋入閘極式電晶體中，該閘極係形成於該溝槽內以延長一源極與一汲極之間的距離。因此，可增大有效溝道長度，且因此可減 輕短溝道效應。
通常，為了製作該埋入閘極式電晶體，可在一半導體基板中形成一界定一主動區域之隔離區域。然後，可在該半導體基板之該主動區域及該隔離區域中形成溝槽以在該等溝槽中形成閘電極。然而，當減小該閘電極之寬度以體現一更高度整合之記憶體單元時，欲形成於該半導體裝置中之溝槽之寬度減小。若形成如上具有窄寬度之溝槽，則形成於該隔離區域中之溝槽之內部寬度可略大於形成於該主動區域中之溝槽之內部寬度，即使具有相同尺寸之溝槽分別形成於該主動區域及該隔離區域中，如下文將更詳細闡述。因此，在將一閘極材料埋入至該溝槽中前，可使用一習用蝕刻劑來移除該溝槽內之一天然氧化膜。在此種情況下，分別構成該等主動區域及該等隔離區域之材料相對於用於移除該天然氧化膜之蝕刻劑具有不同之蝕刻速率。通常，由一氧化膜構成之隔離區域可由移除該天然氧化膜之習用蝕刻劑稍微消耗。結果，形成於該隔離區域中之溝槽之內部寬度大於形成於該主動區域中之溝槽之寬度。舉例而言，當將一多晶矽遮罩用作一蝕刻遮罩以形成該溝槽時，該多晶矽遮罩之一側壁可在該溝槽內形成一閘極氧化膜時氧化多達一預期或預定厚度。因此，該溝槽之一入口寬度可能小於該隔離區域中之溝槽之內部寬度，以至於空隙可能在實施沈積以將該閘極材料埋入於該溝槽內時形成於該隔離區域中之溝槽內。
若一旦該等空隙形成於如上溝槽內該閘極氧化膜便沿該 等空隙之表面生長，則埋入於該溝槽內之閘極材料不可能根據需要凹陷，此乃因當回蝕埋入於該溝槽內之閘極材料以形成該埋入閘極時形成於該等空隙之表面上之氧化膜可充當一蝕刻遮罩。
為了克服上述問題，可在回蝕埋入於該溝槽中之閘極材料後實施清潔。然而，若一清潔溶液滲入該等空隙中，則可出現一各向同性蝕刻問題從而不利地使一對埋入於該溝槽中之閘極材料之移除量增大為大於一預定量。為了形成一具有每一單元之更均勻之電特性的埋入閘極，同等地控制埋入至該溝槽中之閘極材料之凹陷量可能很重要。該溝槽內之閘極材料之過度凹陷可導致該閘極之一斷線及一增大的阻抗。此外，一小於一預期量之凹陷可造成一埋入閘極與一鄰近於該埋入閘極之直接接觸(DC)之間的一短路。因此，上述因數可對一所得到之電晶體之可靠性產生負面影響。
實例性實施例提供一種製造一半導體裝置之方法，以藉由將一閘極材料更均勻地埋入至一溝槽中以減少或避免在形成一達到一精細尺寸之埋入閘極時出現於該溝槽中之諸如空隙之瑕疵來製作一可靠之電晶體，且因此體現一更高度整合之半導體裝置。
根據實例性實施例，提供一種製造一半導體裝置之方法，其可包括：形成一堆疊式結構，其係由將具有相等寬度以分別曝露一半導體基板之主動區域及隔離區域之第一 遮罩圖案及第二遮罩圖案依序堆疊而成；藉由減小該等第一遮罩圖案(例如，僅該等第一遮罩圖案而非該等第二遮罩圖案)之寬度來形成減小之第一遮罩圖案；藉由使用該等第二遮罩圖案作為一蝕刻遮罩來蝕刻該半導體基板之該等曝露部分在該等主動區域及該等隔離區域中形成溝槽；在該等主動區域中之該等溝槽之內壁上形成閘極絕緣膜；及/或將一導電材料埋入至該等主動區域及該等隔離區域中之該等溝槽中以形成閘極。
在形成該等溝槽後及在形成該等閘極絕緣膜前，可進一步包括移除沿該等主動區域及該等隔離區域中之該等溝槽之該等內壁形成之天然氧化膜。
形成該等減小之第一遮罩圖案可包括使用各向同性化學幹蝕刻(CDE)來蝕刻該等第一遮罩圖案之該側壁之一預定或預期寬度。另外，形成該等減小之第一遮罩圖案可包括使用濕蝕刻來蝕刻該等第一遮罩圖案之該等側壁之一預定或預期寬度。
此外，形成該等減小之第一遮罩圖案可包括氧化該等第一遮罩圖案之該等側壁之一預定或預期寬度以沿該等第一遮罩圖案之該等側壁形成側壁氧化膜。於實例性實施例中，在形成該等側壁氧化膜後及在形成該等溝槽前，可進一步包括移除該等側壁氧化膜。另一選擇為，在形成該等溝槽後及在形成該閘極絕緣膜前，可進一步包括移除該等側壁氧化膜。
形成該等閘極可包括：將該導電材料完全埋入至該等溝 槽中，並將埋入於該等溝槽內之該導電材料自該等溝槽之入口部分地移除以形成自該溝槽之底部部分地填充該等溝槽之埋入閘極。
根據實例性實施例，形成該等第一遮罩圖案及該等第二遮罩圖案之該堆疊式結構可包括：在該半導體基板之該等主動區域及該等隔離區域上形成一第一遮罩層；在該第一遮罩層上形成一第二遮罩層；及/或使用微影來圖案化該第一遮罩層及該第二遮罩層以形成該等第一遮罩圖案及該等第二遮罩圖案之該堆疊式結構。
根據實例性實施例，形成該等第一遮罩圖案及該等第二遮罩圖案之該堆疊式結構可包括：在該半導體基板之該等主動區域及該等隔離區域上形成一第一遮罩層；在該第一遮罩層上形成一第二遮罩層；使用微影來圖案化該第二遮罩層以形成由複數個以一預定間距重複之第一圖案形成之該等第二遮罩圖案之第一部分；形成一覆蓋該等第一圖案及該第一遮罩層之犧牲膜；在該犧牲膜上形成由複數個分別填充位於該等第一圖案以外之鄰近圖案之間的空間之第二圖案形成之該等第二遮罩圖案之第二部分；及/或蝕刻該犧牲膜及下伏之曝露於該等第一圖案與該等第二圖案之間的該第一遮罩層。
該等第一圖案及該複數個第二圖案可由同一材料構成。該第一遮罩層及該犧牲膜可由同一材料構成。
根據實例性實施例，該半導體基板可包括一具有主動區域及隔離區域之單元陣列區域、及一位於該單元陣列區域 周圍之周邊電路區域，且形成該等第一遮罩圖案及該第二遮罩圖案之該堆疊式結構可包括：在該單元陣列區域及該周邊電路區域中形成一第一膜，該第一膜構成該第一遮罩層以在該單元陣列區域中形成該等第一遮罩圖案並構成該周邊電路區域中之閘極之一導電層；在該單元陣列區域中之該第一膜上形成該等第二遮罩圖案；在該單元陣列區域中藉由使用該等第二遮罩圖案作為一蝕刻遮罩來圖案化該第一膜以形成該等第一遮罩圖案；並在該周邊電路區域中形成一包括該第一膜之周邊電路閘極。
根據實例性實施例，當在一單元陣列區域中形成埋入閘極時，可形成一堆疊式結構，其係由將具有相等寬度以分別曝露一半導體基板之主動區域及隔離區域之第一遮罩圖案及第二遮罩圖案依序堆疊而成。然後，可唯獨減小該等第一遮罩圖案之寬度以形成減小之第一遮罩圖案。因此，可在該溝槽之一入口周圍提供一具有一大於該溝槽之一內部寬度之寬度的空間，以便在將該閘極材料埋入至該溝槽中時該溝槽之一內部可更一致地由一閘極材料填充以減少或避免出現於該溝槽中之諸如空隙之瑕疵且由此製作一更可靠之電晶體。
根據實例性實施例，提供一種製造一半導體裝置之方法，其包括：在一基板上形成具有第一複數個寬度以曝露一半導體基板之主動區域及隔離區域的遮罩圖案；藉由使用該等第二遮罩圖案作為一蝕刻遮罩來蝕刻該半導體基板之曝露部分在具有第二複數個寬度之該等主動區域及該等 隔離區域中形成溝槽，其中該對應之第一複數個寬度中之每一者皆寬於該對應之第二複數個寬度中之每一者；在該等主動區域中之該等溝槽之內壁上形成閘極絕緣膜；並將一導電材料埋入至該等主動區域及該等隔離區域中之該等溝槽中以形成閘極。
實例性實施例包括加寬一位於一溝槽上方之開孔或開口，以方便無空隙地填充該溝槽。於實例性實施例中，加寬位於一溝槽上方之該開孔或開口可藉由下述方式來實現：附加蝕刻一遮罩圖案以減小其寬度、形成並隨後移除一側壁膜132、或任一其他習知技術。
雖然實例性實施例係由一第一遮罩層、一第二遮罩層及/或一第三遮罩層構成，但此等遮罩層中任何一者或全部可由一個或多個層構成。
現在，將參照顯示實例性實施例之附圖更全面地闡述實例性實施例。然而，實例性實施例可實施為諸多種不同形式而不應視為僅限於本文中所述之實例性實施例；更確切地說，提供實例性實施例旨在使本揭示內容將透徹和完整，且將向熟習此項技術者全面表達本發明之概念。在圖式中，為清楚起見，放大了層及區域之厚度。圖式中相同之參考編號表示相同之元件，因此將不再重複其說明。
結合附圖閱讀詳細說明將更清楚地瞭解本發明實例性實施例。
現將參照顯示本發明之若干實例性實施例之附圖更全面 地闡述本發明之各種實例性實施例。在圖式中，為清楚起見，放大了層及區域之厚度。
本文揭示本發明之詳細例示性實施例。然而，本文所揭示之具體結構性及功能性細節僅具代表性，係為達成說明本發明實例性實施例之目的。然而，本發明可實施為許多種替代形式，且不應解讀為僅限於本文所述之實施例。
因此，雖然本發明實例性實施例能夠具有各種修改及替代形式，但本發明之實施例係以實例形式顯示於圖式中並將於本文中予以詳細說明。然而，應瞭解，並非旨在將本發明實例性實施例限定於所揭示之具體形式，而相反地，本發明實例性實施例應涵蓋所有歸屬於本發明範疇內之修改、等效者及替代者。在圖式說明中，相同之編號自始至終指代相同之元件。
將瞭解，儘管本文中使用之第一、第二等措詞可用來闡述各種元件，但此等元件不應受限於此等措詞。此等措詞僅用來使各元件相互區分。舉例而言，可將一第一元件稱作一第二元件，同樣地，亦可將一第二元件稱作一第一元件，此並不背離本發明實例性實施例之範疇。本文所使用措詞"及/或"包括相關之所列項中一個或多個項之任一及全部組合。
將瞭解，當述及一元件係"連接"或"耦合"至另一元件時，此元件可係直接連接或耦合至其它元件或可存在中介元件。相反地，當述及一元件"直接連接"或"直接耦合"至另一元件時，則不存在介入元件。其他用來闡述元件之間 的關係的措詞應以一相同方式來加以解釋(例如"在…之間"與"直接在…之間"，"鄰近"與"直接鄰近"，等等)。
本文中所使用之術語僅係出於闡述特定實施例之目的而並非意欲限定本發明實例性實施例。本文中所使用之單數形式"一(a)"、"一(an)"及"該(the)"亦意欲包括複數形式，除非上下文中另外明確指明。應進一步瞭解，當本說明書中使用措詞"包括(comprise)"、"包括(comprising)"、"包含"include"及/或"including"時，其係載明存在所述特徵、整數、步驟、作業、元件及/或組件但並不排除存在或添加一個或多個其它特徵、整數、步驟、作業、元件、組件及/或其群組。
亦應注意，在某些替代實施方案中，所示之功能/動作可不按該等圖式中所示之順序進行。舉例而言，兩個連續顯示之圖式實際上可大致同時執行，或者有時可以相反順序執行，此視所涉及之功能性/動作而定。
此外，字詞"化合物(compound)"、"化合物(compounds)"或"化合物(compound(s))"之使用係指代一單個化合物或指代複數個化合物。此等字詞用來表示一個或多個化合物但亦可僅指示一單個化合物。
現在，為了更具體地闡述本發明實例性實施例，將參照附圖詳細闡述本發明各實施例。然而，本發明不僅限於該等實例性實施例，而是可實施為各種形式。於各圖式中，若一層形成於另一層或一基板上，則意謂該層直接形成於另一層或一基板上，或者一第三層介入於其之間。於下文 說明中，相同之參考編號表示相同之元件。
儘管出於舉例說明之目的已揭示本發明之該等實例性實施例，然而，熟知此項技術者將瞭解，可實施各種修改、增加及替代，此並不背離隨附申請專利範圍中所揭示的本發明之範疇及精神。
圖1係一圖示說明一由複數個提供閘極之字線120構成之平面佈置的佈局，該平面佈置可藉由一根據實例性實施例製造一半導體裝置之方法來加以體現。
參見圖1，該兩個字線120藉由下述方式沿一預定或預期方向延伸：跨越於複數個可呈具有圓形端部之矩形狀態且可形成於一單元陣列區域中之主動區域102及界定一半導體基板100之主動區域102之隔離區域104上。字線120可分別埋入至半導體基板100之該單元區域中。
提供圖1之佈局中所示之主動區域102及字線120之特定形狀及構造僅為了例示之目的，但是，亦可形成其他不同之形狀及佈置，此仍歸屬於實例性實施例之範疇內。
一種體現一由圖1之佈局中所示之字線120所提供之埋入閘極之方法將以一實例形式提供用來闡述根據實例性實施例製造一半導體裝置之方法。
圖2A至2K係圖示說明根據實例性實施例製造該半導體裝置之方法的剖面圖。
圖2A至2K圖示說明半導體基板100之一單元陣列區域CELL及一周邊電路區域PERI。在圖2A至2K中，單元陣列區域CELL對應於一沿圖1中一線II-II'截取之區段。
參見圖2A，隔離區域104(其界定主動區域102且可呈一預定或預期形狀)形成於半導體基板100之單元陣列區域CELL及周邊電路區域PERI中。於圖2A中，僅一主動區域102部分顯示於周邊電路區域PERI中。
參見圖2B，一絕緣膜106可形成於單元陣列區域CELL及周邊電路區域PERI上，且一第一遮罩層130及一第二遮罩層140可依序形成於絕緣膜106上。第一遮罩層130可由多晶矽構成，且第二遮罩層140可由氮化矽構成。絕緣膜106可經提供以形成一將形成於周邊電路區域PERI上之電晶體之一閘極絕緣膜。第一遮罩層130可用作一蝕刻遮罩以在單元陣列區域CELL中形成一其中將形成一埋入閘極之溝槽。此外，在周邊電路區域PERI中，第一遮罩層130可作用一電極材料，其部分地構成將形成於周邊電路區域PERI上之電極之一閘極。
參見圖2C，藉由(例如)微影單獨在單元陣列區域CELL中有選擇地圖案化絕緣膜106、第一遮罩層130及第二遮罩層140，且由此在單元陣列區域CELL中形成第一遮罩圖案130a及第二遮罩圖案140a。對於此處理而言，當唯獨在單元陣列區域CELL中有選擇地蝕刻第二遮罩層140、第一遮罩層130及絕緣膜106時，可用一例如一光阻劑遮罩之預定或預期遮罩層(未顯示)來覆蓋周邊電路區域PERI中之第二遮罩層140。因此，在單元陣列區域CELL中，主動區域102中之每一者皆可經由第一遮罩圖案130a及第二遮罩圖案140a在半導體基板100中部分地曝露達一第一寬度W1 。 此外，絕緣區域104中之每一者皆可經由第一遮罩圖案130a及第二遮罩圖案140a部分地曝露達一第二寬度W2 。
可採用使用一光阻劑圖案(未顯示)之微影來在單元陣列區域CELL中形成第一遮罩圖案130a及第二遮罩圖案140a。另外，若第一遮罩圖案130a及第二遮罩圖案140a形成具有超過微影分辨率限制之更精細間距及更精細尺寸，則可使用雙重圖案化由第一遮罩層130及第二遮罩層140形成第一遮罩圖案130a及第二遮罩圖案140a，如下文將詳細闡述。
參見圖2C，形成於單元陣列區域CELL中之第一遮罩圖案130a及第二遮罩圖案140a可不對稱地形成以使兩個鄰近圖案具有不同之尺寸D1 及D2 。此乃因圖1所示之佈局中所示之主動區域102與字線120之相互佈置關係。
參見圖2D，單元陣列區域CELL中之第一遮罩圖案130a之側壁可移除多達一預定或預期寬度，且由此形成其寬度小於第二遮罩圖案140a之寬度之減小的第一遮罩圖案130b。因此，相對薄的絕緣膜106之寬度可與減小之第一遮罩圖案130b同樣地減小。然而，實例性實施例不僅限於此，但是，在某些情況下，絕緣膜106之寬度可不減小或者可減小為小於減小之第一遮罩圖案130b之寬度。
在獲得減小之第一遮罩圖案130b後，具有一預定或預期寬度WS 之空間S可形成於第二遮罩圖案140a下面之減小之第一遮罩圖案130b之側壁周圍。此外，在單元陣列區域CELL中，主動區域102中之每一者皆可經由減小之第一遮 罩圖案130b及第二遮罩圖案140a部分地曝露達一第三寬度W3 ，其中第三寬度W3 可大於半導體基板100中之第一寬度W1 ，且隔離區域104中之每一者皆可部分地曝露達一大於第二寬度W2 之第四寬度W4 。
為了形成減小之第一遮罩圖案130b，可使用包括各向同性化學幹蝕刻(CDE)之各向同性幹蝕刻或各向同性濕蝕刻自第一遮罩圖案130a之側壁移除一預定或預期厚度。若第一遮罩圖案130a係由多晶矽構成，則可實施使用一包括(例如)CF4 之蝕刻劑之各向同性CDE來移除第一遮罩圖案130a之側壁。舉例而言，可使用使用一含有CF4 及O2 之混合氣體或一含有CF4 、O2 、N2 及HF之混合氣體之各向同性CDE。另一選擇為，若第一遮罩圖案130a係由多晶矽構成，則可作用以一NH4 OH：H2 O2 ：H2 O=4：1：95之容積比混合而成的蝕刻劑來使用各向同性濕蝕刻自第一遮罩圖案130a之側壁移除一預定或預期厚度。
另外，為了形成減小之第一遮罩圖案130b，可在一氧環境下經由第一遮罩圖案130a之曝露表面來熱氧化第一遮罩圖案130a之預定或預期厚度以沿第一遮罩圖案130a之側壁形成一具有一預定厚度之氧化膜，並隨後可藉由濕蝕刻(其通常用於移除習用氧化膜)來移除沿該等側壁所形成之氧化膜。當第一遮罩圖案130a係由多晶矽構成時，則可使用一包括氟化物(F)之蝕刻劑來移除沿第一遮罩圖案130a之側壁所形成之氧化膜。舉例而言，該蝕刻劑可係稀釋HF(DHF)、NH4 F或該等化學品之一組合。舉例而言，該蝕刻 劑可係藉由將純水與HF以一50：1之容積比混合所得到之DHF。另一選擇為，可使用一包括氟化物之蝕刻劑來實施幹蝕刻以移除沿第一遮罩圖案130a之側壁所形成之氧化膜。舉例而言，可將CxFy(其中x及y係介於1~10之間的整數)用作該蝕刻劑。另外，可將一藉由混合CxFy與O2 、或混合CxFy、O2 與Ar所得到之混合氣體用作該蝕刻劑。該CxFy氣體可係(例如)C3 F6 、C4 F6 、C4 F8 或C5 F8 。
參見圖2E，可使用第二遮罩圖案140a作為單元陣列區域CELL中之一蝕刻遮罩來蝕刻半導體基板100中所曝露之主動區域102及所曝露之隔離區域104，並由此形成溝槽150a及150b以形成埋入閘極。
隨後，可使用一SC1清潔溶液(NH4 OH、H2 O2 與H2 O之一混合物)、一SC1清潔溶液與一HF溶液之一混合物或O3 藉由去膜自溝槽150a及150b之內壁移除天然氧化膜。於實例性實施例中，由於隔離區域104主要由一氧化膜構成，因此形成於隔離區域104中之溝槽150b之內壁之一預定或預期厚度可在自溝槽150a及150b之內壁移除該天然氧化膜時被消耗。因此，溝槽150b中每一者之寬度皆可略微增大以具有一由圖2E中虛線150c所表示之寬度Wt 。然而，當移除第一遮罩圖案130a之側壁之預定或預期寬度以形成減小之第一遮罩圖案130b時，減小之第一遮罩圖案130b可如此形成以至於由減小之第一遮罩圖案130b界定於溝槽150b中每一者之入口上方之空間S之寬度(例如圖2D中所表示之第四寬度W4 )可大於由虛線150c所表示之溝槽150b中每一者之 一寬度Wt 。藉由形成如上減小之第一遮罩圖案130b，形成於隔離區域104中之溝槽150b中每一者之入口寬度無法小於溝槽150b中每一者之內部寬度，甚至在自溝槽150a及150b之內壁移除該天然氧化膜後。
參見圖2F，可氧化形成於半導體基板100之主動區域中之溝槽150a之內壁以形成閘極絕緣膜160。
參見圖2G，一導電材料可沈積於一包括單元陣列區域CELL及周邊電路區域PERI之半導體基板100之整個表面上，以便完全埋入至由閘極絕緣膜160覆蓋之溝槽150a及150b中，並由此形成一單元閘極導電層170。單元閘極導電層170可由一金屬或金屬氮化物構成。因此，單元閘極導電層170可由(例如)TiN構成。
如上文參照圖2E所述，由於在溝槽150a及150b中每一者之入口中獲得一大於溝槽150a及150b中每一者之內部寬度達由減小之第一遮罩圖案130b所界定之空間的寬度，因此沈積於溝槽150a及150b內以形成單元閘極導電層170之導電材料可令人滿意地埋入至溝槽150a及150b中而不造成包括空隙之瑕疵。
參見圖2H，可移除自單元陣列區域CELL及周邊電路區域PERI之上表面曝露之單元閘極導電層170。然後，可完全移除藉由移除單元閘極導電層170所曝露之單元陣列區域CELL之第二遮罩圖案140a及周邊電路區域PERI之第二遮罩層140，並由此分別曝露單元陣列區域CELL中之減小之第一遮罩圖案130b之上表面及周邊電路區域PERI中之第 一遮罩層130之上表面。
參見圖2I，可依序在單元陣列區域CELL及周邊電路區域PERI之減小之第一遮罩圖案130b及第一遮罩層130上形成一周邊電路閘極導電層182及一蓋頂層184。周邊電路閘極導電層182可由金屬矽化物構成。蓋頂層184可係一絕緣膜。舉例而言，周邊電路閘極導電層182可由矽化鎢構成，且蓋頂層184可由氮化矽構成。
然後，可在蓋頂層184上形成一光阻劑圖案186，其僅覆蓋其中將形成一閘極之周邊電路區域PERI之一區域。
參見圖2J，使用光阻劑圖案186作為一蝕刻遮罩，可在單元陣列區域CELL及周邊電路區域PERI中回蝕蓋頂層184及周邊電路閘極導電層182之曝露部分。然後，可將藉由移除周邊電路閘極導電層182所曝露出之單元閘極導電層170向下回蝕至一預定或預期深度，並藉此形成剩下的單元閘極170a及170b，該等剩下的單元閘極可自其底表面部分地填滿溝槽150a及150b。於實例性實施例中，由於在溝槽150a及150b內埋入具有經改善之填充特性且不具有諸如空隙之瑕疵的單元閘極導電層170，因此在回蝕單元閘極導電層170以在溝槽150a及150b內形成具有一預期形狀之單元閘極170a及170b時，可更均勻地控制單元閘極導電層170之凹陷量。溝槽150a及150b內之單元閘極170a及170b可分別構成圖1之字線120。
參見圖2K，使用形成於周邊電路區域PERI中之光阻劑圖案186及蓋頂層184作為一蝕刻遮罩，可回蝕留在單元陣 列區域CELL中之半導體基板100上之減小之第一遮罩圖案130b及曝露於周邊電路區域PERI中之第一遮罩層130，以曝露單元陣列區域CELL及周邊電路區域PERI中之半導體基板100之上表面。隨後，可移除剩下的光阻劑圖案186。因此，可在周邊電路區域PERI中之半導體基板100上得到一由一藉由蝕刻第一遮罩層130所獲得之結構所形成之遮罩圖案130c。遮罩圖案130c可一起構成一周邊電路閘極180與周邊電路閘極導電層182。
圖3A至圖3C係圖示說明一根據實例性實施例製造一半導體裝置之方法的剖面圖。
根據圖3A-3C之實例性實施例製造半導體裝置之方法的說明係類似於先前圖2A至圖2K中所示之實例性實施例之說明。在圖3A至圖3C中，圖2A至圖2K中所示之實例性實施例中相同之參考編號表示相同之元件。圖3A至圖3C包括半導體基板100之單元陣列區域CELL及周邊電路區域PERI。圖3A至圖3C中所示之單元陣列區域CELL對應於一沿圖1中一線II-II'截取之區段。
參見圖3A，根據參照圖2A至圖2C所述之實例性實施例，在半導體基板100上形成第一遮罩圖案130a及第二遮罩圖案140a。然後，自該等側壁之表面氧化第一遮罩圖案130a之曝露側壁之一預定或預期寬度以沿第一遮罩圖案130a之側壁形成達一預定或預期厚度之側壁氧化膜132。為了形成側壁氧化膜132，可在一氧環境下熱氧化第一遮罩圖案130a之曝露表面之一預定或預期厚度。在實例性實 施例中，可控制氧化以使一向外生長而成的氧化膜之生長厚度與一藉由向內氧化而形成之氧化厚度之比在相對於第一遮罩圖案130a之曝露側壁居中時為約45：55。
參見圖3B，使用第二遮罩圖案140a作為單元陣列區域CELL中之一蝕刻遮罩，可蝕刻半導體基板100之曝露主動區域102及曝露隔離區域104，由此分別在主動區域102及隔離區域104中形成溝槽150a及150b，以形成埋入閘極。
參見圖3C，可移除在形成溝槽150a及150b後剩下的側壁氧化膜132。
為了移除側壁氧化膜132，可使用用於移除習用氧化膜之濕蝕刻。當第一遮罩圖案130a係由多晶矽構成時，可使用一包括氟化物(F)之蝕刻劑來移除側壁氧化膜132。舉例而言，該蝕刻劑可係稀釋HF(DHF)、NH4 F或該等材料之一組合。舉例而言，該蝕刻劑可係藉由將純水與HF以一50：1之容積比混合所得到之DHF。此外，可使用一包括氟化物之蝕刻劑來實施幹蝕刻以移除沿第一遮罩圖案130a之側壁形成之側壁氧化膜132。舉例而言，可使用CxFy(其中x及y係介於1~10之間的整數)作為該蝕刻劑。另外，可使用一藉由混合CxFy與O2 ，或混合CxFy、O2 與Ar所得到之混合氣體作為該蝕刻劑。舉例而言，CxFy氣體可係C3 F6 、C4 F6 、C4 F8 或C5 F8 。
隨後，可藉由參照圖2E所述之方法自溝槽150a及150b之內壁移除一天然氧化膜。
在移除側壁氧化膜132及移除該天然氧化膜時，消耗溝 槽150b之內壁中每一者之一預定或預期厚度，以至於溝槽150b中每一者之寬度可能略微增大，如參照圖2E所述。然而，減小之第一遮罩圖案130b係藉由自第一遮罩圖案130a移除側壁氧化膜132而形成，且因此一由減小之第一遮罩圖案130b所界定之寬度(例如一第四寬度W4 )大於溝槽150b中每一者之入口寬度。
然後，可實施參照圖2G至2K所述之處理來在單元陣列區域CELL及周邊電路區域PERI中之一周邊電路閘極180中形成單元閘極170a及170b。
圖4A至4E係圖示說明一根據實例性實施例製造一半導體裝置之方法的剖面圖。
對根據圖4A-4E之實例性實施例製造該半導體裝置之方法的說明可類似於對參照圖2A至2K所示之實例性實施例之說明，但有一些差別。在根據實例性實施例製造該半導體裝置之方法中，可使用雙重圖案化來形成第一遮罩圖案130a及第二遮罩圖案140a，如圖2C中所示。在圖4A至4E中，參照圖2A至2K所示之實例性實施例中相同之參考編號表示相同之元件。而且，只顯示半導體基板100之單元陣列區域CELL。圖4A至4E中之單元陣列區域CELL對應於一沿圖1中一線II-II'截取之區段。
參見圖4A，如參照圖2A及2B所述，可在半導體基板100上之單元陣列區域CELL及周邊電路區域PERI上形成絕緣膜106，並可在絕緣膜106上依序形成第一遮罩層130及第二遮罩層140。
隨後，可使用微影來圖案化第二遮罩層140以形成第二遮罩圖案140a之第一部分140a-1。第二遮罩圖案140a之第一部分140a-1可包括複數個以一預定或預期間距重複之第一圖案。於實例性實施例中，當蝕刻第二遮罩層140以形成第二遮罩圖案140a之第一部分140a-1時，可藉由圖4A中所示之過蝕刻自第一遮罩層130之上表面至一預定或預期深度消耗第一遮罩層130t之曝露部分。
參見圖4B，一犧牲膜142可覆蓋第二遮罩圖案140a之第一部分140a-1及第一遮罩層130之凹陷表面130t。犧牲膜142可由一構成第一遮罩層130之材料構成。舉例而言，犧牲膜142可由多晶矽構成。可在犧牲膜132之上表面中之鄰近第一部分140a-1之間形成一凹進或凹陷部分。
參見圖4C，可在犧牲膜142上形成一第三遮罩層144以填充犧牲膜142中之凹進或凹陷部分。第三遮罩層144可由一具有類似於第二遮罩層140之蝕刻特性之材料構成。舉例而言，第三遮罩層144可由一構成第二遮罩層140之材料構成。另一選擇為，第三遮罩層144及第二遮罩層140可分別由具有類似蝕刻特性之不同材料構成。舉例而言，第二遮罩層140及第三遮罩層144可分別由氮化矽構成。
參見圖4D，可藉由化學機械研磨(CMP)來移除形成於第二遮罩圖案140a之第一部分140a-1上之第三遮罩層144及犧牲膜142直到曝露第二遮罩圖案140a之第一部分140a-1為止。因此，可在構成第二遮罩圖案140a之第一部分140a-1之鄰近第一圖案之間留下複數個由第三遮罩層144 之殘留部分構成之第二圖案。第二圖案形成除第二遮罩圖案140a之第一部分140a-1以外的其他部分。亦即，由第三遮罩層144之殘留部分與第二遮罩圖案140a之第一部分140a-1構成之第二圖案可構成圖2C中所示之第二遮罩圖案140a。
參見圖4E，使用第三遮罩層144之殘留部分及第二遮罩圖案140a之第一部分140a-1作為一蝕刻遮罩，可依序蝕刻曝露於該等蝕刻遮罩之間的犧牲膜142、下伏第一遮罩層130及絕緣膜106，並由此曝露半導體基板100之上表面。結果，可在半導體基板100上之第三遮罩層144之殘留部分及第二遮罩圖案140a之第一部分140a-1下面形成由第一遮罩層130之殘留部分及犧牲膜142之殘留部分構成之遮罩圖案。由第一遮罩層130之殘留部分及犧牲膜142之殘留部分形成之遮罩圖案對應於圖2C中所示之第一遮罩圖案130a。
隨後，可實施參照圖2D至2K所述之處理以形成單元陣列區域CELL中之單元閘極170a及170b以及周邊電路區域PERI中之周邊電路閘極180。
圖5A至5C係習用掃描電子顯微鏡(SEM)照片，其分別顯示用以評估由根據實例性實施例製造一半導體裝置之方法所產生之效果之比較實例的實驗結果。
舉例而言，圖5A係一習用SEM照片，其顯示一其中在形成圖2C中所示之第一遮罩圖案130及第二遮罩圖案140後未形成參照圖2D所述之減小之第一遮罩圖案130b時曝露第二遮罩圖案140的上表面。在圖5A中，一曝露於第一遮罩圖 案130中每一者之間的矽基板之寬度為26nm。
圖5B係一習用SEM照片，其顯示一就在藉由使用第二遮罩圖案140作為一蝕刻遮罩來蝕刻一矽基板而形成之溝槽內沈積TiN並在該等溝槽之一內壁上覆蓋一閘極氧化膜之後的溝槽區段。
圖5C係一習用SEM照片，其顯示一自歸於該等溝槽之底部分上之由TiN構成之單元閘極之溝槽之上表面回蝕TiN的結果。
如由圖5A、5B及5C可見，在形成圖2C中所示之第一遮罩圖案130及第二遮罩圖案140後刪除對第二遮罩圖案140之寬度之減小。結果，當填充TiN於該溝槽內時該等溝槽之一入口相對狹窄從而使該等溝槽內TiN之填充特性惡化。反過來，在回蝕TiN後，一TiN凹陷量在圖5C中所示之溝槽中每一者中過小或過大，以致於剩下的單元閘極材料無法達到一預期形狀。
圖6A及6B係實例性掃描電子顯微鏡(SEM)照片，其分別顯示用於依序評估由一根據實例性實施例製造一半導體裝置之方法所產生之效果的實驗結果。
舉例而言，圖6A係一實例性SEM照片，其顯示一其中如圖2C中所示之第二遮罩圖案140a曝露於一用於得到減小之第一遮罩圖案130b之所獲得的結構中之上表面。減小之第一遮罩圖案130b係藉由下述方式得到：形成第一遮罩圖案130及第二遮罩圖案140，實施氧化以使該寬度自第一遮罩圖案130中每一者之一個側壁增大至大約30Å以形成參照圖 2D所述之減小之第一遮罩圖案130b，並將該等氧化側壁濕蝕刻為寬達大約60Å。於圖6A中，一曝露於減小之第一遮罩圖案130b中每一者之間的矽基板之寬度為120nm。
圖6B係一實例性SEM照片，其顯示一自在一矽基板中形成該等溝槽後歸於該等溝槽之底部分上之由TiN構成之單元閘極之溝槽之上表面回蝕TiN、在該等溝槽之內壁上形成一閘極氧化膜並於該等溝槽內沈積TiN的結果。如圖6B中所見，更均勻形狀之單元閘極形成於該矽基板之該等主動區域及該等隔離區域中之相應溝槽內。
在一根據實例性實施例製造一半導體裝置之方法中，當在一單元陣列區域中形成埋入閘極時，形成一堆疊式結構，其係由將具有相等寬度以分別曝露一半導體基板之主動區域及隔離區域之第一遮罩圖案及第二遮罩圖案依序堆疊而成。然後，唯獨減小第一遮罩圖案之寬度以形成減小之第一遮罩圖案。因此，在該等溝槽之一入口周圍得到一具有一大於該等溝槽中每一者之一內部寬度之寬度的空間，以便在將閘極材料埋入至該等溝槽中時該等溝槽之一內部可更一致地由一閘極材料填充以減少或避免出現於該等溝槽中之諸如空隙之瑕疵，且由此製作一更可靠之電晶體。
如上所述，實例性實施例包括加寬一位於一溝槽上方之開孔或開口，以方便無空隙地填充該溝槽。於實例性實施例中，加寬位於一溝槽上方之該開孔或開口可藉由下述方式來實現：附加蝕刻一遮罩圖案以減小其寬度(如圖2A-2K 中所示)、形成並隨後移除一側壁膜132(如圖3A-3C中所示)、或任一其他習知技術。
雖然圖1-6B中所示之實例性實施例利用一第一遮罩層130、一第二遮罩層140及/或一第三遮罩層144，但該等遮罩層中任何一者或全部可由一個或多個層構成。
儘管上文已參考圖1-6B對實例性實施列予以具體顯示及闡述，然熟諳此項技術者應瞭解，在不背離下述申請專利範圍所限定之實例性實施例之精神及範疇的情況下，可在實例性實施例之形式及細節上做出多種變化。
100‧‧‧半導體基板
102‧‧‧主動區域
104‧‧‧隔離區域
106‧‧‧絕緣膜
120‧‧‧字線
130‧‧‧第一遮罩層
130a‧‧‧第一遮罩圖案
130b‧‧‧第一遮罩圖案
130c‧‧‧遮罩圖案
130t‧‧‧凹陷表面
132‧‧‧犧牲膜
140a-1‧‧‧第二遮罩圖案140a之第一部分
140‧‧‧第二遮罩層
140a‧‧‧第二遮罩圖案
142‧‧‧犧牲膜
144‧‧‧第三遮罩層
150a‧‧‧溝槽
150b‧‧‧溝槽
150c‧‧‧虛線
160‧‧‧閘極絕緣膜
170‧‧‧單元閘極導電層
170a‧‧‧單元閘極
170b‧‧‧單元閘極
180‧‧‧周邊電路閘極
182‧‧‧周邊電路閘極導電層
184‧‧‧蓋頂層
186‧‧‧光阻劑圖案
CELL‧‧‧單元陣列區域
D1 ‧‧‧尺寸
D2 ‧‧‧尺寸
PERI‧‧‧周邊電路區域
S‧‧‧空間
W1 ‧‧‧第一寬度
W2 ‧‧‧第二寬度
W3 ‧‧‧第三寬度
W4 ‧‧‧第四寬度
WS ‧‧‧預定或預期寬度
Wt‧‧‧寬度
藉由參照附圖詳細闡述本發明實例性實施例，本發明之上述及其它特徵及優點將更顯而易見，在該等附圖中：圖1係一圖示說明一由複數個形成閘極之字線構成之平面佈置之佈局，該平面佈置可藉由一根據實例性實施例製造一半導體裝置之方法體現；圖2A至2K係圖示說明一根據實例性實施例製造一半導體裝置之方法的剖面圖；圖3A至3C係圖示說明一根據實例性實施例製造一半導體裝置之方法的剖面圖；圖4A至4E係圖示說明一根據實例性實施例或需要用於製造一半導體裝置之方法的剖面圖；圖5A至5C係習用掃描電子顯微鏡(SEM)照片，其分別顯示用於評估由一根據實例性實施例製造一半導體裝置之方法所產生之效果之比較實例的實驗結果；及 圖6A及6B係實例性掃描電子顯微鏡(SEM)照片，其分別顯示用於依序評估由一根據實例性實施例製造一半導體裝置之方法所產生之效果的實驗結果。
100‧‧‧半導體基板
102‧‧‧主動區域
104‧‧‧隔離區域
106‧‧‧絕緣膜
130‧‧‧第一遮罩層
130b‧‧‧第一遮罩圖案
140‧‧‧第二遮罩層
140a‧‧‧第二遮罩圖案
150a‧‧‧溝槽
150b‧‧‧溝槽
150c‧‧‧虛線
CELL‧‧‧單元陣列區域
PERI‧‧‧周邊電路區域
W3 ‧‧‧寬度
W4 ‧‧‧寬度
Wt ‧‧‧寬度

Claims (20)

  1. 一種製造一半導體裝置之方法，其包括：形成一由第一遮罩圖案及第二遮罩圖案依序堆疊而成之堆疊式結構，該等第一遮罩圖案及該等第二遮罩圖案具有相等寬度以曝露一半導體基板之主動區域及隔離區域；藉由減小僅該等第一遮罩圖案之寬度來形成減小之第一遮罩圖案；藉由使用該等第二遮罩圖案作為一蝕刻遮罩來蝕刻該半導體基板之曝露部分而在該等主動區域及該等隔離區域中形成溝槽；在該等主動區域中之該等溝槽之內壁上形成閘極絕緣膜；及將一導電材料埋入該等主動區域及該等隔離區域中之該等溝槽中以形成閘極，其中，該等溝槽是在該等第一遮罩圖案之該等寬度已被減小之後才形成。
  2. 如請求項1之方法，在形成該等溝槽後及在形成該等閘極絕緣膜前，其進一步包括：移除沿該等主動區域及該等隔離區域中之該等溝槽之該等內壁形成之天然氧化膜。
  3. 如請求項1之方法，其中形成該等減小之第一遮罩圖案包括使用各向同性化學乾式蝕刻(CDE)來蝕刻該等第一遮罩圖案之側壁之寬度。
  4. 如請求項1之方法，其中形成該等減小之第一遮罩圖案包括使用濕式蝕刻來蝕刻該等第一遮罩圖案之該等側壁之寬度。
  5. 如請求項1之方法，其中形成該等減小之第一遮罩圖案包括氧化該等第一遮罩圖案之該等側壁之寬度以沿該等第一遮罩圖案之該等側壁形成側壁氧化膜。
  6. 如請求項5之方法，在形成該等側壁氧化膜後及在形成該等溝槽前，其進一步包括移除該等側壁氧化膜。
  7. 如請求項5之方法，在形成該等溝槽後及在形成該閘極絕緣膜前，其進一步包括移除該等側壁氧化膜。
  8. 如請求項1之方法，其中該等第一遮罩圖案係多晶矽膜。
  9. 如請求項1之方法，其中該等第二遮罩圖案係氮化矽膜。
  10. 如請求項1之方法，其中該導電材料係TiN。
  11. 如請求項1之方法，其中形成該等閘極包括：將該導電材料完全埋入該等溝槽中；及自該等溝槽之入口部分地移除埋入該等溝槽內之該導電材料以形成自該等溝槽之底部部分地填充入該等溝槽之埋入閘極。
  12. 如請求項1之方法，其中形成該等第一遮罩圖案及該等第二遮罩圖案之該堆疊式結構包括：在該半導體基板之該等主動區域及該等隔離區域上形成一第一遮罩層； 在該第一遮罩層上形成一第二遮罩層；及使用微影術圖案化該第一遮罩層及該第二遮罩層以形成該等第一遮罩圖案及該等第二遮罩圖案之該堆疊式結構。
  13. 如請求項1之方法，其中形成該等第一遮罩圖案及該等第二遮罩圖案之該堆疊式結構包括：在該半導體基板之該等主動區域及該等隔離區域上形成一第一遮罩層；在該第一遮罩層上形成一第二遮罩層；使用微影術圖案化該第二遮罩層以形成由以一間距重複之複數個第一圖案所形成之該等第二遮罩圖案之第一部分；形成一覆蓋該等第一圖案及該第一遮罩層之犧牲膜；形成由複數個第二圖案所形成之該等第二遮罩圖案之第二部分，該複數個第二圖案中之每一者經填充於該犧牲膜上除該等第一圖案外之鄰近圖案之間的空間內；及蝕刻曝露於該等第一圖案與該等第二圖案之間的該犧牲膜及該下伏之第一遮罩層。
  14. 如請求項13之方法，其中該等第一圖案及該等第二圖案係由相同之材料構成。
  15. 如請求項13之方法，其中該等第一圖案及該等第二圖案均係氮化矽膜。
  16. 如請求項13之方法，其中該第一遮罩層及該犧牲膜係由相同之材料構成。
  17. 如請求項13之方法，其中該第一遮罩層及該犧牲膜係由多晶矽構成。
  18. 如請求項1之方法，其中該半導體基板包括一具有該等主動區域及該等隔離區域之單元陣列區域、及一環繞該單元陣列區域之周邊電路區域；及形成該等第一遮罩圖案及該等第二遮罩圖案之該堆疊式結構包括：在該單元陣列區域及該周邊電路區域中形成一第一膜，該第一膜構成用於形成該單元陣列區域中之該等第一遮罩圖案之該第一遮罩層並構成一用於該周邊電路區域中之閘極的導電層；在該單元陣列區域中之該第一膜上形成該等第二遮罩圖案；藉由使用該等第二遮罩圖案作為該單元陣列區域中之一蝕刻遮罩來圖案化該第一膜而形成該等第一遮罩圖案；及在該周邊電路區域中形成一包含該第一膜之周邊電路閘極。
  19. 如請求項18之方法，其中該第一膜係一多晶矽膜。
  20. 如請求項18之方法，在該單元陣列區域及該周邊電路區域中之該第一膜之該形成前，其進一步包括在該周邊電路區域中之該半導體基板之表面上形成一絕緣膜。
TW096148128A 2006-12-14 2007-12-14 具有埋入閘極之半導體裝置的製造方法 TWI443751B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060127954A KR100825796B1 (ko) 2006-12-14 2006-12-14 매몰 게이트를 구비한 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
TW200847295A TW200847295A (en) 2008-12-01
TWI443751B true TWI443751B (zh) 2014-07-01

Family

ID=39527843

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096148128A TWI443751B (zh) 2006-12-14 2007-12-14 具有埋入閘極之半導體裝置的製造方法

Country Status (3)

Country Link
US (1) US7723191B2 (zh)
KR (1) KR100825796B1 (zh)
TW (1) TWI443751B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101529867B1 (ko) * 2008-10-27 2015-06-18 삼성전자주식회사 자기정열 이중 패터닝 기술을 이용한 매립형 게이트 전극 및 소자 분리막을 갖는 반도체 및 그 반도체 제조 방법
KR101095828B1 (ko) * 2009-06-29 2011-12-16 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR101096875B1 (ko) * 2009-12-09 2011-12-22 주식회사 하이닉스반도체 매립 게이트를 갖는 반도체 소자 제조 방법
KR20110082387A (ko) * 2010-01-11 2011-07-19 삼성전자주식회사 반도체 소자의 형성방법 및 이에 의해 형성된 반도체 소자
KR101132801B1 (ko) 2010-07-07 2012-04-04 주식회사 하이닉스반도체 매립 게이트가 구비된 반도체 소자의 제조방법
CN103390551B (zh) * 2012-05-10 2017-03-01 联华电子股份有限公司 半导体装置图案化结构的制作方法
KR102002955B1 (ko) * 2013-03-05 2019-07-24 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법, 그리고 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US8987090B2 (en) * 2013-07-03 2015-03-24 Infineon Technologies Dresden Gmbh Method of manufacturing a semiconductor device with device separation structures
US8980714B2 (en) 2013-07-03 2015-03-17 Infineon Technologies Dresden Gmbh Semiconductor device with buried gate electrode structures
US10366890B2 (en) * 2016-05-23 2019-07-30 Tokyo Electron Limited Method for patterning a substrate using a layer with multiple materials
US10475648B1 (en) * 2018-05-01 2019-11-12 United Microelectronics Corp. Method for patterning a semiconductor structure
CN112071744B (zh) * 2019-06-10 2025-06-03 长鑫存储技术有限公司 图形化掩膜层及其形成方法、存储器及其形成方法
CN112447605B (zh) * 2019-08-30 2025-01-21 长鑫存储技术有限公司 Dram存储器及其形成方法
CN113471200B (zh) * 2020-03-31 2023-12-12 长鑫存储技术有限公司 存储器及其形成方法
KR102736795B1 (ko) 2021-03-18 2024-11-29 창신 메모리 테크놀로지즈 아이엔씨 반도체 구조의 제조 방법 및 반도체 구조
CN115116960A (zh) * 2021-03-18 2022-09-27 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
KR20220145124A (ko) 2021-04-21 2022-10-28 삼성전자주식회사 집적회로 장치 및 그 제조 방법
TWI779627B (zh) * 2021-05-25 2022-10-01 南亞科技股份有限公司 半導體結構與其形成方法
US12376282B2 (en) * 2022-02-28 2025-07-29 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980085035A (ko) * 1997-05-27 1998-12-05 윤종용 라운딩된 프로파일을 갖는 트렌치 형성방법 및 이를 이용한 반도체장치의 소자분리방법
US7111629B2 (en) * 2001-01-08 2006-09-26 Apl Co., Ltd. Method for cleaning substrate surface
US6656764B1 (en) * 2002-05-15 2003-12-02 Taiwan Semiconductor Manufacturing Company Process for integration of a high dielectric constant gate insulator layer in a CMOS device
KR20040079518A (ko) 2003-03-07 2004-09-16 삼성전자주식회사 리세스 채널 ｍｏｓｆｅｔ 및 그 제조방법
KR20050043408A (ko) 2003-11-06 2005-05-11 삼성전자주식회사 리세스 게이트 트랜지스터에서의 리세스 형성방법
KR100566303B1 (ko) 2003-12-15 2006-03-30 주식회사 하이닉스반도체 리세스된 게이트 전극 형성 방법
KR100518606B1 (ko) * 2003-12-19 2005-10-04 삼성전자주식회사 실리콘 기판과 식각 선택비가 큰 마스크층을 이용한리세스 채널 어레이 트랜지스터의 제조 방법
JP4500598B2 (ja) 2004-06-24 2010-07-14 トヨタ自動車株式会社 絶縁ゲート型半導体装置の製造方法
KR100834440B1 (ko) * 2006-11-10 2008-06-04 삼성전자주식회사 반도체 소자의 형성방법

Also Published As

Publication number Publication date
KR100825796B1 (ko) 2008-04-28
US20080146002A1 (en) 2008-06-19
US7723191B2 (en) 2010-05-25
TW200847295A (en) 2008-12-01

Similar Documents

Publication Publication Date Title
TWI443751B (zh) 具有埋入閘極之半導體裝置的製造方法
KR100467020B1 (ko) 자기 정렬된 접합영역 콘택홀을 갖는 반도체 장치 및 그제조 방법
KR100764745B1 (ko) 반원통형 활성영역을 갖는 반도체 장치 및 그 제조 방법
JP5834909B2 (ja) 半導体装置の製造方法
JP4886219B2 (ja) 半導体装置およびその製造方法
TW201118985A (en) Method for fabricating side contact in semiconductor device using double trench process
CN113540103B (zh) 半导体装置及其制造方法
TW201115648A (en) Method for fabricating semiconductor device
TW200849486A (en) Memory structure and method of making the same
JP2008544573A (ja) 半導体処理方法、および半導体構造
JP2005116633A (ja) 半導体装置及びその製造方法
JP2010272679A (ja) 半導体装置及びその製造方法
JP2008171872A (ja) 半導体装置及びその製造方法
JP2007180486A (ja) ５チャネルのフィントランジスタ及びその製造方法
JP2003031702A (ja) 不揮発性半導体記憶装置およびその製造方法
KR100739656B1 (ko) 반도체 장치의 제조 방법
US7195962B2 (en) Ultra short channel field effect transistor and method of fabricating the same
CN114724953A (zh) 半导体器件的制作方法、半导体器件以及三维存储装置
TW200822359A (en) Method for fabricating semiconductor device including recess gate
KR100704472B1 (ko) 리세스 게이트를 갖는 반도체장치의 제조 방법
TWI817374B (zh) 具有鰭式結構的半導體結構及其製備方法
KR100670748B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100732269B1 (ko) 반도체 소자 및 그의 제조 방법
KR100753051B1 (ko) 새들형 핀 트랜지스터 제조방법
KR100732305B1 (ko) 디램 셀 및 그 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees