[go: up one dir, main page]

TWI556321B - 高電子遷移率電晶體植入硼隔離結構之製程方法 - Google Patents

高電子遷移率電晶體植入硼隔離結構之製程方法 Download PDF

Info

Publication number
TWI556321B
TWI556321B TW103114725A TW103114725A TWI556321B TW I556321 B TWI556321 B TW I556321B TW 103114725 A TW103114725 A TW 103114725A TW 103114725 A TW103114725 A TW 103114725A TW I556321 B TWI556321 B TW I556321B
Authority
TW
Taiwan
Prior art keywords
layer
boron
ion beam
isolation structure
electron mobility
Prior art date
Application number
TW103114725A
Other languages
English (en)
Other versions
TW201541524A (zh
Inventor
華特 東尼 福摩斯
王偉州
杜志翰
謝曜鍾
黃世惠
Original Assignee
穩懋半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 穩懋半導體股份有限公司 filed Critical 穩懋半導體股份有限公司
Priority to TW103114725A priority Critical patent/TWI556321B/zh
Priority to US14/335,718 priority patent/US9136345B1/en
Publication of TW201541524A publication Critical patent/TW201541524A/zh
Application granted granted Critical
Publication of TWI556321B publication Critical patent/TWI556321B/zh

Links

Classifications

    • H10W10/30—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10P30/206—
    • H10P30/208—
    • H10P30/222—
    • H10W10/031—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Description

高電子遷移率電晶體植入硼隔離結構之製程方法
本發明係有關一種高電子遷移率電晶體植入硼隔離結構之 製程方法，具有增加高電子遷移率電晶體隔離結構之隔離效果，避免產生漏電流現象，以及能夠在室溫佈植製作高電子遷移率電晶體隔離結構，避免活化現象，降低隔離效果。
一般習知，製作高電子遷移率電晶體隔離結構主要有兩種方 式，一種是用蝕刻的方式將非主動元件區域蝕刻去除，以造成隔離的效果，稱為台面蝕刻(Mesa Etching)；另一種是以離子佈植的方式，將離子束佈植植入預先劃定之隔離區域中，而使植入離子的區域形成電性隔離的效果。台面蝕刻之缺點在於，蝕刻剩下的主動元件區的側邊部分，容易造成漏電流，側邊蝕刻深度越深，漏電流通常也越顯著，這對於高電子遷移率電晶體的電性表現影響甚巨。離子佈植的方式製作隔離結構比起台面蝕刻製作隔離結構少了費時耗工的蝕刻製程，也較沒有漏電流的問題，此外，亦降低了最小雜訊度。然而，離子佈植的方式製作隔離結構係可以選用不同種類的離子來製作，習知所選用的離子通常都必須在高溫之下佈植製作隔離結構，像是氮(N)離子通常需要在250℃~300℃的溫度下佈植製作隔 離結構；而在佈植製作隔離結構的製程以及之後的其他製程當中，植入之氮還有可能因溫度的關係而活化脫離原本已植入之隔離結構，因而有可能導致隔離效果不盡理想，甚至產生漏電流，影響了產品的特性。有鑑於此，本發明人發展出新的設計，能夠解決上述之缺點，是能在室溫下佈植製作隔離結構，亦能降低溫度上升所造成的活化現象，具有良好之隔離效果，且具有重複再現性高之隔離結構製程與方法。
本發明所欲解決之技術問題有二：第一：增加高電子遷移率 電晶體隔離結構之隔離效果，避免產生漏電流現象；第二：能夠在室溫佈植製作高電子遷移率電晶體隔離結構，避免產生活化現象，以保持良好之隔離效果。
為解決前述問題，以達到所預期之功效，本發明提供一種高 電子遷移率電晶體植入硼隔離結構之製程方法，包括以下步驟：形成一成核層於一基板之上；形成一緩衝層於該成核層之上；形成一能障層於該緩衝層之上；塗佈一光阻層於該能障層之上；劃定至少一隔離區域範圍於該光阻層之上表面；曝光顯影去除該至少一隔離區域範圍內之該光阻層；執行複數次一離子佈植程序，其中該離子佈植程序包括以下步驟：步驟一：將垂直於該基板之軸與一硼(B)離子束之射出方向形成一植入角；以及步驟二：將該基板沿著垂直於該基板之軸旋轉一扭轉角，並於開始旋轉該基板至結束旋轉該基板期間將該硼離子束以該植入角之角度佈植入該至少一隔離區域範圍內之該能障層、該緩衝層、該成核層以及該基板之內部，藉由該硼離子束之植入所產生電性隔離之效果而形成一隔離結構，其中該隔 離結構係由該至少一隔離區域範圍內之已植入硼離子之該能障層、該緩衝層、該成核層以及該基板所構成；並藉由該硼離子束無法穿透該光阻層之特性，使該硼離子束無法佈植入該至少一隔離區域範圍以外之區域；其中該植入角係大於0度且小於10度，且該扭轉角係大於15度且小於30度；曝光顯影去除剩餘之該光阻層；形成一源極於該能障層上之一端；形成一汲極於該能障層上之另一端；以及形成一閘極於該能障層之上，且該閘極係介於該源極與該汲極之間。
於一實施例中，前述之該高電子遷移率電晶體植入硼隔離結 構之製程方法，其中在形成該能障層之後而在塗佈該光阻層之前，先形成一覆蓋層於該能障層之上，再於該覆蓋層之上塗佈該光阻層；其中該硼離子束係佈植入該至少一隔離區域範圍內之該覆蓋層、該能障層、該緩衝層、該成核層以及該基板之內部而形成該隔離結構，其中該隔離結構係由該至少一隔離區域範圍內之已植入硼離子之該覆蓋層、該能障層、該緩衝層、該成核層以及該基板所構成；且該源極係形成於該覆蓋層上之一端；該汲極係形成於該覆蓋層上之另一端；該閘極係形成於該覆蓋層之上，且該閘極係介於該源極與該汲極之間。
於另一實施例中，前述之該高電子遷移率電晶體植入硼隔離結構之製程方法，其中構成該覆蓋層之材料係為氮化鎵(GaN)。
於又一實施例中，前述之該高電子遷移率電晶體植入硼隔離結構之製程方法，其中構成該覆蓋層之材料係為矽摻雜型氮化鎵(GaN)或n+型氮化鎵(GaN)。
於再一實施例中，前述之該高電子遷移率電晶體植入硼隔離 結構之製程方法，其中執行複數次該離子佈植程序包括以下四次該離子佈植程序：一次第一離子佈植程序，其中該硼離子束之佈植能量係大於10KeV且小於50KeV，且該硼離子束之摻雜濃度係大於1011/cm-3且小於1013/cm-3；兩次第二離子佈植程序，其中該硼離子束之佈植能量係大於50KeV且小於200KeV，且該硼離子束之摻雜濃度係大於1012/cm-3且小於1013/cm-3；以及一次第三離子佈植程序，其中該硼離子束之佈植能量係大於200KeV且小於300KeV，且該硼離子束之摻雜濃度係大於1012/cm-3且小於1013/cm-3。
於又再一實施例中，前述之該高電子遷移率電晶體植入硼隔 離結構之製程方法，其中構成該基板之材料係為碳化矽(SiC)；構成該成核層之材料係為氮化鋁(AlN)；構成該緩衝層之材料係為氮化鎵(GaN)；構成該能障層之材料係為氮化鋁鎵(AlGaN)。
於又另一實施例中，前述之該高電子遷移率電晶體植入硼隔 離結構之製程方法，其中該植入角係大於3度且小於9度，且該扭轉角係大於17度且小於28度。
於一實施例中，前述之該高電子遷移率電晶體植入硼隔離結 構之製程方法，其中該硼離子束之佈植能量係大於10KeV且小於300KeV。
於另一實施例中，前述之該高電子遷移率電晶體植入硼隔離 結構之製程方法，其中該硼離子束之摻雜濃度係大於1011/cm-3且小於1013/cm-3。
於再一實施例中，前述之該高電子遷移率電晶體植入硼隔離 結構之製程方法，其中構成該基板之材料係為碳化矽(SiC)、矽(Si)、 鑽石(Diamond)、藍寶石(Sapphire)或氮化鎵(GaN)。
於又一實施例中，前述之該高電子遷移率電晶體植入硼隔離 結構之製程方法，其中構成該緩衝層之材料係為氮化鎵(GaN)、氮化鋁鎵(AlGaN)或氮化鋁(AlN)。
於又再一實施例中，前述之該高電子遷移率電晶體植入硼隔 離結構之製程方法，其中構成該能障層之材料係為氮化鋁鎵(AlGaN)或氮化銦鋁(InAlN)。
於又另一實施例中，前述之該高電子遷移率電晶體植入硼隔 離結構之製程方法，其中執行複數次該離子佈植程序係選擇相同或不同之該植入角、相同或不同之該扭轉角、相同或不同之該硼離子束之佈植能量、相同或不同之該硼離子束之摻雜濃度。
於一實施例中，前述之該高電子遷移率電晶體植入硼隔離結 構之製程方法，其中構成該成核層之材料係為氮化鋁(AlN)。
為進一步了解本發明，以下舉較佳之實施例，配合圖式、圖 號，將本發明之具體構成內容及其所達成的功效詳細說明如下。
1‧‧‧基板及磊晶結構
10‧‧‧基板
11‧‧‧成核層
12‧‧‧緩衝層
13‧‧‧能障層
14‧‧‧光阻層
15‧‧‧隔離區域範圍
151‧‧‧隔離結構
16‧‧‧覆蓋層
17‧‧‧源極
18‧‧‧汲極
19‧‧‧閘極
20‧‧‧硼離子束
21‧‧‧植入角
22‧‧‧扭轉角
第1A~1H圖係為本發明一種高電子遷移率電晶體植入硼隔離結構之製程方法之一具體實施例之製程流程圖。
第2A~2H圖係為本發明一種高電子遷移率電晶體植入硼隔離結構之製程方法之另一具體實施例之製程流程圖。
第一實施例：請參閱第1A~1H圖，其係為本發明一種高電子 遷移率電晶體植入硼隔離結構之製程方法之一具體實施例之製程流程圖，其中第1A圖，係包括了以下三個步驟：形成一成核層11於一基板10之上；形成一緩衝層12於成核層11之上以及形成一能障層13於緩衝層12之上。經此三個步驟，形成了如第1A圖中基板10、成核層11、緩衝層12、以及能障層13之結構。
其中構成基板10之材料係為碳化矽(SiC)、矽(Si)、鑽 石(Diamond)、藍寶石(Sapphire)或氮化鎵(GaN)；其中構成成核層11之材料係為氮化鋁(AlN)；其中構成緩衝層12之材料係為氮化鎵(GaN)、氮化鋁鎵(AlGaN)或氮化鋁(AlN)；其中構成能障層13之材料係為氮化鋁鎵(AlGaN)或氮化銦鋁(InAlN)。
請參閱第1B圖，係於能障層13之上塗佈一光阻層14。
請參閱第1C圖，係於光阻層14之上表面劃定至少一隔離區域範圍15。
請參閱第1D圖，係將至少一隔離區域範圍15內之光阻層14以曝光顯影之方式去除。
請參閱第1D、1E、1F圖，顯示執行複數次一離子佈植程序之前後，其中離子佈植程序包括以下步驟：步驟一：將垂直於基板10之軸與一硼(B)離子束20之射出方向形成一植入角21(亦即，如第1E圖所示，將基板及磊晶結構1與硼離子束20形成植入角21)；以及步驟二：將基板10沿著垂直於基板10之軸旋轉一扭轉角22，並於開始旋轉基板10至結束旋轉基 板10期間將硼離子束20以植入角21之角度佈植入至少一隔離區域範圍15內之能障層13、緩衝層12、成核層11以及基板10之內部，藉由硼離子束20之植入所產生電性隔離之效果而形成一隔離結構151，其中於第1F圖中之斜線部分即隔離結構151，係由至少一隔離區域範圍15內之已植入硼離子之能障層13、緩衝層12、成核層11以及基板10所構成；並藉由硼離子束20無法穿透光阻層14之特性，使硼離子束20無法佈植入至少一隔離區域範圍15以外之區域。
其中執行複數次離子佈植程序係可以選擇相同或不同之植 入角21、相同或不同之扭轉角22、相同或不同之硼離子束20之佈植能量、相同或不同之硼離子束20之摻雜濃度。
請參閱第1G圖，係將剩餘之光阻層14以曝光顯影之方式去 除。
請參閱第1H圖，係包括了以下三個步驟：形成一源極17於 能障層13上之一端；形成一汲極18於能障層13上之另一端；以及形成一閘極19於能障層13之上，且閘極19係介於源極17與汲極18之間。
在第一實施例中，植入角21係大於0度且小於10度。
在第一實施例中，扭轉角22係大於15度且小於30度。
在第一實施例中，硼離子束20之佈植能量係大於10KeV且小於300KeV。
在第一實施例中，硼離子束20之摻雜濃度係大於1011/cm-3且小於1013/cm-3。
第二實施例：係與第一實施例大致相同，惟，執行複數次離 子佈植程序包括以下四次離子佈植程序：一次第一離子佈植程序，其中硼離子束20之佈植能量係大於10KeV且小於50KeV，且硼離子束20之摻雜濃度係大於1011/cm-3且小於1013/cm-3；兩次第二離子佈植程序，其中硼離子束20之佈植能量係大於50KeV且小於200KeV，且硼離子束20之摻雜濃度係大於1012/cm-3且小於1013/cm-3；以及；一次第三離子佈植程序，其中硼離子束20之佈植能量係大於200KeV且小於300KeV，且硼離子束20之摻雜濃度係大於1012/cm-3且小於1013/cm-3。
在第二實施例中，其中構成基板10之材料係為碳化矽(SiC)；構成成核層11之材料係為氮化鋁(AlN)；構成緩衝層12之材料係為氮化鎵(GaN)；構成能障層13之材料係為氮化鋁鎵(AlGaN)；其中植入角21係大於3度且小於9度；其中扭轉角22係大於17度且小於28度。
第三實施例：請參閱第2A~2H圖，其係為本發明一種高電子遷移率電晶體植入硼隔離結構之製程方法之另一具體實施例之製程流程圖，其中第2A圖，係包括了以下四個步驟：形成一成核層11於一基板10之上；形成一緩衝層12於成核層11之上、形成一能障層13於緩衝層12之上以及形成一覆蓋層16於能障層13之上。經此四個步驟，形成了如第2A圖中基板10、成核層11、緩衝層12、能障層13以及覆蓋層16之結構。
其中構成基板10之材料係為碳化矽(SiC)、矽(Si)、鑽石(Diamond)、藍寶石(Sapphire)或氮化鎵(GaN)；其中構成成核層11之材料係為氮化鋁(AlN)；其中構成緩衝層12之材料係為氮化鎵(GaN)、氮化鋁鎵(AlGaN)或氮化鋁(AlN)；其中構成能障層13之材料係為氮化鋁鎵(AlGaN)或氮化銦鋁(InAlN)；其中構成覆蓋層16之材料係為氮化 鎵(GaN)。
請參閱第2B圖，係於覆蓋層16之上塗佈一光阻層14。
請參閱第2C圖，係於光阻層14之上表面劃定至少一隔離區域範圍15。
請參閱第2D圖，係將至少一隔離區域範圍15內之光阻層14以曝光顯影之方式去除。
請參閱第2D、2E、2F圖，顯示執行複數次一離子佈植程序之前後，其中離子佈植程序包括以下步驟：步驟一：將垂直於基板10之軸與一硼(B)離子束20之射出方向形成一植入角21(亦即，如第2E圖所示，將基板及磊晶結構1與硼離子束20形成植入角21)；以及步驟二：將基板10沿著垂直於基板10之軸旋轉一扭轉角22，並於開始旋轉基板10至結束旋轉基板10期間將硼離子束20以植入角21之角度佈植入至少一隔離區域範圍15內之覆蓋層16、能障層13、緩衝層12、成核層11以及基板10之內部，藉由硼離子束20之植入所產生電性隔離之效果而形成一隔離結構151，其中於第2F圖中之斜線部分即隔離結構151，係由至少一隔離區域範圍15內之已植入硼離子之覆蓋層16、能障層13、緩衝層12、成核層11以及基板10所構成；並藉由硼離子束20無法穿透光阻層14之特性，使硼離子束20無法佈植入至少一隔離區域範圍15以外之區域。
其中執行複數次離子佈植程序係可以選擇相同或不同之植入角21、相同或不同之扭轉角22、相同或不同之硼離子束20之佈植能量、相同或不同之硼離子束20之摻雜濃度。
請參閱第2G圖，係將剩餘之光阻層14以曝光顯影之方式去 除。
請參閱第2H圖，係包括了以下三個步驟：形成一源極17於 覆蓋層16上之一端；形成一汲極18於覆蓋層16上之另一端；以及形成一閘極19於覆蓋層16之上，且閘極19係介於源極17與汲極18之間。
在第三實施例中，植入角21係大於0度且小於10度。
在第三實施例中，扭轉角22係大於15度且小於30度。
在第三實施例中，硼離子束20之佈植能量係大於10KeV且小於300KeV。
在第三實施例中，硼離子束20之摻雜濃度係大於1011/cm-3且小於1013/cm-3。
在另一實施例中，其中構成覆蓋層16之材料係為矽摻雜型氮化鎵(GaN)或n+型氮化鎵(GaN)。
第四實施例：係與第三實施例大致相同，惟，執行複數次離子佈植程序包括以下四次離子佈植程序：一次第一離子佈植程序，其中硼離子束20之佈植能量係大於10KeV且小於50KeV，且硼離子束20之摻雜濃度係大於1011/cm-3且小於1013/cm-3；兩次第二離子佈植程序，其中硼離子束20之佈植能量係大於50KeV且小於200KeV，且硼離子束20之摻雜濃度係大於1012/cm-3且小於1013/cm-3；以及；一次第三離子佈植程序，其中硼離子束20之佈植能量係大於200KeV且小於300KeV，且硼離子束20之摻雜濃度係大於1012/cm-3且小於1013/cm-3。
在第四實施例中，其中構成基板10之材料係為碳化矽(SiC)；構成成核層11之材料係為氮化鋁(AlN)；構成緩衝層12之材料 係為氮化鎵(GaN)；構成能障層13之材料係為氮化鋁鎵(AlGaN)；構成覆蓋層16之材料係為氮化鎵(GaN)；其中植入角21係大於3度且小於9度；其中扭轉角22係大於17度且小於28度。
以上所述乃是本發明之具體實施例及所運用之技術手段，根據本文的揭露或教導可衍生推導出許多的變更與修正，仍可視為本發明之構想所作之等效改變，其所產生之作用仍未超出說明書及圖式所涵蓋之實質精神，均應視為在本發明之技術範疇之內，合先陳明。
綜上所述，依上文所揭示之內容，本發明確可達到發明之預期目的，提供一種高電子遷移率電晶體植入硼隔離結構之製程方法，極具產業上利用之價植，爰依法提出發明專利申請。
10‧‧‧基板
11‧‧‧成核層
12‧‧‧緩衝層
13‧‧‧能障層
151‧‧‧隔離結構
16‧‧‧覆蓋層
17‧‧‧源極
18‧‧‧汲極
19‧‧‧閘極

Claims (13)

  1. 一種高電子遷移率電晶體植入硼隔離結構之製程方法，包括以下步驟：形成一成核層於一基板之上，其中構成該基板之材料係為碳化矽(SiC)、矽(Si)、鑽石(Diamond)或藍寶石(Sapphire)；形成一緩衝層於該成核層之上；形成一能障層於該緩衝層之上；塗佈一光阻層於該能障層之上；劃定至少一隔離區域範圍於該光阻層之上表面；曝光顯影去除該至少一隔離區域範圍內之該光阻層；執行複數次一離子佈植程序，其中該離子佈植程序包括以下步驟：步驟一：將垂直於該基板之軸與一硼(B)離子束之射出方向形成一植入角；以及步驟二：將該基板沿著垂直於該基板之軸旋轉一扭轉角，並於開始旋轉該基板至結束旋轉該基板期間將該硼離子束以該植入角之角度佈植入該至少一隔離區域範圍內之該能障層、該緩衝層、該成核層以及該基板之內部，藉由該硼離子束之植入所產生電性隔離之效果而形成一隔離結構，其中該隔離結構係由該至少一隔離區域範圍內之已植入硼離子之該能障層、該緩衝層、該成核層以及該基板所構成；並藉由該硼離子束無法穿透該光阻層之特性，使該硼離子束無法佈植入該至少一隔離區域範圍以外之區域；其中該植入角係大於0度且小於10度，且該扭轉角係大於15度且小於30度；曝光顯影去除剩餘之該光阻層；形成一源極於該能障層上之一端； 形成一汲極於該能障層上之另一端；以及形成一閘極於該能障層之上，且該閘極係介於該源極與該汲極之間。
  2. 如申請專利範圍第1項所述之高電子遷移率電晶體植入硼隔離結構之製程方法，其中在形成該能障層之後而在塗佈該光阻層之前，先形成一覆蓋層於該能障層之上，再於該覆蓋層之上塗佈該光阻層；其中該硼離子束係佈植入該至少一隔離區域範圍內之該覆蓋層、該能障層、該緩衝層、該成核層以及該基板之內部而形成該隔離結構，其中該隔離結構係由該至少一隔離區域範圍內之已植入硼離子之該覆蓋層、該能障層、該緩衝層、該成核層以及該基板所構成；且該源極係形成於該覆蓋層上之一端；該汲極係形成於該覆蓋層上之另一端；該閘極係形成於該覆蓋層之上，且該閘極係介於該源極與該汲極之間。
  3. 如申請專利範圍第2項所述之高電子遷移率電晶體植入硼隔離結構之製程方法，其中構成該覆蓋層之材料係為氮化鎵(GaN)。
  4. 如申請專利範圍第3項所述之高電子遷移率電晶體植入硼隔離結構之製程方法，其中構成該覆蓋層之材料係為矽摻雜型氮化鎵(GaN)或n+型氮化鎵(GaN)。
  5. 如申請專利範圍第1、2或3項所述之高電子遷移率電晶體植入硼隔離結 構之製程方法，其中執行複數次該離子佈植程序包括以下四次該離子佈植程序：一次第一離子佈植程序，其中該硼離子束之佈植能量係大於10KeV且小於50KeV，且該硼離子束之摻雜濃度係大於1011/cm-3且小於1013/cm-3；兩次第二離子佈植程序，其中該硼離子束之佈植能量係大於50KeV且小於200KeV，且該硼離子束之摻雜濃度係大於1012/cm-3且小於1013/cm-3；以及一次第三離子佈植程序，其中該硼離子束之佈植能量係大於200KeV且小於300KeV，且該硼離子束之摻雜濃度係大於1012/cm-3且小於1013/cm-3。
  6. 如申請專利範圍第5項所述之高電子遷移率電晶體植入硼隔離結構之製程方法，其中構成該成核層之材料係為氮化鋁(AlN)；構成該緩衝層之材料係為氮化鎵(GaN)；構成該能障層之材料係為氮化鋁鎵(AlGaN)。
  7. 如申請專利範圍第5項所述之高電子遷移率電晶體植入硼隔離結構之製程方法，其中該植入角係大於3度且小於9度，且該扭轉角係大於17度且小於28度。
  8. 如申請專利範圍第1項所述之高電子遷移率電晶體植入硼隔離結構之製程方法，其中該硼離子束之佈植能量係大於10KeV且小於300KeV。
  9. 如申請專利範圍第1項所述之高電子遷移率電晶體植入硼隔離結構之製程方法，其中該硼離子束之摻雜濃度係大於1011/cm-3且小於1013/cm-3。
  10. 如申請專利範圍第1項所述之高電子遷移率電晶體植入硼隔離結構之製程方法，其中構成該緩衝層之材料係為氮化鎵(GaN)、氮化鋁鎵(AlGaN)或氮化鋁(AlN)。
  11. 如申請專利範圍第1項所述之高電子遷移率電晶體植入硼隔離結構之製程方法，其中構成該能障層之材料係為氮化鋁鎵(AlGaN)或氮化銦鋁(InAlN)。
  12. 如申請專利範圍第1項所述之高電子遷移率電晶體植入硼隔離結構之製程方法，其中執行複數次該離子佈植程序係選擇相同或不同之該植入角、相同或不同之該扭轉角、相同或不同之該硼離子束之佈植能量、相同或不同之該硼離子束之摻雜濃度。
  13. 如申請專利範圍第1項所述之高電子遷移率電晶體植入硼隔離結構之製程方法，其中構成該成核層之材料係為氮化鋁(AlN)。
TW103114725A 2014-04-23 2014-04-23 高電子遷移率電晶體植入硼隔離結構之製程方法 TWI556321B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103114725A TWI556321B (zh) 2014-04-23 2014-04-23 高電子遷移率電晶體植入硼隔離結構之製程方法
US14/335,718 US9136345B1 (en) 2014-04-23 2014-07-18 Method to produce high electron mobility transistors with Boron implanted isolation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103114725A TWI556321B (zh) 2014-04-23 2014-04-23 高電子遷移率電晶體植入硼隔離結構之製程方法

Publications (2)

Publication Number Publication Date
TW201541524A TW201541524A (zh) 2015-11-01
TWI556321B true TWI556321B (zh) 2016-11-01

Family

ID=54063617

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103114725A TWI556321B (zh) 2014-04-23 2014-04-23 高電子遷移率電晶體植入硼隔離結構之製程方法

Country Status (2)

Country Link
US (1) US9136345B1 (zh)
TW (1) TWI556321B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115274413A (zh) * 2022-08-02 2022-11-01 中国科学院苏州纳米技术与纳米仿生研究所 GaN基半导体器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200828421A (en) * 2006-12-28 2008-07-01 Hynix Semiconductor Inc Method of ion implantation and method of fabricating a semiconductor device
TW201344902A (zh) * 2012-03-19 2013-11-01 富士通股份有限公司 半導體裝置及其製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW466768B (en) * 2000-12-30 2001-12-01 Nat Science Council An In0.34Al0.66As0.85Sb0.15/InP HFET utilizing InP channels
KR100578656B1 (ko) * 2003-06-30 2006-05-11 에스티마이크로일렉트로닉스 엔.브이. 플래시 메모리 소자의 플로팅 게이트 형성방법
JP2008270521A (ja) * 2007-04-20 2008-11-06 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP2012023321A (ja) * 2010-07-16 2012-02-02 Panasonic Corp 半導体トランジスタおよびその製造方法
KR20130094018A (ko) * 2012-02-15 2013-08-23 에스케이하이닉스 주식회사 반도체장치 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200828421A (en) * 2006-12-28 2008-07-01 Hynix Semiconductor Inc Method of ion implantation and method of fabricating a semiconductor device
TW201344902A (zh) * 2012-03-19 2013-11-01 富士通股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
US9136345B1 (en) 2015-09-15
TW201541524A (zh) 2015-11-01

Similar Documents

Publication Publication Date Title
US9349862B2 (en) Method of fabricating semiconductor devices
CN103985636B (zh) 调整多阈值电压的FinFET/三栅极沟道掺杂
TWI696291B (zh) 處理三維元件的方法、處理鰭狀場效電晶體元件的方法及形成鰭狀場效電晶體元件的方法
JPH0590401A (ja) 半導体装置及びその製造方法
CN106887408B (zh) 一种半导体器件的制造方法
CN103730420A (zh) Cmos晶体管的制作方法
CN114566432A (zh) 半导体器件的制作方法以及半导体器件
WO2015169052A1 (zh) 一种finfet制造方法
CN106298657B (zh) Pmos器件及其集成工艺方法
TWI556321B (zh) 高電子遷移率電晶體植入硼隔離結構之製程方法
CN105185746B (zh) Cmos器件工艺中锗硅外延层的制备方法
CN104124142B (zh) 一种半导体器件及其制造方法
CN105097509B (zh) 高电子迁移率电晶体植入硼隔离结构的制作方法
CN106328531B (zh) 鳍式场效应晶体管的形成方法
CN111627816A (zh) 半导体结构及其形成方法
US9224604B2 (en) Device and method for forming sharp extension region with controllable junction depth and lateral overlap
CN106558494A (zh) 半导体器件的形成方法
TWI682440B (zh) 半導體裝置的製造方法
US6117742A (en) Method for making a high performance transistor
CN105742187A (zh) 一种抑制pmosfet器件短沟道效应的方法
CN108878275A (zh) 半导体器件的制备方法
US8114725B1 (en) Method of manufacturing MOS device having lightly doped drain structure
CN107731689B (zh) 半导体结构的形成方法
KR20060079608A (ko) 반도체 소자의 제조 방법
CN120786934A (zh) 一种半导体器件的制造方法及半导体器件

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees