TWI682440B - 半導體裝置的製造方法 - Google Patents
半導體裝置的製造方法 Download PDFInfo
- Publication number
- TWI682440B TWI682440B TW105118781A TW105118781A TWI682440B TW I682440 B TWI682440 B TW I682440B TW 105118781 A TW105118781 A TW 105118781A TW 105118781 A TW105118781 A TW 105118781A TW I682440 B TWI682440 B TW I682440B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- photoresist layer
- polycrystalline silicon
- photoresist
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 126
- 239000012535 impurity Substances 0.000 claims abstract description 61
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 56
- 238000005468 ion implantation Methods 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 15
- 239000002904 solvent Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 8
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 239000003795 chemical substances by application Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims 1
- 230000005465 channeling Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 182
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 9
- 239000000463 material Substances 0.000 description 5
- 238000004380 ashing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- -1 openings Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
用以抑制對於多結晶矽層(4)之離子注入時的通道現象(channeling)之半導體裝置的製造方法是使使用在多結晶矽層(4)的圖案化之第1光阻劑層(5)露出於第2光阻劑層(8)的開口部，以第1光阻劑層(5)作為由多結晶矽層(4)所成的閘極電極(4-1)的遮罩，離子注入雜質。
Description
本發明是有關半導體裝置的製造方法，特別是有關對於多結晶矽層的圖案自我對準地形成離子注入雜質層之製造方法。
作為對於多結晶矽層的圖案之自我對準的雜質層的形成的利用例之一，可舉在以往MOS電晶體的製造中，形成電晶體的源極．汲極領域的雜質層。取以下所示的工程。
首先，如圖2(a)所示般，例如在矽基板11形成元件分離絕緣膜12、及閘極絕緣膜13。接著，將多結晶矽層14形成於矽基板11上的全面之後，塗佈光阻劑，以對應於多結晶矽層14的圖案化之光罩進行曝光，形成第1光阻劑層15。
其次，如圖2(b)所示般，以第1光阻劑層15作為遮罩材，蝕刻除去多結晶矽層14，形成由多結晶矽層14所成的閘極電極14-1、14-2、電阻14-3及配線之後，除去
第1光阻劑層15。
其次，如圖2(c)所示般，以所望例如以閘極電極14-1作為電極的MOS電晶體的源極．汲極能夠形成所望的領域之方式，使第2光阻劑層16圖案化，藉由離子注入法來選擇性地形成源極．汲極雜質層17。
此時進行雜質的離子注入之第2光阻劑層16的開口部是不僅所望的MOS電晶體的源極．汲極領域上，連在閘極電極14-1上也形成，因此閘極電極14-1會成為離子注入時的遮罩，使能夠在閘極電極14-1自我對準地形成源極．汲極雜質層17。
藉此，具有以下所示的優點。
(1)無須考慮源極．汲極雜質層與閘極電極的光阻劑圖案加工的對準偏離，該部分電晶體的微細化成為可能。
(2)無須將源極．汲極雜質層用的光阻劑圖案微細加工成必要以上，至少可更平易地進行源極．汲極雜質層用的加工。
如以上所示般，對於多結晶矽層的閘極電極圖案自我對準地形成持有源極．汲極雜質層的MOS電晶體。
更如圖2(d)所示般，因應所需，例如對於以閘極電極14-2作為電極的MOS電晶體，在所望的領域重複進行上述圖2(c)的工程，形成源極．汲極雜質層18，形成複數種類的MOS電晶體。
自我對準地持有源極．汲極雜質層的MOS電晶體及其製造方法是常為人所知，例如在非專利文獻1中揭示藉由
上述工程來形成MOS電晶體的源極．汲極雜質層的方法。
[非專利文獻1]岸野正剛著「超LSI材料．製程的基礎」Ohmsha, Ltd.、昭和62年12月25日、p.11-12
然而，非專利文獻1所示的MOS電晶體的製造方法是具有以下所示的不良情況。
由於一般被使用作為電晶體的閘極電極的多結晶矽層是由單結晶晶粒(grain)的集合體所成，因此在源極．汲極雜質的離子注入時藉由注入雜質通過晶粒間的間隙的通道現象，穿透由多結晶矽層所成的閘極電極，在閘極電極下矽基板的電晶體的通道領域也被注入雜質。
這是決定電晶體的臨界值的重要要素之一的通道領域的雜質濃度大幅度偏差成為主要因素，阻礙電晶體性能的安定化。
於是，在本案發明中是以提供一種可防止通道現象，使電晶體的臨界值安定化之MOS電晶體的製造方法為課題。
為了解決上述課題，本發明是對於多結晶矽層的圖案
自我對準地形成雜質層時，取以下記載的手段。
(1)留下使用於多結晶矽層的圖案化之第1光阻劑層，離子注入雜質。
(2)留下使用於多結晶矽層的圖案化之第1光阻劑層，使雜質層用的第2光阻劑層圖案化，離子注入雜質。
本發明是在多結晶矽層的圖案留下第1光阻劑層，進行雜質層形成的離子注入，藉此持有以下記載的效果。
(1)可抑制隔著多結晶矽層的圖案的離子注入時的通道現象，例如即使對於多結晶矽層的閘極電極自我對準地藉由離子注入來形成MOS電晶體的源極．汲極雜質層，也會因為沒有往電晶體的通道領域的雜質注入，所以可以使電晶體的臨界值安定化。
(2)在離子注入前不必除去多結晶矽層的圖案上的第1光阻劑層，在後續的光阻劑除去工程，例如第2光阻劑層除去時除去第1光阻劑層，因此可削減工程。
1、11‧‧‧矽基板
2、12‧‧‧元件分離絕緣膜
3、13‧‧‧閘極絕緣膜
4、14‧‧‧多結晶矽層
4-1、4-2、14-1、14-2‧‧‧閘極電極
4-3、14-3‧‧‧由多結晶矽層所成的配線．電阻膜
5、15‧‧‧第1光阻劑層
6‧‧‧阻劑硬化層
7、9、10、17、18‧‧‧源極．汲極雜質層
8、16‧‧‧第2光阻劑層
圖1是表示本發明的半導體裝置的製造方法的工程順剖面圖。
圖2是表示以往的半導體裝置的製造方法的工程順剖面圖。
以下，參照圖面說明有關本發明的實施形態。
首先，如圖1(a)所示般，例如在矽基板1形成元件分離絕緣膜2及閘極絕緣膜3。接著將多結晶矽層4形成於矽基板1上的全面之後，塗佈光阻劑，以對應於多結晶矽層4的圖案化之光罩來進行曝光，形成第1光阻劑層5。
接著，對於第1光阻劑層5被圖案化的矽基板表面進行UV(紫外線)照射，在光阻劑層5的表面形成持有耐溶劑性及耐曝光性的阻劑硬化層6。
此時的UV照射是只要為溫度170~190℃、UV曝光量12~15J/cm2的範圍的條件，便可形成目的之持有耐溶劑性及耐曝光性的阻劑硬化層6。
一般將光阻劑曝光．顯像而形成圖案後，以稍微高的溫度來進行烘烤，將光阻劑內的有機溶劑往外部排出，雖加入烘烤阻劑層的工程，但如此的單純的烘烤是無法期待對於光阻劑層表面之耐溶劑性或耐曝光性的效果。
其次，如圖1(b)所示般，以具有阻劑硬化層6的第1光阻劑層5作為遮罩材，蝕刻除去多結晶矽層4，形成由多結晶矽層4所成的閘極電極4-1、4-2、電阻膜4-3及配線。作為閘極電極或電阻膜是除了多結晶矽層以外，亦可使用鈦或鉭或鎢等的高熔點金屬或該等的金屬矽化物等的單層膜或層疊膜。
接著，亦可在閘極電極4-1、4-2、電阻膜4-3及配線上留下具有阻劑硬化層6的第1光阻劑層5，因應所需，
在矽基板1全面進行離子注入，對於由多結晶矽層所成的閘極電極4-1、4-2自我對準地形成源極．汲極雜質層7。由於在閘極電極4-1、4-2、電阻膜4-3及配線上是有具有阻劑硬化層6的第1光阻劑層5，因此可抑制被離子注入的雜質離子的通道現象。
其次，如圖1(c)所示般，從具有阻劑硬化層6的第1光阻劑層5上塗佈第2光阻劑層8之後圖案化。由於第1光阻劑層5是被形成圖案，且底層的多結晶矽層4會被蝕刻，因此在矽基板表面是存在第1光阻劑層5的厚度加上多結晶矽層4的厚度的階差。此階差會有阻礙第2光阻劑層8的塗佈擴展而產生塗佈不均的情形。
藉由使在第2光阻劑層形成中阻劑塗佈時的阻劑滴下量比在第1光阻劑層形成中阻劑塗佈時的阻劑滴下量更多，可迴避上述的塗佈不均。在後述的第3光阻劑層形成中也同樣，使在第3光阻劑層形成中阻劑塗佈時的阻劑滴下量比在第1光阻劑層形成中阻劑塗佈時的阻劑滴下量更多，可迴避上述的塗佈不均。另外，即使形成第2光阻劑層的阻劑滴下量與形成第3光阻劑層的阻劑滴下量為同量也無妨。藉由利用使在第2及第3光阻劑層形成中阻劑塗佈之阻劑的黏度比在第1光阻劑層形成中阻劑塗佈之阻劑的黏度更高的手法，亦可迴避塗佈不均。
其次，以所望例如以閘極電極4-1作為電極的MOS電晶體的源極．汲極能夠形成所望的領域之方式，在第2光阻劑層8設置開口部，藉由離子注入法來選擇性地形成
源極．汲極雜質層9。在開口部是最初被形成之具有阻劑硬化層6的第1光阻劑層5會露出。
進行雜質的離子注入之第2光阻劑層8的開口部是不僅所望的MOS電晶體的源極．汲極領域上，連閘極電極4-1上也被形成，但由於使用在第1光阻劑層5形成第2光阻劑層8的雙掩膜(double resist)法，因此可用第1光阻劑層來選擇性地遮罩所望的閘極電極，對於由多結晶矽層所成的閘極電極，以僅所望的部分被注入雜質的方式，自我對準地選擇性地進行雜質的離子注入。由於在閘極電極4-1上是有具有阻劑硬化層6的第1光阻劑層5，因此抑制被離子注入的雜質離子的通道現象。
藉此，具有以下所示的優點。
(1)無須考慮源極．汲極雜質層與閘極電極的光阻劑圖案加工的對準偏離，該部分電晶體的微細化成為可能。
(2)無須將源極．汲極雜質層用的光阻劑圖案微細加工成必要以上，至少可更平易進行源極．汲極雜質層用的加工。
(3)因為在由多結晶矽層所成的閘極電極上有光阻劑層，所以可抑制雜質離子注入時的通道現象。
(4)由於在離子注入前不必除去多結晶矽層的圖案上的第1光阻劑層，可在後續的光阻劑除去工程，例如第2光阻劑層除去時除去第1光阻劑層，因此可削減工程。
並且，藉由在先前的圖1(a)所示的第1光阻劑層5有阻劑硬化層6，即使塗佈第2光阻劑層8，溶劑也不會浸
透至第1光阻劑層5，不會有第1光阻劑層的圖案變形的情形。
而且，在第2光阻劑層8需要重作(rework）時，可不使用光罩，將塗佈第2光阻劑層或被圖案化的矽基板表面予以全面曝光。即使第2光阻劑層被圖案化，第1光阻劑層5暴露，因為藉由阻劑硬化層6而具有耐曝光性及耐溶劑性，所以全面曝光及為了之後繼續的第2光阻劑層除去的鹼性溶劑處理不會有影響第1光阻劑層的情形。如以上所示般，對於多結晶矽層的閘極電極圖案自我對準地形成持有源極．汲極雜質層的MOS電晶體。
並且，雖不是在第1光阻劑層5的圖案化後，而是在多結晶矽層4的蝕刻後進行UV照射之阻劑硬化層6的形成，也可取得耐曝光性及耐溶劑性的效果，但因為藉由一般性UV照射之烘烤產生第1光阻劑層的縮退，所以在比被蝕刻的多結晶矽層4的圖案還靠內側形成有持阻劑硬化層6的第1光阻劑層5，阻劑縮退後的部分是成為多結晶矽層的表面會暴露的情形。
此多結晶矽層的表面所暴露的部分是在之後接續的源極．汲極雜質的離子注入中，成為遮罩材的是僅多結晶矽層，藉由作為前述的課題所舉的離子注入的通道現象，在閘極電極下矽基板的電晶體的通道領域也被注入雜質，擴大電晶體的臨界值偏差。而且，若程度嚴重，則在多結晶矽層的表面暴露部正下面也形成源極．汲極領域，招致阻礙對於閘極電極圖案自我對準地形成源極．汲極雜質層。
另一方面，如在本案實施例說明般，第1光阻劑層5的圖案化後，在多結晶矽層4的蝕刻前進行UV照射，若形成阻劑硬化層6，則多結晶矽層的蝕刻是以縮退後的光阻劑圖案作為遮罩進行，因此可維持蝕刻後的多結晶矽層之閘極電極的全部的上表面會以持阻劑硬化層6的第1光阻劑層所覆蓋的狀態，由於成為源極．汲極雜質離子注入時的完全的遮罩材，因此可完美地進行源極．汲極雜質層之對於閘極電極的自我對準的形成或通道現象的防止。
又，如圖1(d)所示般，若為必要，則例如對於以閘極電極4-2作為電極的MOS電晶體，在所望的領域重複進行上述圖1(c)的工程，藉此形成源極．汲極雜質層10，可形成複數種類的MOS電晶體。亦即，使塗佈的光阻劑層、開口部、雜質變化來重複進行：在選擇性除去第2光阻劑層之後，在第1光阻劑層上塗佈第3光阻劑層後圖案化，在第3光阻劑層的一部分設置第2開口部，使第1光阻劑層露出於此第2開口部，然後從第2開口部離子注入第2雜質，形成源極．汲極雜質層，藉此形成複數種類的MOS電晶體。
重複進行圖1(c)的工程時，在多結晶矽層上的第1光阻劑層上作為雙掩膜而被形成的源極．汲極雜質層用的光阻劑層是若源極．汲極雜質層的離子注入濃度為5×1014atms/cm2以下，則即使是濕式法亦即僅光阻劑除去用溶劑也可除去，因此只要具有阻劑硬化層的第1光阻劑層的對溶劑性持續，便可進行複數次在多結晶矽層上留下第1光
阻劑層之雜質層用光阻劑層形成及離子注入處理。
另一方面，在持有阻劑硬化層的第1光阻劑層是實施一般被適用於高濃度佈植等處理後的光阻劑層之光阻劑的灰化處理。雖在第1光阻劑層5有阻劑硬化層6，但由於僅阻劑表面部分，因此可藉由灰化處理來除去阻劑硬化層6，除去阻劑硬化層6後，可藉由通常的光阻劑除去用溶劑來除去第1光阻劑層及作為雙掩膜形成的光阻劑層的雙方。
當然，除去作為雙掩膜形成的光阻劑層後，對第1光阻劑實施灰化處理，藉由溶劑處理來除去第1光阻劑也無任何問題。
另外，本發明的源極．汲極雜質層是不限於高濃度的N型或P型雜質層，亦包含在MOS電晶體的最終形態成為構成源極．汲極的一部分，例如LDD(Lightly Doped Drain)或DDD(Double Diffused Drain)、作為源極．汲極間穿透固定器(punch-through stopper)的口袋佈植層或環型佈植層。
同樣，雖本發明是舉MOS電晶體的源極．汲極雜質層的製造方法作為一例，但並非限於此，當然亦可適用在對於多結晶矽層的圖案自我對準地形成之雜質層的製造方法。
1‧‧‧矽基板
2‧‧‧元件分離絕緣膜
3‧‧‧閘極絕緣膜
4‧‧‧多結晶矽層
4-1、4-2‧‧‧閘極電極
4-3‧‧‧由多結晶矽層所成的配線．電阻膜
5‧‧‧第1光阻劑層
6‧‧‧阻劑硬化層
7、9、10‧‧‧源極．汲極雜質層
8‧‧‧第2光阻劑層
Claims (11)
- 一種半導體裝置的製造方法，係對於半導體基板上的多結晶矽層的圖案自我對準地形成雜質層之半導體裝置的製造方法，其特徵係由下列工程所構成，在半導體基板上形成多結晶矽層的工程；在前述多結晶矽層上塗佈構成雙掩膜的第1光阻劑層之後圖案化的工程；對被圖案化的前述第1光阻劑層進行UV照射的工程；以前述UV照射後的第1光阻劑層作為遮罩，蝕刻前述多結晶矽層而形成由前述多結晶矽層所成的閘極電極及電阻膜的工程；在前述UV照射後的第1光阻劑層上塗佈第2光阻劑層後圖案化，在前述第2光阻劑層的一部分設置開口部，使前述第1光阻劑層露出於前述開口部的工程；及對前述開口部離子注入第1雜質的工程。
- 如申請專利範圍第1項之半導體裝置的製造方法，其中，更具有：接續於離子注入前述第1雜質的工程，除去前述第2光阻劑層之工程；在前述第1光阻劑層上塗佈第3光阻劑層後圖案化，在前述第3光阻劑層的一部分設置第2開口部，使前述第1光阻劑層露出於前述第2開口部的工程；及對前述第2開口部離子注入第2雜質的工程。
- 如申請專利範圍第2項之半導體裝置的製造方法，其中，在除去前述第2光阻劑層的工程中，使用光阻劑除去用溶劑。
- 如申請專利範圍第1項之半導體裝置的製造方法，其中，前述開口部至少被形成於MOS電晶體的源極.汲極雜質層形成領域上。
- 如申請專利範圍第1項之半導體裝置的製造方法，其中，更具有：在形成由前述多結晶矽層所成的閘極電極及電阻膜的工程之後，留下前述UV照射後的第1光阻劑層，在前述半導體基板的全面進行離子注入，對於由前述多結晶矽層所成的閘極電極自我對準地形成源極.汲極雜質層之工程。
- 如申請專利範圍第1或5項之半導體裝置的製造方法，其中，在使前述第1光阻劑層圖案化的工程後，且蝕刻前述多結晶矽層的工程前，進行對前述被圖案化的前述第1光阻劑層照射UV的工程。
- 如申請專利範圍第2~4項中的任一項所記載之半導體裝置的製造方法，其中，在使前述第1光阻劑層圖案化的工程後，且蝕刻前述多結晶矽層的工程前，進行對前述被圖案化的前述第1光阻劑層照射UV的工程。
- 如申請專利範圍第1~5項中的任一項所記載之半導體裝置的製造方法，其中，使形成前述第2光阻劑層的阻劑滴下量比形成前述第1光阻劑層的阻劑滴下量更多。
- 如申請專利範圍第2~4項中的任一項所記載之半 導體裝置的製造方法，其中，使形成前述第3光阻劑層的阻劑滴下量比形成前述第1光阻劑層的阻劑滴下量更多。
- 如申請專利範圍第1~5項中的任一項所記載之半導體裝置的製造方法，其中，使形成前述第2光阻劑層的阻劑的黏度比形成前述第1光阻劑層的阻劑的黏度更高。
- 如申請專利範圍第2~4項中的任一項所記載之半導體裝置的製造方法，其中，使形成前述第3光阻劑層的阻劑的黏度比形成前述第1光阻劑層的阻劑的黏度更高。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015131483 | 2015-06-30 | ||
| JP2015-131483 | 2015-06-30 | ||
| JP2016-040080 | 2016-03-02 | ||
| JP2016040080A JP6736314B2 (ja) | 2015-06-30 | 2016-03-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201705228A TW201705228A (zh) | 2017-02-01 |
| TWI682440B true TWI682440B (zh) | 2020-01-11 |
Family
ID=57831382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105118781A TWI682440B (zh) | 2015-06-30 | 2016-06-15 | 半導體裝置的製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6736314B2 (zh) |
| TW (1) | TWI682440B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW405174B (en) * | 1996-09-20 | 2000-09-11 | Hitachi Ltd | Process for manufacturing semiconductor integrated circuit device |
| TW580733B (en) * | 1998-09-09 | 2004-03-21 | Fujitsu Ltd | Dry etching process and a fabrication process of a semiconductor device using such a dry etching process |
| TW200407998A (en) * | 2002-08-14 | 2004-05-16 | Lam Res Corp | Method and compositions for hardening photoresist in etching processes |
| US20100044798A1 (en) * | 2008-06-09 | 2010-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistor device and a method of manufacturing the same |
| US20150301454A1 (en) * | 2014-04-16 | 2015-10-22 | Canon Kabushiki Kaisha | Semiconductor device manufacturing method and resist pattern forming method |
-
2016
- 2016-03-02 JP JP2016040080A patent/JP6736314B2/ja active Active
- 2016-06-15 TW TW105118781A patent/TWI682440B/zh not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW405174B (en) * | 1996-09-20 | 2000-09-11 | Hitachi Ltd | Process for manufacturing semiconductor integrated circuit device |
| TW580733B (en) * | 1998-09-09 | 2004-03-21 | Fujitsu Ltd | Dry etching process and a fabrication process of a semiconductor device using such a dry etching process |
| TW200407998A (en) * | 2002-08-14 | 2004-05-16 | Lam Res Corp | Method and compositions for hardening photoresist in etching processes |
| US20100044798A1 (en) * | 2008-06-09 | 2010-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistor device and a method of manufacturing the same |
| US20150301454A1 (en) * | 2014-04-16 | 2015-10-22 | Canon Kabushiki Kaisha | Semiconductor device manufacturing method and resist pattern forming method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017017308A (ja) | 2017-01-19 |
| TW201705228A (zh) | 2017-02-01 |
| JP6736314B2 (ja) | 2020-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9870954B2 (en) | Simultaneous formation of source/drain openings with different profiles | |
| JP2007053343A5 (zh) | ||
| TW201501243A (zh) | 薄膜電晶體和主動矩陣有機發光二極體組件及製造方法 | |
| CN108807281B (zh) | 半导体器件及其形成方法 | |
| US9865463B2 (en) | Method of manufacturing a semiconductor device | |
| TWI682440B (zh) | 半導體裝置的製造方法 | |
| US7517640B2 (en) | Method for removing photoresist using a thermal bake in the presence of hydrogen and a semiconductor device manufactured using the same | |
| KR100766255B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN111243956A (zh) | 半导体制作工艺 | |
| KR100739246B1 (ko) | 반도체 소자의 소스/드레인영역 형성방법 | |
| KR100470393B1 (ko) | 듀얼게이트 반도체소자의 제조방법 | |
| US20070148841A1 (en) | Method for forming transistor in semiconductor device | |
| KR100223935B1 (ko) | 반도체소자 제조방법 | |
| JPS6074663A (ja) | 相補型半導体装置の製造方法 | |
| CN105097699B (zh) | 一种显示面板制作方法 | |
| KR100678326B1 (ko) | 반도체 소자의 제조 방법 | |
| CN117174659A (zh) | 晶体管的制造方法 | |
| JP2016012690A (ja) | 半導体装置の製造方法 | |
| CN106887429B (zh) | 半导体存储器件的制造方法 | |
| KR100241535B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| CN101499423B (zh) | 半导体元件及其制造方法及互补式半导体元件的制造方法 | |
| KR100782783B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US7446008B2 (en) | Method for fabricating silicide layers for semiconductor device | |
| KR100905182B1 (ko) | 반도체 소자 형성 방법 | |
| JP2003209121A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |