CN114566432A - 半导体器件的制作方法以及半导体器件 - Google Patents
半导体器件的制作方法以及半导体器件 Download PDFInfo
- Publication number
- CN114566432A CN114566432A CN202210463029.8A CN202210463029A CN114566432A CN 114566432 A CN114566432 A CN 114566432A CN 202210463029 A CN202210463029 A CN 202210463029A CN 114566432 A CN114566432 A CN 114566432A
- Authority
- CN
- China
- Prior art keywords
- substrate
- dielectric layer
- gate
- mentioned
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 87
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims abstract description 111
- 125000006850 spacer group Chemical group 0.000 claims abstract description 49
- 230000008569 process Effects 0.000 claims abstract description 46
- 238000005530 etching Methods 0.000 claims abstract description 29
- 238000005468 ion implantation Methods 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims description 30
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims 1
- 229910052801 chlorine Inorganic materials 0.000 claims 1
- 239000000460 chlorine Substances 0.000 claims 1
- 238000002955 isolation Methods 0.000 description 23
- 238000011049 filling Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- XFXPMWWXUTWYJX-UHFFFAOYSA-N Cyanide Chemical compound N#[C-] XFXPMWWXUTWYJX-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
- H10D30/0229—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET forming drain regions and lightly-doped drain [LDD] simultaneously, e.g. using implantation through a T-shaped mask
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请提供了一种半导体器件的制作方法以及半导体器件，该方法包括：提供预备基底，预备基底包括衬底以及位于衬底上的栅极；形成步骤，在预备基底的裸露表面上形成第一介质层；去除步骤，至少去除衬底的水平表面上以及栅极的水平表面上的第一介质层，剩余的第一介质层形成位于栅极两侧的子侧墙，得到基底；循环步骤，依次进行形成步骤以及去除步骤至少一次，直到栅极两侧的第一侧墙的在水平方向上的厚度达到预定厚度，第一侧墙由多个子侧墙构成，水平方向与基底的厚度方向垂直；对第一侧墙两侧的衬底进行离子注入，形成轻掺杂源区和/或轻掺杂漏区。本申请缓解了小线宽半导体器件的侧壁刻蚀过程中基脚残留的问题。
Description
技术领域
本申请涉及半导体领域，具体而言，涉及一种半导体器件的制作方法以及半导体器件。
背景技术
随着半导体器件的线宽越做越小，线宽40/55/65/90nm等先进制程中，在刻蚀形成侧壁时，会由于衬底表面上的侧壁材料刻蚀不干净，造成基脚（footing）残留问题，残留的基脚会影响后续制程中离子注入的效果，进而影响最终得到的半导体器件的良率。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种半导体器件的制作方法以及半导体器件，以解决现有技术中小线宽半导体器件的侧壁刻蚀过程中基脚残留的问题。
为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件的制作方法，包括：提供步骤，提供预备基底，所述预备基底包括衬底以及位于所述衬底上的栅极；形成步骤，在所述预备基底的裸露表面上形成第一介质层；去除步骤，至少去除所述衬底的水平表面上以及所述栅极的水平表面上的所述第一介质层，剩余的所述第一介质层形成位于所述栅极两侧的子侧墙，得到基底，所述水平表面与所述基底的厚度方向垂直；循环步骤，依次进行所述形成步骤以及所述去除步骤至少一次，直到所述栅极两侧的第一侧墙的在水平方向上的厚度达到预定厚度，所述第一侧墙由多个所述子侧墙构成，所述水平方向与所述基底的厚度方向垂直；注入步骤，对所述第一侧墙两侧的所述衬底进行离子注入，形成轻掺杂源区和/或轻掺杂漏区。
可选地，所述循环步骤中，相邻的两次所述形成步骤中形成的所述第一介质层的材料的不同。
可选地，所述形成步骤包括以下之一：采用炉管工艺在所述预备基底的裸露表面上形成氧化物层或者氮化物层，得到所述第一介质层，或者采用气相沉积法在所述预备基底的裸露表面上形成氧化物层或者氮化物层，得到所述第一介质层。
可选地，所述去除步骤包括：将形成有所述第一介质层的所述预备基底置于反应室中；从所述反应室的顶部向所述反应室中通入刻蚀气体，以去除所述栅极两侧部分的所述第一介质层、所述衬底的水平表面上以及所述栅极的水平表面上的所述第一介质层，得到所述子侧墙。
可选地，所述刻蚀气体包括氯气或者四氟化碳。
可选地，在所述注入步骤之后，所述方法还包括：在所述第一侧墙远离所述栅极的表面上形成第二侧墙；对所述轻掺杂源区和/或所述轻掺杂漏区进行退火。
可选地，所述衬底的材料包括硅，所述栅极的材料包括多晶硅，所述第一侧墙的材料包括二氧化硅、氮化硅以及氮化钛中的至少一种。
可选地，所述半导体器件的线宽为40nm~180nm。
可选地，所述预定厚度的范围为10nm~200nm。
根据本申请的另一方面，还提供了一种半导体器件，所述半导体器件为采用任一种所述的方法制作得到的。
应用本申请的技术方案，所述的半导体器件的制作方法中，首先，提供包括衬底以及位于所述衬底上的栅极的预备基底；然后，依次循环进行在所述预备基底的裸露表面上形成第一介质层的形成步骤、以及至少去除所述衬底的水平表面上以及所述栅极的水平表面上的所述第一介质层，在栅极两侧形成子侧墙的去除步骤，直到所述子侧墙在水平方向上的总厚度达到预定厚度，得到第一侧墙；最后，在第一侧墙两侧的衬底中进行离子注入，形成轻掺杂源漏区。相比现有技术中侧壁刻蚀过程中基脚残留的问题，本申请的所述方法中，通过多次形成第一介质层以及多次去除所述第一介质层，每次形成的第一介质层的厚度都较小，那么去除水平面上的第一介质层的过程较为容易控制，这样在保证能形成要求厚度的所述第一侧墙的同时，使得经过本申请的多次形成以及去除的循环步骤，基本不会存在基脚的残留问题，缓解了一次刻蚀无法刻蚀到位的问题，进而缓解了现有技术中基脚残留造成的半导体器件的性能以及制作良率较差的问题。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1至图3示出了根据本申请的实施例的半导体器件的制作方法在各工艺步骤后得到的结构示意图；
图4示出了根据本申请的实施例的半导体器件的制作方法的流程示意图；
图5至图12示出了根据本申请的另一种实施例的半导体器件的制作方法在各工艺步骤后得到的结构示意图。
其中，上述附图包括以下附图标记：
10、衬底；20、第一介质层；30、栅极；40、基脚；50、第一侧墙；60、轻掺杂区域；70、第二介质层；80、第二侧墙；500、子侧墙。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是，当元件（诸如层、膜、区域、或衬底）描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术所介绍的，现有技术中小线宽半导体器件的侧壁刻蚀过程中存在基脚残留的问题，为了解决如上问题，本申请提出了一种半导体器件的制作方法以及半导体器件。
在实际的应用过程中，如图1至图3所示，通过在衬底10以及栅极30的裸露表面上形成第一介质层20，得到如图1所示的结构，再刻蚀上述第一介质层20，形成位于栅极两个侧壁上的第一侧墙50，得到如图2所示的结构。上述形成第一侧墙50的过程中，一步刻蚀会存在刻蚀不到位，造成刻蚀不足的问题，即栅极30两侧衬底10表面上的第一介质层未能刻蚀干净，产生如图2所示的基脚40残留。而如图3所示，残留的基脚40会阻挡后续向基脚40覆盖的衬底10进行离子注入的效果，基脚40覆盖的位置对应无注入离子，造成离子注入区域的注入均匀性以及完整性较差，影响源漏区域的形成效果，且影响半导体器件整体的制作良率。
针对上述情形，本申请的一种典型的实施例中，提供了一种半导体器件的制作方法。
图4是根据本申请实施例的半导体器件的制作方法生成的流程图。如图4所示，该方法包括以下步骤：
步骤S101，提供步骤，提供如图5所示的预备基底，上述预备基底包括衬底10以及位于上述衬底10上的栅极30；
步骤S102，形成步骤，在上述预备基底的裸露表面上形成第一介质层20，得到如图6所示的结构；
步骤S103，去除步骤，至少去除上述衬底10的水平表面上以及上述栅极30的水平表面上的上述第一介质层20，剩余的上述第一介质层20形成位于上述栅极30两侧的子侧墙500，得到如图7所示的基底，上述水平表面与上述基底的厚度方向垂直；
步骤S104，循环步骤，如图8以及图9所示，依次进行上述形成步骤以及上述去除步骤至少一次，直到上述栅极30两侧的第一侧墙50的在水平方向上的厚度达到预定厚度，上述第一侧墙50由多个上述子侧墙500构成，上述水平方向与上述基底的厚度方向垂直；
步骤S105，注入步骤，对上述第一侧墙50两侧的上述衬底10进行离子注入，形成轻掺杂源区和/或轻掺杂漏区的轻掺杂区域60，得到如图10所示的结构。
上述的半导体器件的制作方法中，首先，提供包括衬底以及位于上述衬底上的栅极的预备基底；然后，依次循环进行在上述预备基底的裸露表面上形成第一介质层的形成步骤、以及至少去除上述衬底的水平表面上以及上述栅极的水平表面上的上述第一介质层，在栅极两侧形成子侧墙的去除步骤，直到上述子侧墙在水平方向上的总厚度达到预定厚度，得到第一侧墙；最后，在第一侧墙两侧的衬底中进行离子注入，形成轻掺杂源漏区。相比现有技术中侧壁刻蚀过程中基脚残留的问题，本申请的上述方法中，通过多次形成第一介质层以及多次去除上述第一介质层，每次形成的第一介质层的厚度都较小，那么去除水平面上的第一介质层的过程较为容易控制，这样在保证能形成要求厚度的上述第一侧墙的同时，使得经过本申请的多次形成以及去除的循环步骤，基本不会存在基脚的残留问题，缓解了一次刻蚀无法刻蚀到位的问题，进而缓解了现有技术中基脚残留造成的半导体器件的性能以及制作良率较差的问题。
一种具体的实施例中，上述预定厚度的范围为10nm~200nm。
在实际的应用过程中，在上述半导体器件的制作方法用于形成NMOS时，上述注入步骤可以选择As作为注入元素，在在上述半导体器件的制作方法用于形成PMOS时，上述注入步骤可以选择B作为注入元素。上述的注入步骤中，注入能量较低，位置较浅。
一种具体的实施例中，上述循环步骤中，相邻的两次形成步骤中形成的上述第一介质层的材料相同，此时，需要在去除步骤中严格控制去除的工艺参数，避免去除过度或者去除不足造成的缺陷。为了进一步地使得上述的去除步骤较为容易实现，保证去除步骤的制作难度较低，根据本申请的一种具体的实施例，上述循环步骤中，相邻的两次上述形成步骤中形成的上述第一介质层的材料的不同。本实施例中，相邻的两个第一介质层的材料不同，通过选择高刻蚀选择比的两种材料作为相邻的两个第一介质层的材料，这样的话，在去除其中一个第一介质层的过程中，基本不会影响相邻的另一个第一介质层，从而保证了去除步骤的工艺难度较低，较为容易管控和实现。
在实际的应用过程中，本领域技术人员可以选择任意合适的工艺来形成上述第一介质层，本申请的另一种具体的实施例中，上述形成步骤包括以下之一：采用炉管工艺在上述预备基底的裸露表面上形成氧化物层或者氮化物层，得到上述第一介质层，或者采用气相沉积法在上述预备基底的裸露表面上形成氧化物层或者氮化物层，得到上述第一介质层。由于炉管工艺的工艺成熟，操作容易，通过炉管工艺形成上述第一介质层，进一步地实现了半导体器件的制作过程较为容易控制，从而进一步地保证了半导体器件的制作良率；通过气象沉积法形成上述第一介质层，可以使得形成的第一介质层较为致密，膜厚较为均匀，且与栅极的结合较为牢固，使得第一介质层的膜层质量较好。
具体地，可以采用化学气相沉积或者物理气相沉积来实现上述的气相沉积过程。当然，上述第一介质层的形成方法并不限于上述的方法。
为了进一步地保证水平表面上的上述第一介质层的去除效果较好，进一步地缓解去除过程中的基脚残留问题，根据本申请的又一种具体的实施例，上述去除步骤包括：将形成有上述第一介质层的上述预备基底置于反应室中；从上述反应室的顶部向上述反应室中通入刻蚀气体，以去除上述栅极两侧部分的上述第一介质层、上述衬底的水平表面上以及上述栅极的水平表面上的上述第一介质层，得到上述子侧墙。通过从反应室顶部通入刻蚀气体，对上述预备基底进行气体刻蚀，进一步地保证了对上述衬底的水平表面上以及上述栅极的水平表面上的上述第一介质层的去除效果较好。 具体地，上述顶部位于上述栅极的远离上述衬底的一侧。
一种具体的实施例中，上述刻蚀气体包括氯气或者四氟化碳。当然，上述刻蚀气体并不限于上述的氯气以及四氟化碳，其还可以包括现有技术中任意可行的气体单体或者混合气体。
根据本申请的再一种具体的实施例，在上述注入步骤之后，上述方法还包括：在上述第一侧墙50的远离上述栅极30的表面上形成第二侧墙80，得到如图12所示的结构；对上述轻掺杂源区和/或上述轻掺杂漏区进行退火。上述第二侧墙作为后续源漏区域注入的阻挡层，防止后续大剂量的源漏注入过于接近沟道而导致沟道过短或者源漏连通的问题，上述退火工艺可以推进、激活轻掺杂源漏区的杂志，并修复损伤。
上述实施例中，上述退火可以为快速热退火工艺。在对上述轻掺杂源区和/或上述轻掺杂漏区进行退火之后，上述方法还包括：对热退火后的上述轻掺杂源区和/或上述轻掺杂漏区进行离子注入，以形成源区以及漏区。
形成上述第二侧墙的工艺可以为现有技术中任意可行的工艺，本申请的另一种具体的实施例中，在上述第一侧墙远离上述栅极的表面上形成第二侧墙，包括：如图11以及图12所示，形成覆盖在上述栅极30的裸露表面上、上述第一侧墙50的裸露表面上以及上述衬底10的裸露表面上的第二介质层70；去除上述第一侧墙50的水平表面上、上述衬底10的水平表面上以及上述栅极30的水平表面上的上述第二介质层70，得到上述第二侧墙80。
为了进一步地保证形成质量较好的上述第二侧墙，更为具体的一种实施例中，去除上述第一侧墙的水平表面上、上述衬底的水平表面上以及上述栅极的水平表面上的上述第二介质层，包括：采用反应离子刻蚀工艺刻蚀上述第二介质层，以去除上述第一侧墙的水平表面上、上述衬底的水平表面上以及上述栅极的水平表面上的上述第二介质层。通过反应离子刻蚀工艺对水平表面上的上述第二介质层进行去除，保证了得到的上述第二侧墙的质量较好。
当然，刻蚀上述第二介质层的过程并不限于上述的过程，本领域技术人员还可以采用其他任意可行的工艺来去除上述第一侧墙的水平表面上、上述衬底的水平表面上以及上述栅极的水平表面上的上述第二介质层，如其他的各向异性刻蚀工艺，或者干法刻蚀工艺等。
另外，在上述第一侧墙远离上述栅极的表面上形成第二侧墙，还可以包括：形成覆盖在上述栅极的裸露表面上、上述第一侧墙的裸露表面上以及上述衬底的裸露表面上的第二介质层；去除上述第一侧墙的水平表面上、上述衬底的水平表面上以及上述栅极的水平表面上的上述第二介质层，得到第二子侧墙；依次进行上述形成过程以及上述去除过程多次，直到上述栅极两侧的第二侧墙的在水平方向上的厚度达到要求厚度，上述第二侧墙由多个上述第二子侧墙构成。
在实际的应用过程中，上述第二侧墙的厚度大于上述第一侧墙的厚度。上述第二介质层的材料包括氮化物，具体地，上述第二介质层可以为氮化硅层。上述第二侧墙的厚度范围为120nm~400nm。
根据本申请的再一种具体的实施例，上述提供步骤包括：提供预备衬底；去除部分的上述预备衬底，以在上述预备衬底中形成浅槽；在上述浅槽内填充隔离材料，形成浅槽隔离；在上述浅槽隔离的裸露表面上以及剩余的上述预备衬底的裸露表面上形成氧化层，得到上述衬底；在上述衬底的裸露表面上形成上述栅极，得到上述预备基底。这样可以使得上述预备基底的制作工艺较为简单，上述浅槽隔离用于有源器件之间的隔离。
需要说明的是，上述形成预备基底的实施方式中的各步骤均可以采用现有技术中可行的方式来实施。上述预备基底中的上述预备衬底可以根据器件的实际需求进行选择，可以包括硅衬底、锗衬底、硅锗衬底、SOI（Silicion on Insulator，绝缘体上硅）衬底或者GOI（Germanium on Insulator，绝缘体上锗）衬底。在其他实施例中，上述预备衬底还可以为包括其他元素半导体或者化合物半导体的衬底，例如GaAs、InP或者SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI（Silicion and Germanium onInsulator，绝缘体上硅锗）等。当然，其还可以为现有技术中可行的其他衬底。
具体地，去除部分的上述预备衬底，以在上述预备衬底中形成浅槽，包括：采用各向异性刻蚀法在上述预备衬底的表面形成凹槽；对上述凹槽的裸露侧壁进行氧化，得到上述浅槽。在上述浅槽内填充隔离材料，形成浅槽隔离，包括：在上述浅槽内填充多晶硅材料，以填满上述浅槽，得到上述浅槽隔离。当然，去除部分的上述预备衬底，以在上述预备衬底中形成浅槽，还可以包括：采用各向异性刻蚀法在上述预备衬底的表面形成上述浅槽。在上述浅槽内填充隔离材料，形成浅槽隔离，包括：在上述浅槽内填充二氧化硅材料，以填满上述浅槽，得到上述浅槽隔离。
在上述浅槽内填充隔离材料，形成浅槽隔离的具体过程可以为：在上述浅槽内以及上述预备衬底的裸露表面上填充上述隔离材料，以填满上述浅槽，得到隔离层；对上述隔离层进行化学机械抛光，以去除上述预备衬底的表面上的上述隔离材料，得到上述浅槽隔离。
另外，在上述浅槽内填充隔离材料，形成浅槽隔离之后，在上述浅槽隔离的裸露表面上以及剩余的上述预备衬底的裸露表面上形成氧化层之前，上述方法还包括：对上述预备衬底进行离子注入，以在上述浅槽隔离的一侧形成阱区，上述轻掺杂源区和/或轻掺杂漏区均位于上述阱区内。
在上述衬底的裸露表面上形成上述栅极，得到上述预备基底的具体过程可以为：在上述衬底的裸露表面上形成栅极层；在上述栅极层的裸露表面上形成图形化掩膜层；以上述图形化掩膜层为掩膜刻蚀上述栅极层，以形成上述栅极，上述栅极在上述衬底上的投影不与上述浅槽隔离重合。
本申请的具体的一种实施例中，上述衬底的材料包括硅，上述栅极的材料包括多晶硅，上述第一侧墙的材料包括二氧化硅、氮化硅以及氮化钛中的至少一种。当然，上述衬底、上述栅极以及上述第一侧墙的材料并不限于上述的材料，本领域技术人员可以根据实际情况灵活选择上述衬底、上述栅极以及上述第一侧墙的材料。
上述的这些结构层可以经由原子层沉积、分子束外延、金属有机化学气相沉积、金属有机气相外延、氰化物气相外延和/或其他公知的晶体生长工艺中的一种或者多种形成。
需要说明的是，上述半导体器件的线宽为40nm~180nm。更为具体地，本申请适用于线宽为40nm、55nm、65nm 、90nm、150nm以及180nm的半导体器件的制作工艺。
根据本申请的另一方面，还提供了一种半导体器件，上述半导体器件为采用任一种上述的方法制作得到的。
上述的半导体器件为采用任一种上述的半导体器件的制作方法制作得到，上述方法中，通过多次形成第一介质层以及多次去除上述第一介质层，每次形成的第一介质层的厚度都较小，那么去除水平面上的第一介质层的过程较为容易控制，这样在保证能形成要求厚度的上述第一侧墙的同时，使得经过本申请的多次形成以及去除的循环步骤，基本不会存在基脚的残留问题，缓解了一次刻蚀无法刻蚀到位的问题，进而缓解了现有技术中基脚残留造成的半导体器件的性能以及制作良率较差的问题，保证了上述半导体器件的器件性能较好，制作良率较高。
一种具体的实施例中，上述半导体器件为MOS器件。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1）、本申请上述的半导体器件的制作方法中，首先，提供包括衬底以及位于上述衬底上的栅极的预备基底；然后，依次循环进行在上述预备基底的裸露表面上形成第一介质层的形成步骤、以及至少去除上述衬底的水平表面上以及上述栅极的水平表面上的上述第一介质层，在栅极两侧形成子侧墙的去除步骤，直到上述子侧墙在水平方向上的总厚度达到预定厚度，得到第一侧墙；最后，在第一侧墙两侧的衬底中进行离子注入，形成轻掺杂源漏区。相比现有技术中侧壁刻蚀过程中基脚残留的问题，本申请的上述方法中，通过多次形成第一介质层以及多次去除上述第一介质层，每次形成的第一介质层的厚度都较小，那么去除水平面上的第一介质层的过程较为容易控制，这样在保证能形成要求厚度的上述第一侧墙的同时，使得经过本申请的多次形成以及去除的循环步骤，基本不会存在基脚的残留问题，缓解了一次刻蚀无法刻蚀到位的问题，进而缓解了现有技术中基脚残留造成的半导体器件的性能以及制作良率较差的问题。
2）、本申请上述的半导体器件为采用任一种上述的半导体器件的制作方法制作得到，上述方法中，通过多次形成第一介质层以及多次去除上述第一介质层，每次形成的第一介质层的厚度都较小，那么去除水平面上的第一介质层的过程较为容易控制，这样在保证能形成要求厚度的上述第一侧墙的同时，使得经过本申请的多次形成以及去除的循环步骤，基本不会存在基脚的残留问题，缓解了一次刻蚀无法刻蚀到位的问题，进而缓解了现有技术中基脚残留造成的半导体器件的性能以及制作良率较差的问题，保证了上述半导体器件的器件性能较好，制作良率较高。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种半导体器件的制作方法，其特征在于，包括：
提供步骤，提供预备基底，所述预备基底包括衬底以及位于所述衬底上的栅极；
形成步骤，在所述预备基底的裸露表面上形成第一介质层；
去除步骤，至少去除所述衬底的水平表面上以及所述栅极的水平表面上的所述第一介质层，剩余的所述第一介质层形成位于所述栅极两侧的子侧墙，得到基底，所述水平表面与所述基底的厚度方向垂直；
循环步骤，依次进行所述形成步骤以及所述去除步骤至少一次，直到所述栅极两侧的第一侧墙的在水平方向上的厚度达到预定厚度，所述第一侧墙由多个所述子侧墙构成，所述水平方向与所述基底的厚度方向垂直；
注入步骤，对所述第一侧墙两侧的所述衬底进行离子注入，形成轻掺杂源区和/或轻掺杂漏区。
2.根据权利要求1所述的方法，其特征在于，所述循环步骤中，相邻的两次所述形成步骤中形成的所述第一介质层的材料的不同。
3.根据权利要求1所述的方法，其特征在于，所述形成步骤包括以下之一：
采用炉管工艺在所述预备基底的裸露表面上形成氧化物层或者氮化物层，得到所述第一介质层，或者
采用气相沉积法在所述预备基底的裸露表面上形成氧化物层或者氮化物层，得到所述第一介质层。
4.根据权利要求1所述的方法，其特征在于，所述去除步骤包括：
将形成有所述第一介质层的所述预备基底置于反应室中；
从所述反应室的顶部向所述反应室中通入刻蚀气体，以去除所述栅极两侧部分的所述第一介质层、所述衬底的水平表面上以及所述栅极的水平表面上的所述第一介质层，得到所述子侧墙。
5.根据权利要求4所述的方法，其特征在于，所述刻蚀气体包括氯气或者四氟化碳。
6.根据权利要求1所述的方法，其特征在于，在所述注入步骤之后，所述方法还包括：
在所述第一侧墙远离所述栅极的表面上形成第二侧墙；
对所述轻掺杂源区和/或所述轻掺杂漏区进行退火。
7.根据权利要求1至6中任一项所述的方法，其特征在于，所述衬底的材料包括硅，所述栅极的材料包括多晶硅，所述第一侧墙的材料包括二氧化硅、氮化硅以及氮化钛中的至少一种。
8.根据权利要求1至6中任一项所述的方法，其特征在于，所述半导体器件的线宽为40nm~180nm。
9.根据权利要求1至6中任一项所述的方法，其特征在于，所述预定厚度的范围为10nm~200nm。
10.一种半导体器件，其特征在于，所述半导体器件为采用权利要求1至9中任一项所述的方法制作得到的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210463029.8A CN114566432A (zh) | 2022-04-29 | 2022-04-29 | 半导体器件的制作方法以及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210463029.8A CN114566432A (zh) | 2022-04-29 | 2022-04-29 | 半导体器件的制作方法以及半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114566432A true CN114566432A (zh) | 2022-05-31 |
Family
ID=81721491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210463029.8A Pending CN114566432A (zh) | 2022-04-29 | 2022-04-29 | 半导体器件的制作方法以及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114566432A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116053210A (zh) * | 2023-03-30 | 2023-05-02 | 合肥新晶集成电路有限公司 | 半导体结构的制备方法及半导体结构 |
| CN116779537A (zh) * | 2023-08-17 | 2023-09-19 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
| CN117135994A (zh) * | 2023-10-25 | 2023-11-28 | 致真存储(北京)科技有限公司 | 半导体器件的制造方法和半导体器件 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060172556A1 (en) * | 2005-02-01 | 2006-08-03 | Texas Instruments Incorporated | Semiconductor device having a high carbon content strain inducing film and a method of manufacture therefor |
| US20090218636A1 (en) * | 2008-02-29 | 2009-09-03 | Chartered Semiconductor Manufacturing Ltd. | Integrated circuit system for suppressing short channel effects |
| JP2011040561A (ja) * | 2009-08-11 | 2011-02-24 | Tokyo Electron Ltd | 半導体装置の製造方法。 |
| CN102487016A (zh) * | 2010-12-03 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 晶体管制作方法 |
| CN103915341A (zh) * | 2013-01-08 | 2014-07-09 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN103972293A (zh) * | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 侧墙结构、侧墙结构的制备方法、cmos器件 |
| CN105428237A (zh) * | 2014-08-28 | 2016-03-23 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管及其形成方法 |
| US9627534B1 (en) * | 2015-11-20 | 2017-04-18 | United Microelectronics Corp. | Semiconductor MOS device having a dense oxide film on a spacer |
| CN111697051A (zh) * | 2019-03-15 | 2020-09-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112289927A (zh) * | 2020-09-16 | 2021-01-29 | 长江存储科技有限责任公司 | 开关器件及其制造方法，相变随机存储器 |
-
2022
- 2022-04-29 CN CN202210463029.8A patent/CN114566432A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060172556A1 (en) * | 2005-02-01 | 2006-08-03 | Texas Instruments Incorporated | Semiconductor device having a high carbon content strain inducing film and a method of manufacture therefor |
| US20090218636A1 (en) * | 2008-02-29 | 2009-09-03 | Chartered Semiconductor Manufacturing Ltd. | Integrated circuit system for suppressing short channel effects |
| JP2011040561A (ja) * | 2009-08-11 | 2011-02-24 | Tokyo Electron Ltd | 半導体装置の製造方法。 |
| CN102487016A (zh) * | 2010-12-03 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 晶体管制作方法 |
| CN103915341A (zh) * | 2013-01-08 | 2014-07-09 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN103972293A (zh) * | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 侧墙结构、侧墙结构的制备方法、cmos器件 |
| CN105428237A (zh) * | 2014-08-28 | 2016-03-23 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管及其形成方法 |
| US9627534B1 (en) * | 2015-11-20 | 2017-04-18 | United Microelectronics Corp. | Semiconductor MOS device having a dense oxide film on a spacer |
| CN111697051A (zh) * | 2019-03-15 | 2020-09-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112289927A (zh) * | 2020-09-16 | 2021-01-29 | 长江存储科技有限责任公司 | 开关器件及其制造方法，相变随机存储器 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116053210A (zh) * | 2023-03-30 | 2023-05-02 | 合肥新晶集成电路有限公司 | 半导体结构的制备方法及半导体结构 |
| CN116779537A (zh) * | 2023-08-17 | 2023-09-19 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
| CN116779537B (zh) * | 2023-08-17 | 2023-11-14 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
| CN117135994A (zh) * | 2023-10-25 | 2023-11-28 | 致真存储(北京)科技有限公司 | 半导体器件的制造方法和半导体器件 |
| CN117135994B (zh) * | 2023-10-25 | 2023-12-29 | 致真存储(北京)科技有限公司 | 半导体器件的制造方法和半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101811796B1 (ko) | 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법 | |
| CN100539152C (zh) | 半导体结构及其形成方法 | |
| CN102157381B (zh) | 制造半导体装置的方法 | |
| CN102842503B (zh) | 半导体器件的制造方法 | |
| CN111223778B (zh) | 半导体结构及其形成方法 | |
| CN114566432A (zh) | 半导体器件的制作方法以及半导体器件 | |
| CN107785313B (zh) | 半导体结构及其形成方法 | |
| CN104103515B (zh) | Pmos晶体管的制作方法与nmos晶体管的制作方法 | |
| CN104916540B (zh) | 一种应变沟道晶体管及其制备方法 | |
| CN102693915B (zh) | 一种mos晶体管的制造方法 | |
| CN109087859B (zh) | 一种半导体器件的制造方法 | |
| CN108695158B (zh) | 一种半导体器件及其制造方法 | |
| CN106960789B (zh) | 半导体器件以及改善半导体器件性能的方法 | |
| CN114121673B (zh) | 鳍结构表面氧化层均匀化的方法 | |
| TW201733121A (zh) | 在ｆｉｎｆｅｔ裝置上形成應變通道區之方法 | |
| CN102087981A (zh) | Mos晶体管的制作方法 | |
| JP4888385B2 (ja) | 半導体装置及びその製造方法 | |
| CN104952798B (zh) | 一种半导体器件的制造方法 | |
| CN104124142B (zh) | 一种半导体器件及其制造方法 | |
| JPH08306923A (ja) | 半導体素子のトランジスター製造方法 | |
| CN105374878A (zh) | 包括带电荷穿通阻止层以降低穿通的半导体器件及其制造方法 | |
| CN104078427B (zh) | 一种sram存储器及其制备方法 | |
| CN104576728A (zh) | 一种半导体器件及其制造方法 | |
| KR101199437B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| KR100657754B1 (ko) | 반도체 소자의 얇은 접합 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220531 |