[go: up one dir, main page]

TWI556311B - 用以剝除遮罩層之犧牲材料 - Google Patents

用以剝除遮罩層之犧牲材料 Download PDF

Info

Publication number
TWI556311B
TWI556311B TW103132798A TW103132798A TWI556311B TW I556311 B TWI556311 B TW I556311B TW 103132798 A TW103132798 A TW 103132798A TW 103132798 A TW103132798 A TW 103132798A TW I556311 B TWI556311 B TW I556311B
Authority
TW
Taiwan
Prior art keywords
layer
mask
substrate
hard mask
etching
Prior art date
Application number
TW103132798A
Other languages
English (en)
Other versions
TW201530655A (zh
Inventor
夏谷達 桑達拉貞
納迪亞 雷奧洛比
李奧納 古勒
麥可 哈波
雷夫 特勒格爾
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201530655A publication Critical patent/TW201530655A/zh
Application granted granted Critical
Publication of TWI556311B publication Critical patent/TWI556311B/zh

Links

Classifications

    • H10P50/73—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10P14/6342—
    • H10P76/405—
    • H10P95/06—
    • H10W20/081—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

用以剝除遮罩層之犧牲材料
本發明之實施例一般關於整合裝置之奈米製造技術，尤其是關於從經蝕刻的基板層移除蝕刻遮罩材料層。
單片IC通常包含一些電晶體，例如，在如矽晶圓之平面基板上方製造的金屬氧化物半導體場效電晶體(MOSFET)。儘管莫耳定律這幾十年來在IC產業內認為是真實的，但以現在低於20nm的最先進MOSFET閘極尺寸來縮放IC尺寸正變得愈來愈困難。隨著裝置尺寸繼續縮小，在蝕刻程序期間圖案化的基板膜具有減少的厚度和特徵尺寸，其對用以移除犧牲蝕刻遮罩材料的剝除程序愈來愈不允許。這對於如閘極電極圖案化和閘極接觸圖案化之最重要的圖案化層而言特別是真實的，因為在這些操作中的精細幾何圖案對遮罩材料效能和蝕刻程序給予最大的約束。於是，蝕刻遮罩可能具有材料成分(如用以圖案化基板層的蝕刻程序所沉積、或所修改的)，其相對於基 板層係難以在足夠的選擇性下移除以避免對非犧牲經蝕刻的特徵有附帶損害。
因此，用以移除犧牲蝕刻遮罩而不損害敏感性經蝕刻的基板層之技術和結構將是有利的。
101‧‧‧方法
110-160‧‧‧操作
205‧‧‧基板層
208‧‧‧遮罩
211‧‧‧遮罩特徵
220‧‧‧基板特徵
230‧‧‧犧牲回填材料
T1‧‧‧厚度
T2‧‧‧厚度
301‧‧‧方法
305-350‧‧‧操作
406‧‧‧硬遮罩層
408‧‧‧光可定義遮罩材料層
410‧‧‧多層遮罩
501‧‧‧方法
505-560‧‧‧操作
606‧‧‧硬遮罩層
605‧‧‧含矽基板介電層
604‧‧‧閘極電極
607‧‧‧含矽介電遮罩材料
608‧‧‧光阻層
620‧‧‧閘極接觸開口
610‧‧‧多層遮罩
630‧‧‧犧牲碳基材料層
700‧‧‧系統
705‧‧‧行動計算平台
706‧‧‧伺服器機器
750‧‧‧封裝單片IC
710‧‧‧整合系統
715‧‧‧電池
720‧‧‧放大視圖
730‧‧‧電源管理積體電路
725‧‧‧RF積體電路
735‧‧‧控制器
800‧‧‧計算裝置
802‧‧‧主機板
804‧‧‧處理器
806‧‧‧通訊晶片
本文所述之材料在附圖中係經由舉例而非限制來繪示出。為了簡單和清楚說明，圖中所示之元件不一定按比例來繪製。例如，為了清楚起見，一些元件的尺寸可能相對於其他元件而誇大。此外，在此適當地考慮，已在圖之間重覆參考標號以指示對應或類似元件。在圖中：第1圖係繪示依照一實施例之從具有犧牲材料之基板剝除蝕刻遮罩的方法之流程圖；第2A、2B、2C、2D、和2E圖係依照一實施例之進行發展為第1圖所示之方法中的選定操作之整合裝置結構的剖面圖；第3圖係繪示依照一實施例之從具有犧牲材料之基板剝除多層蝕刻遮罩的方法之流程圖；第4A、4B、4C、4D、4E、4F、4G、和4H圖係依照一實施例之進行發展為第3圖所示之方法中的選定操作之整合裝置結構的剖面圖；第5圖係繪示依照MOSFET閘極接觸蝕刻實施例之從具有犧牲材料之基板剝除多層蝕刻遮罩的方法之流程圖； 第6A、6B、6C、6D、6E、6F、6G、6H、和6I圖係依照一實施例之進行發展為第5圖所示之方法中的選定操作之MOSFET閘極接觸結構的剖面圖；第7圖繪示依照本發明之實施例之採用以犧牲遮罩回填方法來至少部分圖案化的單片IC之行動計算平台和資料伺服器機器；及第8圖係依照本發明之一實施例的電子計算裝置之功能方塊圖。
【發明內容】及【實施方式】
參考所揭露之圖來說明一或更多實施例。儘管詳細地描繪和討論特定配置和佈置，但應了解這僅是為了說明性目的而進行。相關領域之技術者將認為其他配置和佈置在不脫離本說明之精神和範圍下係可能的。相關領域之技術者將清楚明白可能在除了本文詳細所述以外的各種其他系統和應用中採用本文所述之技術及/或佈置。
參考附圖在下面的詳細說明中，其形成詳細說明的一部分並繪示示範實施例。此外，將了解可能利用其他實施例且在不脫離所主張之主題的範圍下可能進行結構及/或邏輯變化。也應注意可能僅使用方向和參考(例如，上、下、頂部、底部等)來便於說明圖中的特徵。可能藉由參考所繪示的X-Z座標來了解如「上」和「下」、「上方」和「下方」之詞，且可能藉由參考X、Y座標或非Z座標來了解「相鄰」之詞。因此，下面的詳細說明並 不被視為限制意義且所主張之主題的範圍僅由所附之申請專利範圍及其等效範圍定義。
在下面的說明中，提出了許多細節，然而，本領域之技術者將清楚明白無需一些這些具體細節便可能實行本發明。在一些例子中，以方塊圖形式而不是詳細地顯示熟知的方法和裝置以免模糊本發明。遍及說明書提到「一實施例」或「一個實施例」表示結合實施例所述之特定特徵、結構、功能、或特性係包括在本發明之至少一實施例中。因此，在整篇本說明書的各處中出現「在一實施例中」或「在一個實施例中」之說法不一定都指本發明之相同實施例。再者，在一或更多實施例中，特定特徵、結構、功能、或特性可能以任何適當方式來結合。例如，第一實施例可能結合第二實施例，關聯於這兩個實施例之特定特徵、結構、功能、或特性的任何地方並不互斥。
如本發明之說明及所附之申請專利範圍所使用，單數形式「一」和「此」預期同樣包括複數形式，除非上下文另有清楚地指示。將也了解如本文所述之「及/或」之詞係指且包含相關所列出的項目之一或更多者的任何和所有可能組合。
本文可能使用「耦接」和「連接」之詞及其衍生詞來說明在元件之間的功能或結構關係。應了解這些詞不意圖作為彼此的同義詞。反而，在特定實施例中，可能使用「連接」來表示兩個或更多元件彼此直接實體、光學、或電性接觸。可能使用「耦接」來表示兩個或更多元 件彼此直接或間接(在其間有其他中間元件)實體、光學、或電性接觸，及/或兩個或更多元件彼此合作或互動(例如，在因果關係中)。
如本文所使用之「在...上方」、「在...下方」、「在...之間」、和「在...上」之詞係指一個元件或材料層相對於其他元件或層的相對位置，其中上述實體關係係值得注意的。例如，在材料層之內文中，設置於另一層上方或下方的一個層可能與另一層直接接觸或可能具有一或更多中間層。再者，設置於兩個層之間的一個層可能與兩個層直接接觸或可能具有一或更多中間層。對照之下，在第二層「上」的第一層係與此第二層直接接觸。在元件組件之內文中進行類似區別。
如本說明整篇所使用，且在申請專利範圍中，「至少一者」或「一或更多者」之詞所連接的一列項目能意味著所列出之項目的任何組合。例如，「A、B或C之至少一者」之說法能意味著A；B；C；A且B；A且C；B且C；或A、B且C。
本文中說明了用以在蝕刻遮罩移除期間保護蝕刻特徵的技術及結構。不同於現有的方法，其針對蝕刻臨界尺寸(CD)且在單一蝕刻步驟中移除犧牲圖案定義遮罩，本文所述之實施例去耦CD控制且將遮罩移除蝕刻成獨立的蝕刻步驟，藉此允許在圖案化蝕刻程序中的較大邊限。在實施例中，遮罩被圖案化且基板層被蝕刻以傳送具有期望CD的圖案。在蝕刻基板層之後，以回填蝕刻遮 罩的犧牲材料來覆蓋被圖案化成基板的特徵。當犧牲材料保護基板特徵時移除遮罩的至少一頂部部分。接著，移除犧牲材料和遮罩的任何剩餘部分。在其他實施例中，以具有與多層蝕刻遮罩之第一材料層相同成分的犧牲材料來隨後保護被蝕刻成基板層的閘極接觸開口。在隨後與第一遮罩材料層同時地移除犧牲材料之前移除具有與基板層類似成分之蝕刻遮罩的第二材料層。
第1圖係繪示依照一實施例之從具有犧牲材料之基板剝除蝕刻遮罩的方法101之流程圖。第2A、2B、2C、2D、和2E圖係依照一示範實施例之進行發展為方法101中的選定操作之整合裝置結構的剖面圖。
在操作110中，方法101開始於接收沉積於圖案化遮罩下方的基板層。基板層可能是適用於形成整合裝置的任何材料。基板材料層可能是非犧牲的，因為材料層的至少一部分最終存在於最終裝置結構中，或基板層可能也是犧牲的且不存在於最終裝置結構。由於某些實施例並不限於基板層的特定材料成分，因此「基板層」之詞可能包括存在於輸入至方法101中之起始材料中的任何和所有膜。示範實施例包括，但不限於：塊體半導體材料(例如，實質上的單晶矽半導體，例如但不限於矽)、塊體絕緣體上半導體(SOI)材料、塊體絕緣體(例如，藍寶石)；薄膜材料層，例如但不限於介電質(例如，二氧化矽、氮化矽、金屬氧化物)、金屬、有機體；及/或薄膜層與塊體材料之任何組合。第2A圖繪示一示範實施例， 其中基板層205表示一或更多薄膜基板層及/或塊體基板層，其中之至少一者會透過進行方法101而被圖案化。
在實施例中，圖案化遮罩包括適用於遮罩隨後進行之蝕刻一或更多基板層的一或更多材料層。由於某些實施例並不限於遮罩的特定材料成分，因此「遮罩」之詞包括存在於輸入至方法101中之起始材料上的任何和所有犧牲遮罩膜。因此，在第2A圖中，圖案化遮罩208表示任何數量之成分上不同的非光可定義「硬」遮罩材料層及/或光可定義遮罩材料層。如本文所使用，光可定義材料對在光刻圖案化程序中採用的輻射(例如，正和負光阻)敏感且可被其修改。非光可定義材料對光刻處理不敏感。遮罩208可能也是一多層遮罩堆疊，其可能具有一或更多光可定義材料層及/或一或更多非光可定義材料層。示範硬遮罩材料包括，但不限於：無機介電質(例如，二氧化矽、氧氧化矽、氮化矽、碳化矽)；有機介電質，如底部抗反射塗層(BARC)；及具有顯著高於BARC的碳含量之碳基膜(例如，CVD碳、和旋塗碳)。
不管成分，在操作110中接收的遮罩被圖案化且可能已以適用於特定遮罩成分的任何程序來圖案化。例如，在第2A圖中，遮罩特徵211被圖案化成遮罩208。在光阻遮罩實施例中，可能已利用光刻暴露和生長程序來形成上述遮罩特徵。在硬遮罩實施例中，可能已利用乾蝕刻程序來從先前以光刻或其他非光刻技術所印刷的圖案傳送上述遮罩特徵。在多層遮罩實施例中，上述遮罩 特徵可能是光刻印刷與乾蝕刻程序兩者的結果。
在操作120中，方法101繼續在一或更多層的至少一部分中蝕刻圖案。蝕刻操作120將圖案化遮罩的特徵傳送至沉積於圖案化遮罩下方的材料層中。本文之實施例並不限於所採用的蝕刻程序且任何適當蝕刻技術(乾/電漿蝕刻、濕化學蝕刻、離子研磨、等等)可能作為將被移除的材料之成分的功能及其他典型約束。如第2B圖所示，蝕刻操作120將遮罩特徵211傳送至基板層205中而形成基板特徵220。
在將遮罩圖案傳送至底層材料層中之後，方法101繼續操作130，其中以犧牲回填材料來回填圖案特徵。回填操作130可能僅以犧牲回填材料來塗覆蝕刻特徵的表面或可能以犧牲回填材料來在蝕刻特徵中完全地填充。在第2C圖所示之示範實施例中，犧牲回填材料230完全地填充蝕刻特徵220，完全地填充遮罩特徵211，及覆蓋遮罩208的頂部表面。在本實施例中，犧牲回填材料230在遮罩208上方平面化。如下面進一步所述，上述平面化表面具有優點，但其他實施例可能不實現上述平面化(例如，其中遮罩特徵未被完全地回填)。上述實施例可能仍成功，這取決於方法101中之各種其他操作的其他約束/限制(例如，蝕刻選擇性和相對材料層厚度)。在某些平面化實施例中，在操作130中，以旋塗塗覆程序而點膠犧牲回填材料。在其他實施例中，在操作130中，可能採用低溫(例如，<300℃)化學蒸氣沉積(CVD)程序或 電漿增強CVD(PECVD)程序。
在實施例中，犧牲回填材料係用以在隨後移除圖案化蝕刻遮罩的至少一部分期間保護在操作120中圖案化的基板層特徵。以此方式，移除圖案化遮罩的程序(依據遮罩成分所需)可能有效地交換成更溫和的程序(依據犧牲回填材料所需)。在其他實施例中，犧牲回填材料也比蝕刻遮罩的至少一部分更可移除。因此，相對於蝕刻遮罩的至少一部分，在操作130中施加的犧牲回填材料可能是能在經蝕刻的材料層上方以較大選擇性移除，使得其隨後移除對經蝕刻之特徵損害較小的材料。
在一些實施例中，犧牲回填材料可能是提供蝕刻特徵之充分保護且仍能容易被移除的任何材料成分。示範材料包括光可定義和非光可定義材料兩者，且在某些這樣的實施例中，可能利用用於蝕刻遮罩的上述光可定義和非光可定義材料之任一者。值得注意的是，即使針對蝕刻遮罩係同質成分且犧牲回填材料係與蝕刻遮罩相同成分的實施例，基板圖案化蝕刻仍可能有利地透過減少或消除圖案化基板特徵表面暴露於遮罩移除程序相對於基板層的圖案化部分的時間差量來從遮罩移除去耦。實際上，可能使暴露時間差量為負數，其中犧牲材料承受完全移除蝕刻遮罩。可能實現進一步優點，其中蝕刻遮罩的至少一部分在成分上與犧牲回填材料有所區別。在上述一實施例中，蝕刻遮罩已經歷從呈現出比犧牲回填材料更難以移除之初鍍狀態的成分改變。例如，蝕刻遮罩材料層可能已藉由遮 罩圖案化程序或透過暴露於用以圖案化基板層的蝕刻程序來變得更堅固。在另外實施例中，如下面進一步所述，可能實現在蝕刻遮罩與犧牲回填材料之間的有利成分上區別，其中蝕刻遮罩包括多個遮罩材料層(例如，在非矽光阻上方的含矽光阻、或沉積於第二硬遮罩材料上方的第一硬遮罩材料、等等)。
回到第1圖，在操作140中，方法101繼續移除蝕刻遮罩的至少頂部部分。在操作140中，可能進行任何遮罩移除程序，如取決於蝕刻遮罩的特定成分。例如，可能進行任何電漿蝕刻/灰化、濕蝕刻、溶劑剝除、或酸液洗滌以移除一些或所有蝕刻遮罩。第2D圖繪示一示範實施例，其中已移除犧牲回填材料230的頂部厚度以暴露蝕刻遮罩208的頂部表面。蝕刻遮罩208的厚度也從(第2C和2D圖所示之)後基板蝕刻厚度T1減少至(第2D圖所示之)後遮罩回蝕厚度T2。如第2D圖所示，犧牲回填材料230的平面化表面啟動回蝕程序以移除蝕刻遮罩208的相對一致頂部厚度(例如，T1-T2)，而蝕刻基板特徵220繼續受遮罩回蝕程序保護。值得注意的是，在操作140中採用的遮罩移除程序可能以高於或低於蝕刻遮罩之速率的任何速率來蝕刻犧牲回填材料。例如，在第2D圖所示之示範實施例中，在蝕刻遮罩208的頂部表面下方凹陷犧牲回填材料230指示犧牲回填材料230的蝕刻速率大於蝕刻遮罩208之頂部部分的蝕刻速率。在某些實施例中，在操作140中採用的遮罩移除程序可能以為蝕刻 頂部遮罩材料之速率五倍以上的速率來回蝕犧牲回填材料。對在犧牲回填材料與蝕刻遮罩之間之給定蝕刻選擇性的允許係相對膜厚度的功能且因此係作為留給本領域之通常技藝者的實作細節。
隨著移除蝕刻遮罩的至少頂部部分，方法101繼續進行至操作150，其中相對於在操作120中被蝕刻的層來選擇性地剝除犧牲回填材料的任何剩餘部分。針對其中在操作140中僅移除蝕刻遮罩之一部分的實施例，在操作150中，也移除蝕刻遮罩的剩餘部分。在操作150中，可能進行任何遮罩移除程序，如取決於蝕刻遮罩的特定成分。例如，可能利用任何電漿蝕刻/灰化、濕蝕刻、溶劑剝除、或酸液洗滌以移除犧牲回填材料(和剩餘的蝕刻遮罩)。在一些實施例中，在操作150中，重覆在操作140中採用的相同遮罩移除程序。針對上述實施例，至少透過在將在操作120中蝕刻的層暴露於任何剝除程序之前減少蝕刻遮罩的厚度來實現益處。在其中移除蝕刻遮罩的頂部部分進一步啟動與在操作140中採用不同之在操作150中的剝除程序，在操作120中蝕刻的特徵可能接收更溫和之剝除程序的所有更多益處。
方法101推論出在操作160中完成裝置操作，其可能需要關聯於特定裝置(無論它是積體電路(IC)、微機電系統(MEMS)、光學/光子裝置、或其他奈米尺度整合裝置)的任何傳統處理。
第3圖係繪示依照一實施例之用以從具有犧 牲材料之基板剝除多層蝕刻遮罩的方法301之流程圖。方法301係方法101之一特定實施例，其中蝕刻遮罩需要一堆成分上不同的遮罩材料層。第4A、4B、4C、4D、4E、4F、4G、和4H圖係依照一實施例之進行發展為方法301中的選定操作之整合裝置結構的剖面圖。
首先參考第3圖，方法301在操作305中開始，其中接收具有將被蝕刻之層的基板。基板層可能是以上在基板205及/或方法101之內文中的那些所述之任一者。在第4A圖所示之特定實施例中，基板層205包括介電薄膜，如暴露於工作表面上的含矽材料(例如，SiO2、SixOy、Si3N4、SiC等)。方法301繼續進行至操作306，其中第一遮罩層係沉積於基板層上方。在上述一實施例中，第一遮罩層包括沉積於基板層上方的非光可定義硬遮罩層。上述硬遮罩層可能是以上在蝕刻遮罩208及/或方法101之內文中所述的材料之任一者。在第4B圖所示之特定實施例中，硬遮罩層406係直接(接觸)基板層205地沉積且係相對於基板層205來提供高蝕刻選擇性的成分。例如，在其中基板層205包括含矽材料的一實施例中，硬遮罩層406實質上係無矽的。在另一實施例中，硬遮罩層406係一碳基材料，如旋塗碳膜或CVD碳(例如，鑽石狀碳)。
回去第3圖，方法301繼續操作308，其中第二蝕刻遮罩層係沉積於第一蝕刻遮罩層上方。在一實施例中，第二遮罩材料層包括一或更多光可定義遮罩材料層。 上述光可定義遮罩材料層可能是以上在蝕刻遮罩208及/或方法101之內文中所述的材料之任一者。在第4B圖所示之特定實施例中，光可定義遮罩材料層408係適用於期望特徵尺寸的任何光阻且係直接沉積於硬遮罩材料層406上。在操作309中，例如，以透過與光可定義遮罩材料層的特定成分相容之任何程序暴露和生長的預定圖案來圖案化光可定義遮罩材料層。如第4D圖所示，遮罩特徵211被印刷至光可定義遮罩材料層408中而暴露硬遮罩材料層406之一部分。
在操作320中，方法301繼續進行將圖案蝕刻成第一遮罩層以完全圖案化蝕刻遮罩。另外，在操作320中，也蝕刻基板層。蝕刻硬遮罩層和基板層可能整合至一個連續程序(例如，原位的)或多個離散程序(例如，非原位的)中。在操作320中，可能採用任何傳統硬遮罩層和基板層蝕刻程序，如取決於層的特定成分。在第4E圖所示之示範實施例中，操作320需要以第一電漿程序來蝕刻非含矽硬遮罩材料層406以形成暴露基板層205之區域的遮罩特徵320。操作320更需要以第二電漿程序來蝕刻含矽基板材料層205以形成基板特徵220。
回到第3圖，在操作330中，以犧牲材料來回填經蝕刻的圖案。犧牲回填材料可能是以上在犧牲回填材料230及/或方法101之內文中所述的材料之任一者。在特定實施例中，犧牲回填材料具有與第二遮罩材料層不同的成分。在另一實施例中，犧牲回填材料具有與在操作 306中被沉積之第一遮罩材料層相同的成分。犧牲回填材料可能藉由以上在犧牲回填材料230及/或方法101之內文中所述的任一技術來沉積。在第4F圖所示之特定實施例中，以平面化程序來施加犧牲回填材料230以完全地填充遮罩特徵320且覆蓋光可定義遮罩材料層408的頂部表面。在上述一實施例中，以旋塗塗覆程序來施加犧牲回填材料230，其能廉價地且在與最多遮罩材料相容的低溫下進行。
方法301繼續進行至操作340，其中移除多層蝕刻遮罩的至少頂部層。當犧牲回填材料正覆蓋在操作320中被蝕刻成基板層的特徵時，進行回蝕操作340。在操作340中，可能採用任何蝕刻或剝除程序，如取決於第二遮罩材料層的特定成分或微結構狀態。針對其中在蝕刻遮罩之頂部表面上方平面化犧牲回填材料的實施例，首先回蝕犧牲回填材料以暴露底層蝕刻遮罩。在第4G圖所示之示範實施例中，以也凹陷犧牲回填材料230的回蝕操作340來對底層硬遮罩層406選擇性地移除光可定義材料層408。若剝除操作具有高選擇性，則硬遮罩層406可能是非常接近在操作340之後的初鍍厚度(T1)。
在操作350中，犧牲回填材料與任何剩餘的遮罩材料層一起被剝除，例如，以到達第4H圖所示之蝕刻結構。在操作350中，可能採用任何乾或濕剝除程序，這取決於犧牲回填材料和剩餘遮罩材料的特定成分。在實施例中，在基板層205上方選擇性地移除硬遮罩材料層 406和犧牲回填材料230兩者。在犧牲回填材料具有與第一遮罩材料層相同成分的實施例中，這兩者被同時地剝除。在犧牲回填材料具有與第一遮罩材料層不同成分的其他實施例中，這兩者可能被同時或連續地剝除。在上述實施例中，在移除第一遮罩材料層之後移除犧牲回填材料以最小化將蝕刻特徵暴露於在操作350中採用的移除程序。
方法301接著推論出在操作160中完成裝置操作，其可能需要關聯於特定裝置(無論它是IC、MEMS、光學/光子裝置、或其他奈米尺度整合裝置)的任何傳統處理。
第5圖係繪示依照MOSFET閘極接觸蝕刻實施例之用以從具有犧牲材料之基板剝除多層蝕刻遮罩的方法501之流程圖。第6A、6B、6C、6D、6E、6F、6G、6H、和6I圖係依照一示範閘極接觸蝕刻實施例之進行發展為第5圖所示之方法中的選定操作之整合裝置結構的剖面圖。
方法501開始接收起始材料與沉積於各關聯於場效電晶體之一或更多閘極電極上方的基板介電層。如第6A圖進一步所示，基板介電層605係直接沉積於閘極電極604上方。雖然繪示成平面化材料層，但基板介電層605可能也是保形層。可能採用任何介電材料，然而在示範實施例中，基板介電層605係含矽介電質，如SiO2、Si3N4、或SiC。雖然閘極電極604可能具有任何拓撲且可能是任何成分，但在示範實施例中，閘極電極604包括多 晶矽或金屬，如但不限於鎢、及/或鋁。在另一實施例中，閘極電極具有為小於30nm，有利地小於20nm，且更有利地小於15nm之x維度的CD。儘管實施例並不一定限於任何特定閘極電極或閘極接觸CD，但技術的優點能隨著較小CD而變得更明顯。例如，在較大CD下可允許之傳統遮罩剝除程序期間的特徵沖蝕可能在較小CD下變得不允許。再者，具有這樣小CD的實施例係值得注意的，因為發明人已發現到本文所述之方法的適用性延伸至上述小奈米尺度特徵，即使通常技藝者可能假設遮罩特徵崩落(例如，由於更脆弱小特徵的機械故障)將提出一項問題。
在操作506中，碳基硬遮罩層係沉積於基板介電層上方。在一示範實施例中，碳基硬遮罩層係具有至少70wt%的碳，有利地至少80wt%，且更有利地至少90wt%的碳之碳基材料。例如，可能以旋塗點膠程序或藉由CVD來沉積碳基硬遮罩材料。在第6B圖所示之一特定實施例中，碳基硬遮罩材料層606係至少90wt%的碳且以旋塗點膠程序來沉積。這類材料可透過日本東京的JSR公司在市場上購得。在第6B圖所示之實施例中，碳基硬遮罩材料層606係直接沉積於基板介電層605上。
參考第5圖，在操作507中，第二硬遮罩材料層係施加於碳基硬遮罩層上方。第二硬遮罩材料層係不同於碳基硬遮罩層之成分的成分。在一實施例中，第二硬遮罩材料層係與基板介電層非常類似的成分、或相同成 分。在一示範實施例中的是含矽材料。可能藉由旋塗、低溫CVD、或對於特定材料而言為傳統的任何其他工具來沉積這類材料。在第6D圖所示之示範實施例中，含矽介電材料層607係直接沉積於碳基硬遮罩材料層606上。在上述實施例中，含矽介電材料層607係含矽抗反射塗層(Si-ARC)，包含二氧化矽、氧氮化矽、及/或氮化矽、及/或碳化矽(SiC)，例如，其可能摻雜氧。
在操作508中，一或更多光可定義遮罩材料層係沉積於第二硬遮罩層上方。值得注意的是，一或更多額外非光可定義層可能在光可定義硬遮罩層之前沉積於第二硬遮罩層上方。例如，有機BARC層可能直接沉積於第二硬遮罩層上且光可定義遮罩材料層接著直接沉積於BARC層上。在操作508中，可能施加任何光阻。在示範實施例中，光阻層608係沉積於含矽介電材料層607上方以形成多層遮罩610。在操作509中，光可定義層接著藉由任何適當技術(例如但不限於包括暴露和生長操作的光刻程序)來圖案化。如第6E圖所示，遮罩特徵211被印刷至光阻層608中。在示範閘極接觸實施例中，遮罩特徵211係具有為小於50nm，且有利地在20-50nm之間，或更小之x維度之CD的開口。如第6E圖所示，遮罩特徵211係對準於閘極電極604上方。在一些實施例中，在任何傳統雙圖案化方法之後連續地施加和圖案化兩個分離的光可定義遮罩材料層以到達具有遮罩特徵211的複合圖案。
方法501接著繼續進行至操作520，其中圖案被蝕刻成第二硬遮罩層、碳基硬遮罩層、和基板介電層中以暴露一或更多閘極電極的頂部表面。可能採用一或更多蝕刻程序以清除硬遮罩材料層。在第6F圖所示之示範實施例中，採用一或更多異向性電漿蝕刻程序以形成遮罩特徵320。在上述一實施例中，採用第一電漿蝕刻程序以清除含矽介電遮罩材料層607(和任何上覆BARC層)以暴露碳基硬遮罩材料層606。然後，採用隨後的異向性電漿蝕刻程序以使用適用於碳膜之高縱橫比蝕刻的任何電漿蝕刻程序來將遮罩特徵320傳送至碳基硬遮罩層606中。接著，採用隨後的異向性電漿蝕刻程序來將遮罩特徵211傳送至含矽基板介電層605中以形成暴露一或更多閘極電極604的一或更多閘極接觸開口620。如第6F圖進一步所述，圖案蝕刻操作520可能有利地消耗光阻層608(和任何底層BARC層)的整個厚度，使得含矽介電遮罩材料607變成剩餘遮罩的頂部表面。此時，在方法501中，多層遮罩410係雙層遮罩，包含沉積於碳基硬遮罩層606上的含矽介電材料607。
方法501繼續操作530，其中以犧牲碳基材料來回填經蝕刻的圖案。在第6G圖所示之示範實施例中，犧牲碳基材料層630在含矽介電材料層607上方平面化且實質上填充遮罩特徵320。在特別有利的實施例中，犧牲碳基材料層630具有與碳基硬遮罩材料層606的相同成分。在上述某些實施例中，為了良好的平面化，犧牲碳基 材料層630係以旋塗程序來施加且包含至少70wt%的碳，有利地至少80wt%的碳，且更有利地至少90wt%的碳。
之後，隨著犧牲碳基材料保護基板介電層，方法501繼續進行至操作540，其中第二硬遮罩材料層(和任何上覆犧牲碳基材料)係以回蝕程序來完全地移除。在第6I圖所示之示範實施例中，其中基板介電層605包含矽，關於在閘極接觸開口620上方選擇性地移除含矽介電材料層607的製造約束係以保護閘極接觸開口620之犧牲碳基材料層630來消除。由此，圖案蝕刻操作520不需要進一步以完全地消耗含矽介電材料層607為任務。可能以任何適當程序(例如，類似於用以在操作520中圖案化碳基硬遮罩材料層606的電漿蝕刻程序)來進行回蝕犧牲碳基材料層630。在示範實施例中，回蝕蝕刻犧牲碳基材料層630比含矽介電材料層607更快，且因此具有凹陷低於碳基硬遮罩材料層606之頂部表面的頂部表面。
在移除含矽介電材料層607之後，方法501繼續進行至操作550，其中犧牲碳基回填材料和碳基硬遮罩材料層實質上被同時地剝除(即，以相同移除程序)。在犧牲碳基材料層630和碳基硬遮罩材料層606兩者係相同材料的示範實施例中，在操作550中，進行如氧化電漿灰化的單一剝除程序以暴露接觸開口620和一或更多閘極電極604。
方法501接著推論出在操作560中完成裝置 製造，其可能需要關聯於包括利用一或更多閘極電極的至少一MOSFET之IC的任何傳統處理。
第7圖繪示依照本發明之實施例之系統700，其中行動計算平台705及/或資料伺服器機器706採用已以使用犧牲遮罩回填之方式來至少一次圖案化的單片IC。伺服器機器706可能是任何商業伺服器，例如，包括任何數量之設置於共同用於電子資料處理之機架和網路內的高效能計算平台，其在示範實施例中包括封裝單片IC 750。行動計算平台705可能是配置用於電子資料顯示、電子資料處理、無線電子資料傳輸或之類之各者的任何可攜式裝置。例如，行動計算平台705可能是平板電腦、智慧型手機、膝上型電腦等之任一者，且可能包括顯示螢幕(例如，電容、電感、電阻式觸控螢幕)、晶片級或封裝級整合系統710、及電池715。
無論是否設置於放大視圖720所示之整合系統710內、或作為在伺服器機器706內的獨立封裝晶片，封裝單片IC 750都包括記憶體晶片(例如，RAM)，或採用已以使用犧牲遮罩回填之方式來至少一次圖案化之單片架構的處理器晶片(例如，微處理器、多核心微處理器、圖形處理器或之類)，且有利地包括具有已以使用犧牲遮罩回填之方式來圖案化之至少一閘極接觸的閘極接觸架構。單片IC 750可能進一步連同電源管理積體電路(PMIC)730之一或更多者、包括寬頻RF(無線)發射器及/或接收器(TX/RX)(例如，包括數位基頻且類比 前端模組更包含在傳送路徑上的功率放大器和在接收路徑上的低雜訊放大器)的RF(無線)積體電路(RFIC)725、及其控制器735一起耦接至板、基板、或插板760。
功能上，PMIC 730可能進行電池功率調節、DC至DC轉換等，且因此具有耦接至電池715的輸入且具有對其他功能模組提供電流供應的輸出。如進一步所示，在示範實施例中，RFIC 725具有耦接至天線(未示出)的輸出以實作一些無線標準或協定，包括但不限於Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生物之任一者、以及指定為3G、4G、5G以上的任何其他無線協定。在其他實作中，這些板級模組之各者可能整合至耦接至單片IC 1050之封裝基板的單獨IC上或在耦接至單片IC 1050之封裝基板的單一IC內。
第8圖係依照本揭露之至少一些實作所佈置的計算裝置800之功能方塊圖。例如，計算裝置800可能在平台805或伺服器機器806內部發現到，且更包括容納一些元件(例如，但不限於處理器804(例如，應用程式處理器，其可能結合如本文所論述之本地層間互連，和至少一個通訊晶片806)的主機板802。在實施例中，處理器804、一或更多通訊晶片806或之類之至少一者。處理 器804可能實體且電性耦接至主機板802。在一些實例中，處理器804包括封裝在處理器804內的積體電路晶粒。一般而言，「處理器」或「微處理器」之詞可能指任何裝置或部分之處理來自暫存器及/或記憶體的電子資料以將此電子資料轉換成可能儲存在暫存器及/或記憶體中之其他電子資料的裝置。
在各種實例中，一或更多通訊晶片806可能亦實體及/或電性耦接至主機板802。在其他實作中，通訊晶片806可能是處理器804的一部分。依據其應用，計算裝置800可能包括可能或可能不是實體且電性耦接至主機板802的其他元件。這些其他元件包括，但不限於揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位信號處理器、密碼處理器、晶片組、天線、觸控螢幕顯示器、觸控螢幕控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、陀螺儀、揚聲器、照相機、及大容量儲存裝置(如硬碟機、固態驅動器(SSD)、光碟(CD)、數位化多功能光碟(DVD)等等)或之類。
通訊晶片806可能啟動無線通訊來傳輸資料至計算裝置800且從計算裝置800傳輸資料。「無線」之詞及其衍生詞可能用以說明可能藉由使用透過非固態媒體之調變的電磁輻射來傳遞資料之電路、裝置、系統、方法、技術、通訊通道等。此詞並不意味著相關裝置不包含 任何線路，雖然在一些實施例中它們可能不包含任何線路。通訊晶片806可能實作一些無線標準或協定，包括但不限於本文別處所述的那些。如所論述，計算裝置800可能包括複數個通訊晶片806。例如，第一通訊晶片可能專用於如Wi-Fi和藍芽之較短範圍的無線通訊，且第二通訊晶片可能專用於如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他之較長範圍的無線通訊。
儘管本文中已參考各種實作來提出某些特徵，但本說明並不打算以限制意義來解釋。因此，本文所述之實作以及本揭露所關於之本領域之技術者清楚明白的其他實作的各種修改被視為在本揭露之精神和範圍內。
將了解本發明並不限於如此描述的實施例，但在不脫離所附之申請專利範圍的範圍下能以修改和變更來實行。上述實施例可能包括特定的特徵組合。例如：在一實施例中，一種製造一整合裝置的方法，包括接收具有一圖案化遮罩的一基板，在一或更多層的至少一部分中蝕刻一圖案，以一犧牲材料來回填經蝕刻的圖案，以存在的犧牲材料來移除遮罩的至少一頂部部分，及對圖案化的一或更多層選擇性地移除犧牲材料的一剩餘部分。
在另一實施例中，在一或更多層中蝕刻圖案更包含蝕刻沉積於圖案化遮罩下方的一層基板，回填經蝕刻的圖案更包含以完全地覆蓋經蝕刻之基板層的犧牲材料來在遮罩中填充圖案，及在遮罩的一頂部表面上方圖案化 犧牲材料。移除遮罩的頂部部分更包含蝕刻遍及沉積於遮罩的頂部表面上方之犧牲材料的整個厚度，及僅蝕刻遍及遮罩的一部分厚度，及移除犧牲材料的一剩餘部分也移除剩餘的遮罩材料。
在另一實施例中，遮罩包含多個遮罩材料層，包括沉積於與一第一遮罩材料層不同成分之一第二遮罩材料層下的第一遮罩材料層。在一或更多層中蝕刻圖案更包含蝕刻沉積於遮罩下方的一層基板。回填經蝕刻的圖案更包含以完全地覆蓋經蝕刻之基板層的犧牲材料來在遮罩中填充圖案。移除遮罩的頂部部分更包含蝕刻遍及至少第二遮罩材料層，及移除犧牲材料的一剩餘部分也移除第一遮罩材料層。
在另一實施例中，遮罩包含多個遮罩材料層，包括沉積於與一第一遮罩材料層不同成分之一第二遮罩材料層下的第一遮罩材料層。在一或更多層中蝕刻圖案更包含蝕刻沉積於遮罩下方的一層基板。回填經蝕刻的圖案更包含以完全地覆蓋經蝕刻之基板層的犧牲材料來在遮罩中填充圖案，其中犧牲材料具有與第一遮罩材料層相同的成分。移除遮罩的頂部部分更包含蝕刻遍及至少第二遮罩材料層，及移除犧牲材料的一剩餘部分也移除第一遮罩材料層。
在另一實施例中，遮罩包含多個遮罩材料層，包括沉積於與一第一遮罩材料層不同成分之一第二遮罩材料層下的第一遮罩材料層。在一或更多層中蝕刻圖案 更包含蝕刻沉積於遮罩下方的一層基板，其中經蝕刻的基板層具有與第二遮罩材料層相同的成分。回填經蝕刻的圖案更包含以完全地覆蓋經蝕刻之基板層的犧牲材料來在遮罩中填充圖案，其中犧牲材料具有與第一遮罩材料層相同的成分。移除遮罩的頂部部分更包含蝕刻遍及至少第二遮罩材料層，及移除犧牲材料的一剩餘部分也移除第一遮罩材料層。
在另一實施例中，遮罩包含多個遮罩材料層，包括沉積於一或更多非光可定義硬遮罩材料層上方的一或更多光可定義遮罩材料層。在一或更多層中蝕刻圖案更包含蝕刻遍及一或更多硬遮罩材料層，及蝕刻沉積於圖案化遮罩下方的一層基板。回填經蝕刻的圖案更包含以犧牲材料來在遮罩中填充圖案以完全地覆蓋經蝕刻的基板層，及移除遮罩的頂部部分更包含蝕刻遍及至少一個硬遮罩材料層。
在一實施例中，一種製造一整合微電子裝置的方法，包括接收具有擁有多個遮罩材料層之一遮罩的一基板，遮罩包括沉積於複數個未圖案化非光可定義硬遮罩材料層上方的一或更多圖案化光可定義遮罩材料層，複數個硬遮罩層更包括沉積於一第二硬遮罩材料層下方的一第一硬遮罩材料層。藉由蝕刻遍及複數個硬遮罩材料層來圖案化硬遮罩材料層。藉由蝕刻沉積於第一硬遮罩材料層下方之一基板層的至少一部分來圖案化基板。以完全地覆蓋經蝕刻之基板層的一犧牲材料來回填經蝕刻的圖案。當犧 牲材料存在時蝕刻遍及第二硬遮罩材料層，其中蝕刻終止於第一硬遮罩材料層上。接著，相對於基板層來同時地且選擇性地移除犧牲材料的一剩餘部分和第一硬遮罩材料層。
在另一實施例中，方法包括在基板上形成複數個電晶體閘極電極，及在閘極電極上方沉積基板層。圖案化基板更包含藉由蝕刻遍及基板層以暴露閘極電極的一頂部表面來在至少一個閘極電極上方的基板層中形成一閘極接觸開口。
在另一實施例中，以犧牲材料來回填經蝕刻的圖案更包含在遮罩的一頂部表面上方平面化犧牲材料；及方法更包含蝕刻遍及沉積於遮罩的頂部表面上方之犧牲材料的整個厚度。
在另一實施例中，以犧牲材料來回填經蝕刻的圖案更包含以一旋塗程序來施加一碳基材料，及蝕刻遍及第二硬遮罩材料層包含以至少等於第二硬遮罩材料層之蝕刻速率的速率來蝕刻碳基材料。
在另一實施例中，以犧牲材料來回填經蝕刻的圖案更包含以一旋塗程序來施加犧牲材料，及犧牲材料具有與第一硬遮罩材料層相同的成分。
在另一實施例中，基板層係一含矽介電材料。第一硬遮罩材料層係沉積於基板層上之一碳基材料，碳基材料具有超過80wt%的碳。第二硬遮罩材料層係一含矽介電材料且係沉積於第一硬遮罩材料層上。以犧牲材 料來回填經蝕刻的圖案更包含以一旋塗程序來在經蝕刻的遮罩材料上方施加碳基材料。
在另一實施例中，基板層係SiC。第一硬遮罩材料層係沉積於基板層上之一碳基材料，碳基材料具有超過80wt%的碳。第二硬遮罩材料層係一含矽介電材料且係沉積於第一硬遮罩材料層上。以犧牲材料來回填經蝕刻的圖案更包含以一旋塗程序來在經蝕刻的遮罩材料上方施加碳基材料。
在一實施例中，一種微電子裝置結構包括一圖案化基板層，具有圖案化基板特徵、一圖案化遮罩，沉積於圖案化基板層上方，遮罩包括一第一成分的一第一硬遮罩材料層，其係以對準基板特徵的遮罩特徵來圖案化，及一犧牲材料，沉積於基板特徵上方且回填遮罩特徵，其中犧牲材料和第一硬遮罩材料係相同碳基非光可定義材料。
在另一實施例中，圖案化基板層包含一或更多閘極接觸開口，穿過基板層且暴露一電晶體閘極電極的一頂部表面。
在另一實施例中，一第二成分的一第二硬遮罩材料層係沉積於第一硬遮罩材料層上方，其中第二硬遮罩材料層也以遮罩特徵來圖案化。
在另一實施例中，一第二成分的一第二硬遮罩材料層係沉積於第一硬遮罩材料層上方。第二硬遮罩材料層也以遮罩特徵來圖案化，及圖案化基板層和第二硬遮 罩材料都是含矽介電材料。
在另一實施例中，一第二成分的一第二硬遮罩材料層係沉積於第一硬遮罩材料層上方。第二硬遮罩材料層也以遮罩特徵來圖案化，及犧牲材料具有在第二硬遮罩材料上方平面化的一頂部表面。
在另一實施例中，犧牲材料係在遮罩特徵內凹陷，其中犧牲材料的一頂部表面在第一硬遮罩材料的一頂部表面下方凹陷。
在另一實施例中，第一硬遮罩層係具有超過80wt%的碳之碳基材料且具有100-200nm的厚度。圖案化基板層包含一含矽介電材料，及基板特徵具有小於50nm的一臨界尺寸。
然而，上述實施例並不限於此方面，且在各種實作中，上述實施例可能包括僅保證上述特徵的子集、保證上述特徵的不同順序、保證上述特徵的不同組合、及/或保證除了所明確列出之那些特徵以外的額外特徵。因此，本發明之範圍應參考所附之申請專利範圍、連同被賦予上述申請專利範圍權利之等效範圍的全範圍來決定。
101‧‧‧方法
110-160‧‧‧操作

Claims (19)

  1. 一種製造一整合裝置的方法，該方法包含：接收具有一圖案化遮罩的一基板；在一或更多層的至少一部分中蝕刻一圖案；以一犧牲材料來回填經蝕刻的該圖案；移除所存在的該犧牲材料的一頂部部分與該遮罩的至少一頂部部分；及對圖案化的該一或更多層選擇性地移除該犧牲材料，其中：在一或更多層中蝕刻該圖案更包含蝕刻沉積於該圖案化遮罩下方的該基板之一層；回填經蝕刻的該圖案更包含：以完全地覆蓋經蝕刻之該基板層的該犧牲材料來在該遮罩中填充該圖案；及在該遮罩的一頂部表面上方平面化該犧牲材料；移除該遮罩的該頂部部分更包含：蝕刻遍及沉積於該遮罩的該頂部表面上方之該犧牲材料的整個厚度；及僅蝕刻遍及該遮罩的一部分厚度；及移除該犧牲材料的一剩餘部分也移除剩餘的遮罩材料。
  2. 如申請專利範圍第1項所述之方法，其中：該遮罩包含多個遮罩材料層，包括沉積於與一第一遮罩材料層不同成分之一第二遮罩材料層下的該第一遮罩材 料層；在一或更多層中蝕刻該圖案更包含蝕刻沉積於該遮罩下方的該基板之一層；回填經蝕刻的該圖案更包含以完全地覆蓋經蝕刻之該基板層的該犧牲材料來在該遮罩中填充該圖案；移除該遮罩的該頂部部分更包含蝕刻遍及至少該第二遮罩材料層；及移除該犧牲材料的一剩餘部分也移除該第一遮罩材料層。
  3. 如申請專利範圍第1項所述之方法，其中：該遮罩包含多個遮罩材料層，包括沉積於與一第一遮罩材料層不同成分之一第二遮罩材料層下的該第一遮罩材料層；在一或更多層中蝕刻該圖案更包含蝕刻沉積於該遮罩下方的該基板之一層；回填經蝕刻的該圖案更包含以完全地覆蓋經蝕刻之該基板層的該犧牲材料來在該遮罩中填充該圖案，其中該犧牲材料具有與該第一遮罩材料層相同的成分；移除該遮罩的該頂部部分更包含蝕刻遍及至少該第二遮罩材料層；及移除該犧牲材料的一剩餘部分也移除該第一遮罩材料層。
  4. 如申請專利範圍第1項所述之方法，其中：該遮罩包含多個遮罩材料層，包括沉積於與一第一遮 罩材料層不同成分之一第二遮罩材料層下的該第一遮罩材料層；在一或更多層中蝕刻該圖案更包含蝕刻沉積於該遮罩下方的該基板之一層，其中經蝕刻的該基板層具有與該第二遮罩材料層相同的成分；回填經蝕刻的該圖案更包含以完全地覆蓋經蝕刻之該基板層的該犧牲材料來在該遮罩中填充該圖案，其中該犧牲材料具有與該第一遮罩材料層相同的成分；移除該遮罩的該頂部部分更包含蝕刻遍及至少該第二遮罩材料層；及移除該犧牲材料的一剩餘部分也移除該第一遮罩材料層。
  5. 如申請專利範圍第1項所述之方法，其中：該遮罩包含多個遮罩材料層，包括沉積於一或更多非光可定義硬遮罩材料層上方的一或更多光可定義遮罩材料層；在一或更多層中蝕刻該圖案更包含：蝕刻遍及該一或更多硬遮罩材料層；及蝕刻沉積於該圖案化遮罩下方的一層該基板；回填經蝕刻的該圖案更包含以該犧牲材料來在該遮罩中填充該圖案以完全地覆蓋經蝕刻的該基板層；及移除該遮罩的該頂部部分更包含蝕刻遍及該些硬遮罩材料層之至少一者。
  6. 一種製造一整合微電子裝置的方法，該方法包 含：接收具有擁有多個遮罩材料層之一遮罩的一基板，該遮罩包括沉積於複數個未圖案化非光可定義硬遮罩材料層上方的一或更多圖案化光可定義遮罩材料層，該複數個硬遮罩層更包括沉積於一第二硬遮罩材料層下方的一第一硬遮罩材料層；藉由蝕刻遍及該複數個硬遮罩材料層來圖案化該些硬遮罩材料層；及藉由蝕刻沉積於該第一硬遮罩材料層下方之一基板層的至少一部分來圖案化該基板；以完全地覆蓋經蝕刻之該基板層的一犧牲材料來回填經蝕刻的該圖案；當該犧牲材料存在時蝕刻遍及該第二硬遮罩材料層，該蝕刻終止於該第一硬遮罩材料層上；及相對於該基板層來選擇性地同時移除該犧牲材料的一剩餘部分和該第一硬遮罩材料層。
  7. 如申請專利範圍第6項所述之方法，更包含：在該基板上形成複數個電晶體閘極電極；在該些閘極電極上方沉積該基板層；及其中圖案化該基板更包含藉由蝕刻遍及該基板層以暴露該閘極電極的一頂部表面來在該些閘極電極之至少一者上方的該基板層中形成一閘極接觸開口。
  8. 如申請專利範圍第6項所述之方法，其中：以該犧牲材料來回填經蝕刻的該圖案更包含在該複數 個未圖案化非光可定義硬遮罩材料層的一頂部表面上方平面化該犧牲材料；及該方法更包含蝕刻遍及沉積於該複數個未圖案化非光可定義硬遮罩材料層的該頂部表面上方之該犧牲材料的整個厚度。
  9. 如申請專利範圍第6項所述之方法，其中：以該犧牲材料來回填經蝕刻的該圖案更包含以一旋塗程序來施加一碳基材料；及蝕刻遍及該第二硬遮罩材料層包含以至少等於該第二硬遮罩材料層之蝕刻速率的速率來蝕刻該碳基材料。
  10. 如申請專利範圍第6項所述之方法，其中：以該犧牲材料來回填經蝕刻的該圖案更包含以一旋塗程序來施加該犧牲材料；及該犧牲材料具有與該第一硬遮罩材料層相同的成分。
  11. 如申請專利範圍第6項所述之方法，其中：該基板層係一含矽介電材料；該第一硬遮罩材料層係沉積於該基板層上之一碳基材料，該碳基材料具有超過80wt%的碳；該第二硬遮罩材料層係一含矽介電材料且係沉積於該第一硬遮罩材料層上；及以該犧牲材料來回填經蝕刻的該圖案更包含以一旋塗程序來在經蝕刻的該些遮罩材料上方施加該碳基材料。
  12. 如申請專利範圍第6項所述之方法，其中：該基板層係SiC； 該第一硬遮罩材料層係沉積於該基板層上之一碳基材料，該碳基材料具有超過80wt%的碳；該第二硬遮罩材料層係一含矽介電材料且係沉積於該第一硬遮罩材料層上；及以該犧牲材料來回填經蝕刻的該圖案更包含以一旋塗程序來在經蝕刻的該些遮罩材料上方施加該碳基材料。
  13. 一種微電子裝置結構，包含：一圖案化基板層，具有圖案化基板特徵；一圖案化遮罩，沉積於該圖案化基板層上方，該遮罩包括一第一成分的一第一硬遮罩材料層，其係以對準該些基板特徵的遮罩特徵來圖案化；及一犧牲材料，沉積於該些基板特徵上方且回填該些遮罩特徵，其中該犧牲材料和該第一硬遮罩材料係相同碳基非光可定義材料。
  14. 如申請專利範圍第13項所述之裝置結構，其中該圖案化基板層包含一或更多閘極接觸開口，穿過該基板層且暴露一電晶體閘極電極的一頂部表面。
  15. 如申請專利範圍第13項所述之裝置結構，更包含一第二成分的一第二硬遮罩材料層，沉積於該第一硬遮罩材料層上方，其中該第二硬遮罩材料層也以該些遮罩特徵來圖案化。
  16. 如申請專利範圍第13項所述之裝置結構，更包含一第二成分的一第二硬遮罩材料層，沉積於該第一硬遮 罩材料層上方，其中該第二硬遮罩材料層也以該些遮罩特徵來圖案化；及其中該圖案化基板層和該第二硬遮罩材料都是含矽介電材料。
  17. 如申請專利範圍第13項所述之裝置結構，更包含一第二成分的一第二硬遮罩材料層，沉積於該第一硬遮罩材料層上方，其中該第二硬遮罩材料層也以該些遮罩特徵來圖案化；及其中該犧牲材料具有在該第二硬遮罩材料上方平面化的一頂部表面。
  18. 如申請專利範圍第13項所述之裝置結構，其中該犧牲材料係在該些遮罩特徵內凹陷，其中該犧牲材料的一頂部表面在該第一硬遮罩材料的一頂部表面下方凹陷。
  19. 如申請專利範圍第13項所述之裝置結構，其中該第一硬遮罩材料層係具有超過80wt%的碳之碳基材料且具有100-200nm的厚度；該圖案化基板層包含一含矽介電材料；及該些基板特徵具有20至50nm的一臨界尺寸。
TW103132798A 2013-09-25 2014-09-23 用以剝除遮罩層之犧牲材料 TWI556311B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/061735 WO2015047255A1 (en) 2013-09-25 2013-09-25 Sacrificial material for stripping masking layers

Publications (2)

Publication Number Publication Date
TW201530655A TW201530655A (zh) 2015-08-01
TWI556311B true TWI556311B (zh) 2016-11-01

Family

ID=52744162

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103132798A TWI556311B (zh) 2013-09-25 2014-09-23 用以剝除遮罩層之犧牲材料

Country Status (7)

Country Link
US (1) US9916988B2 (zh)
EP (1) EP3061123A4 (zh)
KR (1) KR102153515B1 (zh)
CN (1) CN105474369B (zh)
SG (1) SG11201600825YA (zh)
TW (1) TWI556311B (zh)
WO (1) WO2015047255A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354875B1 (en) * 2018-01-08 2019-07-16 Varian Semiconductor Equipment Associates, Inc. Techniques for improved removal of sacrificial mask

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040121506A1 (en) * 2002-12-23 2004-06-24 Motorola Inc. Release etch method for micromachined sensors
US20110207285A1 (en) * 2010-02-19 2011-08-25 Samsung Electronics Co., Ltd. Method Of Forming Pattern Structure And Method Of Fabricating Semiconductor Device Using The Same
TW201234671A (en) * 2010-11-30 2012-08-16 Toshiba Kk Metal containing sacrifice material and method of damascene wiring formation

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270265A (en) * 1992-09-01 1993-12-14 Harris Corporation Stress relief technique of removing oxide from surface of trench-patterned semiconductor-on-insulator structure
JP4778660B2 (ja) * 2001-11-27 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8852851B2 (en) * 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US8105947B2 (en) * 2008-11-07 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Post etch dielectric film re-capping layer
JP4823346B2 (ja) * 2009-09-24 2011-11-24 株式会社東芝 テンプレートおよびパターン形成方法
TWI409852B (zh) * 2009-12-31 2013-09-21 華亞科技股份有限公司 利用自對準雙重圖案製作半導體元件微細結構的方法
KR101610831B1 (ko) * 2010-02-09 2016-04-12 삼성전자주식회사 비트 라인 배선이 비트 라인 콘택 상에서 그 폭이 확장되고 그 레벨이 낮아지는 반도체 소자 및 그 제조방법
KR20110135285A (ko) * 2010-06-10 2011-12-16 삼성전자주식회사 상변화 메모리 소자의 제조방법
US8563439B2 (en) * 2010-07-23 2013-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of pitch dimension shrinkage
KR20120055153A (ko) 2010-11-23 2012-05-31 에스케이하이닉스 주식회사 반도체 장치 제조방법
JP5661524B2 (ja) * 2011-03-22 2015-01-28 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
CN102226988B (zh) * 2011-05-27 2015-02-11 上海华虹宏力半导体制造有限公司 双沟槽隔离结构的形成方法
US8551877B2 (en) * 2012-03-07 2013-10-08 Tokyo Electron Limited Sidewall and chamfer protection during hard mask removal for interconnect patterning
KR20150014009A (ko) * 2013-07-25 2015-02-06 에스케이하이닉스 주식회사 미세 패턴 형성 방법
US9287124B2 (en) * 2013-08-30 2016-03-15 Applied Materials, Inc. Method of etching a boron doped carbon hardmask

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040121506A1 (en) * 2002-12-23 2004-06-24 Motorola Inc. Release etch method for micromachined sensors
US20110207285A1 (en) * 2010-02-19 2011-08-25 Samsung Electronics Co., Ltd. Method Of Forming Pattern Structure And Method Of Fabricating Semiconductor Device Using The Same
TW201234671A (en) * 2010-11-30 2012-08-16 Toshiba Kk Metal containing sacrifice material and method of damascene wiring formation

Also Published As

Publication number Publication date
CN105474369B (zh) 2019-01-15
US20160203999A1 (en) 2016-07-14
KR20160058751A (ko) 2016-05-25
EP3061123A1 (en) 2016-08-31
KR102153515B1 (ko) 2020-09-09
TW201530655A (zh) 2015-08-01
EP3061123A4 (en) 2017-05-31
CN105474369A (zh) 2016-04-06
US9916988B2 (en) 2018-03-13
SG11201600825YA (en) 2016-03-30
WO2015047255A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
TWI735080B (zh) 一玻璃基板上之積體電路
US12308284B2 (en) Plug and trench architectures for integrated circuits and methods of manufacture
JP6415686B2 (ja) ボイドにより破壊を加速させたｍｏｓ型アンチヒューズ
CN103915384B (zh) 半导体结构及其形成方法
US9627215B1 (en) Structure and method for interconnection
JP2011502353A (ja) Ｎｖｍ回路をロジック回路と集積する方法
US9384978B1 (en) Method of forming trenches
CN105336571A (zh) 自对准多重图形掩膜的形成方法
TW201717278A (zh) 具有選擇性蝕刻終止襯墊之自對準閘極下接接觸
CN110459603A (zh) 倒角的替代栅极结构
CN110391133A (zh) 图案化方法
US9171758B2 (en) Method of forming transistor contacts
TWI556399B (zh) 具有導體回填之內嵌式熔絲
CN108122843A (zh) 鳍式场效应管的形成方法以及半导体结构
TWI729283B (zh) 接觸結構
CN103996604B (zh) 一种采用双侧墙工艺形成超低尺寸图形的方法
TWI556311B (zh) 用以剝除遮罩層之犧牲材料
EP3240021B1 (en) A method for fabricating a semiconductor structure
CN107924948B (zh) 用于集成电路的复合横向电阻器结构
CN111490104A (zh) 嵌入式dram的使用间隔物材料的隔离间隙填充工艺
CN104241089B (zh) 半导体鳍状结构及其形成方法
US9490141B2 (en) Method for planarizing semiconductor device
WO2012094782A1 (zh) 提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法
CN108428633A (zh) 具有栅极高度缩放的半导体结构
CN106033714A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees