[go: up one dir, main page]

TWI553731B - The method of etching the deep through hole - Google Patents

The method of etching the deep through hole Download PDF

Info

Publication number
TWI553731B
TWI553731B TW102139823A TW102139823A TWI553731B TW I553731 B TWI553731 B TW I553731B TW 102139823 A TW102139823 A TW 102139823A TW 102139823 A TW102139823 A TW 102139823A TW I553731 B TWI553731 B TW I553731B
Authority
TW
Taiwan
Prior art keywords
etching
deep
pipes
time
depth
Prior art date
Application number
TW102139823A
Other languages
English (en)
Other versions
TW201421580A (zh
Inventor
嚴利均
倪圖強
Original Assignee
中微半導體設備（上海）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中微半導體設備（上海）有限公司 filed Critical 中微半導體設備（上海）有限公司
Publication of TW201421580A publication Critical patent/TW201421580A/zh
Application granted granted Critical
Publication of TWI553731B publication Critical patent/TWI553731B/zh

Links

Classifications

    • H10P50/244—
    • H10W20/023—

Landscapes

  • Drying Of Semiconductors (AREA)

Description

深矽通孔的蝕刻方法
本發明係關於一種深矽通孔的蝕刻方法，特别是關於一種隨通孔深度增加而改進工藝參數的蝕刻方法。
矽通孔技術(TSV)為第4代封裝技術，矽通孔技術(TSV，Through-Silicon-Via)是通過在晶片和晶片之間、晶圓和晶圓之間製作垂直導通，實現晶片之間互連的最新技術。與以往的IC封裝鍵合和使用凸點的疊加技術不同，TSV能夠使晶片在三維方向堆疊的密度最大，外形尺寸最小，並且大大改善晶片速度和低功耗的性能。
TSV製作技術中首先應該做到的是蝕刻機台對不同材料蝕刻輪廓的控制。儘管可以籠統地認為TSV應用需要製作相對高的縱寬比(Aspect Ratio)，而業界對矽的深蝕刻原理和應用並不陌生，但是，實際上TSV對蝕刻的要求還是在許多方面超過了MEMS等應用領域。比如，被蝕刻材料的複雜程度、不同的3D IC的應用中TSV通孔的分佈密度、尺寸(包括深度和直徑)相當寬泛的分佈等等。
最佳的TSV技術必須能夠滿足輪廓控制(包括控制傾斜、斜差、側壁粗糙度、底切度等)，同時又需要在工藝能力上具備靈活性，能夠應對多種量級的通孔尺寸和各種多層材料，並具有高產量能力，能夠處理300mm晶圓，具有工藝的重複性、實 用性、可靠性，最後，還必須滿足IC市場所要求的最好的性價比。
中國專利公開號CN102031525A公開了一種深矽通孔的蝕刻方法，採用反應離子蝕刻的蝕刻步驟和聚合物沉積步驟，所述蝕刻步驟和聚合物沉積步驟交替進行，所述蝕刻步驟採用的氣體中包括用於化學反應等離子蝕刻矽的第一氣體和用於與矽反應形成矽化物保護膜的第二氣體。使用該方法蝕刻形成TSV時，具有蝕刻效率高、TSV通孔側壁光滑度好的特點。
通常，在深蝕刻工藝中，採用蝕刻、沉積、蝕刻循環的工藝方法來進行深孔蝕刻。
圖1示出現有技術的深矽通孔蝕刻過程的流程圖。如圖1所示，其中，11為掩膜層，12為襯底矽，13為聚合物層。圖1中顯示了在深孔蝕刻中蝕刻步驟、聚合物沉積步驟、蝕刻步驟相互交替最後蝕刻形成孔洞的過程。
圖2示出現有技術的深矽通孔蝕刻過程中，反應腔室內蝕刻氣體與聚合物氣體變化的時序圖。如圖2所示，主要採用SF6氣體來進行蝕刻步驟，採用C4F8氣體來進行沉積步驟。由於每次的蝕刻和沉積的工藝參數都相同，但是隨著孔深的增加，腔室內的其他工藝條件不變，氣體要達到深孔底部的距離增加，因此蝕刻速率會降低，不能達到工藝預期。而且，工藝要求的氣體反應時間通常很短，非常容易受到閥門時間誤差之類的影響，無法保證氣體反應時間的精確性。
針對現有技術中的缺陷，本發明的目的是提供一種深矽通孔的蝕刻方法，克服了現有技術的困難，通過控制閥門開閉時間來精確控制氣體反應時間，並且隨孔深增加而調節相應的蝕刻參數，以此來解決深孔蝕刻中隨孔深增加蝕刻速率減弱的問題。
本發明為解決習知技術之問題所採用之技術手段系提供一種深矽通孔的蝕刻方法，包括以下步驟：在矽襯底上形成掩膜層，採用交替進行的蝕刻步驟和聚合物沉積步驟蝕刻深矽通孔，其中，蝕刻步驟中通過第一組管道通入蝕刻氣體，沉積步驟中通過第二組管道通入聚合物氣體，所述蝕刻步驟結束後，關閉第一組管道的閥門，間隔一時間段之後，打開第二組管道的閥門；或者所述沉積步驟結束後，關閉第二組管道的閥門，間隔所述時間段之後，打開第一組管道的閥門；在所述時間段內調整蝕刻步驟中的轟擊粒子的能量，所述蝕刻步驟中的轟擊粒子的能量隨矽通孔的深度增加而增強。
優選地，所述蝕刻或者沉積步驟中的壓強、射頻功率以及蝕刻步驟的時間中的至少一項，隨矽通孔的深度增加而改變。
優選地，所述蝕刻或者沉積步驟中的壓強隨矽通孔的深度增加而減小，結束蝕刻時候的壓力比初始蝕刻時候的壓力減少5%至20%。
優選地，所述蝕刻或者沉積的射頻功率隨矽通孔的深度增加而增加，結束蝕刻時候的射頻功率比初始蝕刻時候的射頻功率增加10%至30%。
優選地，所述蝕刻步驟的時間隨矽通孔的深度增加而增加，蝕刻結束時候的蝕刻步驟的時間比初始蝕刻時候的蝕刻步驟時間增長5%至20%。
優選地，所述時間段為20毫秒至100毫秒。
優選地，所述時間段為第一組管道或者第二組管道的閥門開關時間。
優選地，所述時間段為第一組管道和第二組管道的閥門開關時間的平均值。
優選地，所述第一組管道通入的氣體包括SF6、NF3中的一種以及CO2、CO、NO、N2中的一種。
優選地，所述第二組管道通入的氣體包括C4F8、C4F6、CHF3、CH2F2中的一種或任意幾種的組合。
與現有技術相比，本發明的深矽通孔的蝕刻方法通過控制閥門開閉時間來精確控制氣體反應時間，並且隨孔深增加而調節相應的蝕刻參數，以此來解決深孔蝕刻中隨孔深增加蝕刻速率減弱的問題。每次蝕刻的通孔增加的深度都相同，且達到了預期的要求，沒有因為通孔深度的增加而減弱蝕刻速率，最後得到的蝕刻深孔完全滿足工藝要求。
本發明所採用的具體實施例，將藉由以下之實施例及附呈圖式作進一步之說明。
11‧‧‧掩膜層
12‧‧‧襯底矽
13‧‧‧聚合物層
△t‧‧‧時間段
通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發明的其它特徵、目的和優點將會變得更明顯：圖1示出現有技術的深矽通孔蝕刻過程的流程圖；圖2示出現有技術的深矽通孔蝕刻過程中，反應腔室內蝕刻氣體與聚合物氣體變化的時序圖；圖3示出根據本發明的一個具體實施方式的，本發明的一種深矽通孔的蝕刻方法的流程圖；以及圖4示出根據本發明的一個具體實施方式的，本發明中的一種深矽通孔的蝕刻方法過程中，反應腔室內蝕刻氣體與聚合物氣體變化的時序圖。
本領域技術人員理解，本領域技術人員結合現有技術以及上述實施例可以實現所述變化例，在此不予贅述。這樣的 變化例並不影響本發明的實質內容，在此不予贅述。
本發明提供了一種深矽通孔的蝕刻方法，在矽襯底上形成掩膜層，採用交替進行的蝕刻步驟和聚合物沉積步驟蝕刻深矽通孔，其中，蝕刻步驟中通過第一組管道通入蝕刻氣體，沉積步驟中通過第二組管道通入聚合物氣體，所述蝕刻步驟結束後，關閉第一組管道的閥門，間隔一時間段之後，打開第二組管道的閥門；或者所述沉積步驟結束後，關閉第二組管道的閥門，間隔所述時間段之後，打開第一組管道的閥門。本發明通過控制閥門開閉時間來精確控制氣體反應時間，以此避免閥門時間誤差之類的影響，保證氣體反應時間的精確性。
為了進一步解決隨著孔深的增加，深孔底部的受蝕刻的情況會逐漸減弱，不能達到工藝預期的問題，本發明採用了隨孔深增加而調節相應的蝕刻參數的方式，具體表現為：所述蝕刻步驟中等離子體蝕刻的強度隨矽通孔的深度變化而變化。在所述時間段內調整蝕刻步驟中的轟擊粒子的能量，所述蝕刻步驟中的轟擊粒子的能量隨矽通孔的深度增加而增強。所述蝕刻或者沉積步驟中的壓強、射頻功率以及蝕刻步驟的時間中的至少一項，隨矽通孔的深度增加而改變。
所述蝕刻步驟中的轟擊粒子的能量隨矽通孔的深度增加而增強。在這個過程中，壓強隨矽通孔的深度增加而減小的方式可以是線性的，或是非線性的均可，根據實際蝕刻工藝的要求或是孔深變化對蝕刻速率的影響而定。
所述蝕刻或者沉積步驟中的壓強隨矽通孔的深度增加而減小，結束蝕刻時候的壓力比初始蝕刻時候的壓力減少5%至20%。在這個過程中，壓強隨矽通孔的深度增加而減小的方式可以是線性的，或是非線性的均可，根據實際蝕刻工藝的要求或是孔深變化對蝕刻速率的影響而定。
同樣地，蝕刻或者沉積的射頻功率隨矽通孔的深度 增加而增加，結束蝕刻時候的射頻功率比初始蝕刻時候的射頻功率增加10%至30%。在這個過程中，射頻功率隨矽通孔的深度增加而增加的方式可以是線性的，或是非線性的均可，根據實際蝕刻工藝的要求或是孔深變化對蝕刻速率的影響而定。
同樣地，蝕刻步驟的時間隨矽通孔的深度增加而增加，蝕刻結束時候的蝕刻步驟的時間比初始蝕刻時候的蝕刻步驟時間增長5%至20%。在這個過程中，蝕刻步驟的時間隨矽通孔的深度增加而增加的方式可以是線性的，或是非線性的均可，根據實際蝕刻工藝的要求或是孔深變化對蝕刻速率的影響而定。
當然，實際使用中完全可以通過調整蝕刻壓強、射頻功率以及蝕刻步驟的時間中的兩項或是三項的方式來實現補償通孔深度增加對蝕刻速率的減弱。
圖3示出根據本發明的一個具體實施方式的，本發明的一種深矽通孔的蝕刻方法的流程圖。如圖3所示，本發明實際使用中，包括以下步驟：(1)在矽襯底上形成掩膜層，採用交替進行的蝕刻步驟和聚合物沉積步驟蝕刻深矽通孔，其中，蝕刻步驟中通過第一組管道通入蝕刻氣體，沉積步驟中通過第二組管道通入聚合物氣體；(2)蝕刻步驟開始，打開第一組管道通入蝕刻氣體；(3)蝕刻步驟結束後，關閉第一組管道的閥門；(4)判斷蝕刻是否完成，若否，則執行步驟(5)，若是，則結束蝕刻；(5)間隔一時間段；(6)沉積步驟開始，打開第二組管道通入聚合物氣體；(7)沉積步驟結束後，關閉第二組管道的閥門；(8)間隔一時間段，返回步驟(2)。
圖4示出根據本發明的一個具體實施方式的，本發明中的一種深矽通孔的蝕刻方法過程中，反應腔室內蝕刻氣體與 聚合物氣體變化的時序圖。如圖4所示，本發明的實際蝕刻過程中，通常將間隔的時間段△t的範圍定為20毫秒至100毫秒。具體的取值要考慮氣體閥門誤差、射頻功率、反應腔內部的壓力變化等多個工藝參數。通過改變蝕刻參數或調整開關延遲時間的精確控制，整個蝕刻過程的穩定性可顯著改善。
所述時間段可以定義為以下的時間值：比如：所述時間段為第一組管道或者第二組管道的閥門開關時間。或者，所述時間段為第一組管道和第二組管道的閥門開關時間的平均值。
本發明中的反應氣體與常規的蝕刻過程所用的氣體相同，比如：第一組管道通過蝕刻氣體，所述第一組管道通入的氣體包括SF6、NF3中的一種以及CO2、CO、NO、N2中的一種。第二組管道通過聚合物氣體，所述第二組管道通入的氣體包括C4F8、C4F6、CHF3、CH2F2中的一種或任意幾種的組合。當然，實際過程中，使用的蝕刻氣體或聚合物氣體不限於以上的舉例。
實施例1
本實施例中根據氣體閥門誤差、射頻功率、反應腔內部的壓力變化等多個工藝參數的得到的時間段△t為30毫秒，並且主要通過減小壓力的方式來補償通孔深度增加後的蝕刻速率減弱。
本發明提供了一種深矽通孔的蝕刻方法，在矽襯底上形成掩膜層，採用交替進行的蝕刻步驟和聚合物沉積步驟蝕刻深矽通孔，其中，蝕刻步驟中通過第一組管道通入蝕刻氣體，蝕刻氣體為SF6與CO2的氣體組合。沉積步驟中通過第二組管道通入聚合物氣體，聚合物氣體為C4F8與C4F6的氣體組合。
第一次蝕刻時，將SF6與CO2的氣體組合通過第一組管道通入反應腔室內，反應腔室內壓強為120mT、蝕刻功率為2000W，蝕刻步驟的時間為2s。
2s後，第一次蝕刻結束，關閉第一組管道。
延時30毫秒之後再開始第一次沉積。
第一次沉積時，將C4F8與C4F6的氣體組合通過第二組管道通入反應腔室內。
第一次沉積結束後，關閉第二組管道。
延時30毫秒之後再開始第二次蝕刻。
第二次蝕刻時，將SF6與CO2的氣體組合通過第一組管道通入反應腔室內，保持蝕刻頻率、蝕刻功率以及蝕刻步驟的時間不變，即蝕刻功率仍為2000W，蝕刻步驟的時間仍為2s，但需要將第一次的壓力減小1%，第二次蝕刻時反應腔室內壓強大約為119.8mT，以此修正孔深對蝕刻速率的影響。
2s後，第二次蝕刻結束，關閉第一組管道。
延時30毫秒之後再開始第二次沉積。
第二次沉積時，將C4F8與C4F6的氣體組合通過第二組管道通入反應腔室內。
第二次沉積結束後，關閉第二組管道。
延時30毫秒之後再開始第三次沉積。
循環蝕刻、沉積、蝕刻的步驟直至達到蝕刻深度要求，每次蝕刻時，保持蝕刻頻率、蝕刻功率以及蝕刻步驟的時間不變，將上一次中的壓力減小1%。
由於採用了減小壓力的方式來補償通孔深度增加後的蝕刻速率減弱的方法，每次蝕刻的通孔增加的深度都相同，且達到了預期的要求，沒有因為通孔深度的增加而減弱蝕刻速率，最後得到的蝕刻深孔完全滿足工藝要求。
實施例2
本實施例中根據氣體閥門誤差、射頻功率、反應腔內部的壓力變化等多個工藝參數的得到的時間段△t為70毫秒，並且主要通過提升蝕刻功率的方式來補償通孔深度增加後的蝕刻速率減弱。
本發明提供了一種深矽通孔的蝕刻方法，在矽襯底上形成掩膜層，採用交替進行的蝕刻步驟和聚合物沉積步驟蝕刻深矽通孔，其中，蝕刻步驟中通過第一組管道通入蝕刻氣體，蝕刻氣體為NF3與NO的氣體組合。沉積步驟中通過第二組管道通入聚合物氣體，聚合物氣體為C4F6、CHF3與CH2F2的氣體組合。
第一次蝕刻時，將NF3與NO的氣體組合通過第一組管道通入反應腔室內，反應腔室內壓強為120mT、蝕刻功率為2000W，蝕刻步驟的時間為2s。
2s後，第一次蝕刻結束，關閉第一組管道。
延時70毫秒之後再開始第一次沉積。
第一次沉積時，將C4F6、CHF3與CH2F2的氣體組合通過第二組管道通入反應腔室內。
第一次沉積結束後，關閉第二組管道。
延時70毫秒之後再開始第二次蝕刻。
第二次蝕刻時，將NF3與NO的氣體組合通過第一組管道通入反應腔室內，保持壓強、蝕刻頻率以及蝕刻步驟的時間不變，即反應腔室內壓強仍為120mT，蝕刻步驟的時間仍為2s，但需要將第一次的蝕刻功率提升1%，第二次蝕刻時的蝕刻功率為2020W，以此修正孔深對蝕刻速率的影響。
2s後，第二次蝕刻結束，關閉第一組管道。
延時70毫秒之後再開始第二次沉積。
第二次沉積時，將C4F6、CHF3與CH2F2的氣體組合通過第二組管道通入反應腔室內。
第二次沉積結束後，關閉第二組管道。
延時70毫秒之後再開始第三次蝕刻。
循環蝕刻、沉積、蝕刻的步驟直至達到蝕刻深度要求，每次蝕刻時，保持壓強、蝕刻頻率以及蝕刻步驟的時間不變，將上一次的蝕刻功率提升1%。
由於採用了提升蝕刻功率的方式來補償通孔深度增加後的蝕刻速率減弱的方法，每次蝕刻的通孔增加的深度都相同，且達到了預期的要求，沒有因為通孔深度的增加而減弱蝕刻速率，最後得到的蝕刻深孔完全滿足工藝要求。
實施例3
本實施例中根據氣體閥門誤差、射頻功率、反應腔內部的壓力變化等多個工藝參數的得到的時間段△t為50毫秒，並且主要通過增加蝕刻步驟的時間的方式來補償通孔深度增加後的蝕刻速率減弱。
本發明提供了一種深矽通孔的蝕刻方法，在矽襯底上形成掩膜層，採用交替進行的蝕刻步驟和聚合物沉積步驟蝕刻深矽通孔，其中，蝕刻步驟中通過第一組管道通入蝕刻氣體，蝕刻氣體為NF3與N2的氣體組合。沉積步驟中通過第二組管道通入聚合物氣體，聚合物氣體為CHF3與CH2F2的氣體組合。
第一次蝕刻時，將NF3與NO的氣體組合通過第一組管道通入反應腔室內，反應腔室內壓強為120mT、蝕刻功率為2000W，蝕刻步驟的時間為2s。
2s後，第一次蝕刻結束，關閉第一組管道。
延時50毫秒之後再開始第一次沉積。
第一次沉積時，將CHF3與CH2F2的氣體組合通過第二組管道通入反應腔室內。
第一次沉積結束後，關閉第二組管道。
延時50毫秒之後再開始第二次蝕刻。
第二次蝕刻時，將NF3與N2的氣體組合通過第一組管道通入反應腔室內，保持壓強、蝕刻頻率以及蝕刻功率不變，即反應腔室內壓強仍為120mT，蝕刻功率仍為2000WHz，但需要將第一次的蝕刻步驟的時間增加5%，為2.1秒，以此修正孔深對蝕刻速率的影響。
2.1s後，第二次蝕刻結束，關閉第一組管道。
延時50毫秒之後再開始第二次沉積。
第二次沉積時，將CHF3與CH2F2的氣體組合通過第二組管道通入反應腔室內。
第二次沉積結束後，關閉第二組管道。
延時50毫秒之後再開始第三次沉積。
循環蝕刻、沉積、蝕刻的步驟直至達到蝕刻深度要求，每次蝕刻時，保持壓強、蝕刻頻率以及蝕刻功率不變，將上一次的蝕刻步驟的時間增加5%，以此修正孔深對蝕刻速率的影響。
由於採用了增加蝕刻步驟的時間的方式來補償通孔深度增加後的蝕刻速率減弱的方法，每次蝕刻的通孔增加的深度都相同，且達到了預期的要求，沒有因為通孔深度的增加而減弱蝕刻速率，最後得到的蝕刻深孔完全滿足工藝要求。
實施例4
本實施例中根據氣體閥門誤差、射頻功率、反應腔內部的壓力變化等多個工藝參數的得到的時間段△t為90毫秒，並且主要通過同時減小壓強、增加蝕刻功率、增加蝕刻步驟的時間的方式來補償通孔深度增加後的蝕刻速率減弱。
本發明提供了一種深矽通孔的蝕刻方法，在矽襯底上形成掩膜層，採用交替進行的蝕刻步驟和聚合物沉積步驟蝕刻深矽通孔，其中，蝕刻步驟中通過第一組管道通入蝕刻氣體，蝕刻氣體為SF6與CO的氣體組合。沉積步驟中通過第二組管道通入聚合物氣體，聚合物氣體為C4F8、C4F6、CHF3與CH2F2的氣體組合。
第一次蝕刻時，將SF6與CO的氣體組合通過第一組管道通入反應腔室內，反應腔室內壓強為120mT、蝕刻功率為2000W，蝕刻步驟的時間為2s。
2s後，第一次蝕刻結束，關閉第一組管道。
延時90毫秒之後再開始第一次沉積。
第一次沉積時，將C4F8、C4F6、CHF3與CH2F2的氣體組合通過第二組管道通入反應腔室內。
第一次沉積結束後，關閉第二組管道。
延時70毫秒之後再開始第二次蝕刻。
第二次蝕刻時，將SF6與CO的氣體組合通過第一組管道通入反應腔室內，將第一次的壓力減小1%，將第一次的蝕刻功率增加1%，將第一次的蝕刻步驟增加5%；即第二次蝕刻時，反應腔室內壓強大約為119.8mT、蝕刻功率為2020W，蝕刻步驟的時間為2.1s，以此修正孔深對蝕刻速率的影響。
2.1s後，第二次蝕刻結束，關閉第一組管道。
延時90毫秒之後再開始第二次沉積。
第二次沉積時，將C4F8、C4F6、CHF3與CH2F2的氣體組合通過第二組管道通入反應腔室內。
第二次沉積結束後，關閉第二組管道。
延時90毫秒之後再開始第三次沉積。
循環蝕刻、沉積、蝕刻的步驟直至達到蝕刻深度要求，每次蝕刻時，將第一次的壓力減小1%，將第一次的蝕刻功率增加1%，將第一次的蝕刻步驟增加5%，以此修正孔深對蝕刻速率的影響。
由於採用了同時減小壓強、增加蝕刻功率、增加蝕刻步驟的時間的方式來補償通孔深度增加後的蝕刻速率減弱的方法，每次蝕刻的通孔增加的深度都相同，且達到了預期的要求，沒有因為通孔深度的增加而減弱蝕刻速率，最後得到的蝕刻深孔完全滿足工藝要求。
綜上可知，本發明的深矽通孔的蝕刻方法通過控制 閥門開閉時間來精確控制氣體反應時間，並且隨孔深增加而調節相應的蝕刻參數，以此來解決深孔蝕刻中隨孔深增加蝕刻速率減弱的問題。每次蝕刻的通孔增加的深度都相同，且達到了預期的要求，沒有因為通孔深度的增加而減弱蝕刻速率，最後得到的蝕刻深孔完全滿足工藝要求。
以上之敘述僅為本發明之較佳實施例說明，凡精于此項技藝者當可依據上述之說明而作其它種種之改良，惟這些改變仍屬□本發明之發明精神及以下所界定之專利範圍中。

Claims (10)

  1. 一種深矽通孔的蝕刻方法，包括以下步驟：在矽襯底上形成掩膜層，採用交替進行的蝕刻步驟和聚合物沉積步驟蝕刻深矽通孔，其中，所述蝕刻步驟中通過第一組管道通入蝕刻氣體，所述沉積步驟中通過第二組管道通入聚合物氣體，其特徵在於：所述蝕刻步驟結束後，關閉第一組管道的閥門，間隔一時間段之後，打開第二組管道的閥門；或者所述沉積步驟結束後，關閉第二組管道的閥門，間隔所述時間段之後，打開第一組管道的閥門；在所述時間段內調整蝕刻步驟中的轟擊粒子的能量，所述蝕刻步驟中的轟擊粒子的能量隨矽通孔的深度增加而增強。
  2. 如請求項1所述的深矽通孔的蝕刻方法，其特徵在於：所述蝕刻或者沉積步驟中的壓強、射頻功率以及蝕刻步驟的時間中的至少一項，隨矽通孔的深度增加而改變。
  3. 如請求項2所述的深矽通孔的蝕刻方法，其特徵在於：所述蝕刻或者沉積步驟中的壓強隨矽通孔的深度增加而減小，結束蝕刻時候的壓力比初始蝕刻時候的壓力減少5%至20%。
  4. 如請求項2所述的深矽通孔的蝕刻方法，其特徵在於：所述蝕刻或者沉積的射頻功率隨矽通孔的深度增加而增加，結束蝕刻時候的射頻功率比初始蝕刻時候的射頻功率增加10%至30%。
  5. 如請求項2所述的深矽通孔的蝕刻方法，其特徵在於：所述蝕刻步驟的時間隨矽通孔的深度增加而增加，蝕刻結束時候的蝕刻步驟的時間比初始蝕刻時候的蝕刻步驟時間增長5%至20%。
  6. 如請求項1至5中任意一項所述的深矽通孔的蝕刻方法，其特徵在於：所述時間段為20毫秒至100毫秒。
  7. 如請求項1至5中任意一項所述的深矽通孔的蝕刻工藝，其特徵在於：所述時間段為第一組管道或者第二組管道的閥門開關時間。
  8. 如請求項1至5中任意一項所述的深矽通孔的蝕刻工藝，其特徵在於：所述時間段為第一組管道和第二組管道的閥門開關時間的平均值。
  9. 如請求項1至5中任意一項所述的深矽通孔的蝕刻方法，其特徵在於：所述第一組管道通入的氣體包括SF6、NF3中的一種以及CO2、CO、NO、N2中的一種。
  10. 如請求項1至5中任意一項所述的深矽通孔的蝕刻方法，其特徵在於：所述第二組管道通入的氣體包括C4F8、C4F6、CHF3、CH2F2中的一種或任意幾種的組合。
TW102139823A 2012-11-16 2013-11-01 The method of etching the deep through hole TWI553731B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210464862.0A CN103824767B (zh) 2012-11-16 2012-11-16 一种深硅通孔的刻蚀方法

Publications (2)

Publication Number Publication Date
TW201421580A TW201421580A (zh) 2014-06-01
TWI553731B true TWI553731B (zh) 2016-10-11

Family

ID=50759763

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102139823A TWI553731B (zh) 2012-11-16 2013-11-01 The method of etching the deep through hole

Country Status (2)

Country Link
CN (1) CN103824767B (zh)
TW (1) TWI553731B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI733431B (zh) 2014-06-18 2021-07-11 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司 用於tsv/mems/功率元件蝕刻的化學物質
CN106564855B (zh) * 2015-10-08 2019-05-31 北京北方华创微电子装备有限公司 一种深硅刻蚀方法
CN108447785B (zh) * 2018-02-26 2019-04-30 清华大学 基于sog圆片的深硅刻蚀方法
CN108364867B (zh) * 2018-02-28 2019-04-30 清华大学 深硅刻蚀方法
CN110534426B (zh) * 2018-09-18 2023-10-13 北京北方华创微电子装备有限公司 深硅刻蚀方法、深硅槽结构及半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117786A (en) * 1998-05-05 2000-09-12 Lam Research Corporation Method for etching silicon dioxide using fluorocarbon gas chemistry
US6171974B1 (en) * 1991-06-27 2001-01-09 Applied Materials, Inc. High selectivity oxide etch process for integrated circuit structures
US6297163B1 (en) * 1998-09-30 2001-10-02 Lam Research Corporation Method of plasma etching dielectric materials
WO2009090520A1 (en) * 2008-01-16 2009-07-23 Nxp B.V. High aspect ratio holes or trenches
US7728390B2 (en) * 2005-05-06 2010-06-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-level interconnection memory device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6491042B1 (en) * 1998-12-07 2002-12-10 Taiwan Semiconductor Manufacturing Company Post etching treatment process for high density oxide etcher
WO2003030239A1 (en) * 2001-09-28 2003-04-10 Sumitomo Precision Products Co., Ltd. Silicon substrate etching method and etching apparatus
CN101124661A (zh) * 2004-05-11 2008-02-13 应用材料公司 碳氟化合物蚀刻化学剂中使用氢气添加剂的掺碳的硅氧化物蚀刻
CN101764040B (zh) * 2008-12-23 2012-05-30 中芯国际集成电路制造(上海)有限公司 等离子体蚀刻的控制方法
CN102031525B (zh) * 2009-09-29 2014-02-12 中微半导体设备(上海)有限公司 一种深硅通孔的刻蚀方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6171974B1 (en) * 1991-06-27 2001-01-09 Applied Materials, Inc. High selectivity oxide etch process for integrated circuit structures
US6117786A (en) * 1998-05-05 2000-09-12 Lam Research Corporation Method for etching silicon dioxide using fluorocarbon gas chemistry
US6297163B1 (en) * 1998-09-30 2001-10-02 Lam Research Corporation Method of plasma etching dielectric materials
US7728390B2 (en) * 2005-05-06 2010-06-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-level interconnection memory device
WO2009090520A1 (en) * 2008-01-16 2009-07-23 Nxp B.V. High aspect ratio holes or trenches

Also Published As

Publication number Publication date
TW201421580A (zh) 2014-06-01
CN103824767B (zh) 2017-05-17
CN103824767A (zh) 2014-05-28

Similar Documents

Publication Publication Date Title
TWI553731B (zh) The method of etching the deep through hole
TWI716428B (zh) 用於反向脈衝的系統及方法
JP7098522B2 (ja) 傾斜イオンビームを用いて空洞を満たすための装置及び技術
JP6423534B2 (ja) 二酸化ケイ素基板のエッチング方法およびエッチング装置
JP7631186B2 (ja) プラズマベースの堆積のための表面改質深さ制御堆積
JP5416280B2 (ja) ドライエッチング方法及び半導体装置の製造方法
TWI416609B (zh) 電漿處理系統之用於將遮罩底切及凹口減至最少的方法
WO2018052477A3 (en) An integrated method for wafer outgassing reduction
TWI612579B (zh) 高深寬比的淺溝槽隔離蝕刻方法
CN104658962A (zh) 通孔的形成方法
CN103811331B (zh) 一种具有倾斜侧壁刻蚀孔的刻蚀方法
CN103871956A (zh) 一种深孔硅刻蚀方法
JP2018006773A (ja) プラズマエッチング方法
CN102024696B (zh) 开口及其形成方法
TW201530654A (zh) 蝕刻的方法
CN103811408B (zh) 一种深硅通孔刻蚀方法
CN108573867B (zh) 硅深孔刻蚀方法
CN104425240B (zh) 基片刻蚀方法
TWI514470B (zh) Deep silicon etching method
TWI571921B (zh) ICP plasma processing chamber and its gas injection device, silicon hole etching method
TW201442110A (zh) 一種在矽基底刻蝕通孔的方法
CN105720003B (zh) 深硅孔刻蚀方法
KR102476924B1 (ko) 로우 k 유전체 에칭에서 반응성 이온 에칭 지연을 감소시키기 위한 방법
TW201816888A (zh) 單層膜介導的精密材料蝕刻
US20230377895A1 (en) Plasma etching using multiphase multifrequency power pulses and variable duty cycling