[go: up one dir, main page]

CN103871956A - 一种深孔硅刻蚀方法 - Google Patents

一种深孔硅刻蚀方法 Download PDF

Info

Publication number
CN103871956A
CN103871956A CN201210528536.1A CN201210528536A CN103871956A CN 103871956 A CN103871956 A CN 103871956A CN 201210528536 A CN201210528536 A CN 201210528536A CN 103871956 A CN103871956 A CN 103871956A
Authority
CN
China
Prior art keywords
deep hole
etching method
silicon etching
silicon
hole silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210528536.1A
Other languages
English (en)
Inventor
陶铮
松尾裕史
傅远
许颂临
尹志尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Fabrication Equipment Inc Shanghai
Advanced Micro Fabrication Equipment Inc
Original Assignee
Advanced Micro Fabrication Equipment Inc Shanghai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Fabrication Equipment Inc Shanghai filed Critical Advanced Micro Fabrication Equipment Inc Shanghai
Priority to CN201210528536.1A priority Critical patent/CN103871956A/zh
Publication of CN103871956A publication Critical patent/CN103871956A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W20/023
    • H10P50/242
    • H10P50/692

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种深孔硅刻蚀方法,其在等离子体刻蚀腔室中进行,其中,包括如下步骤:步骤(a),提供一硅衬底,供应第一气体至所述腔室,并在所述硅衬底上沉积图形化的光刻胶层,形成开口;步骤(b),在所述开口的底部和侧壁以及光刻胶层上沉积氧化层;步骤(c),供应第二气体至所述腔室,以所述氧化层和所述光刻胶层为掩膜继续刻蚀所述硅衬底至预定深度。本发明能够改善硅通孔的侧壁图形,并且改善侧壁凹陷的缺陷。

Description

一种深孔硅刻蚀方法
技术领域
本发明涉及半导体制造领域,尤其涉及一种一种深孔硅刻蚀方法。
背景技术
半导体制造技术领域中,在MEMS(Micro-Electro-Mechanical Systems,微机电系统)和3D封装技术等领域,通常需要对硅等材料进行深通孔刻蚀。例如,在体硅刻蚀技术中,深硅通孔(Through-Silicon-Via,TSV)的深度达到几百微米、其深宽比甚至远大于10,通常采用深反应离子刻蚀方法来刻蚀体硅形成。
现有技术中,TSV的深反应离子刻蚀通常Bosch工艺进行。如图1所示,其中,衬底硅为待刻蚀层,其上做掩膜层以形成图形,掩膜层通常为SiO2或者Si3N4,主要在刻蚀过程起掩膜作用。具体深反应离子刻蚀方法包括以下步骤:(1)刻蚀步骤,通常用Ar、SF6的混合气体进行等离子体刻蚀,;(2)聚合物沉积步骤,通常用Ar和C4F8的混合气体在孔洞内侧面形成氟碳聚合物层,其厚度一般在纳米级,有时也称作该聚合物层为钝化层,(3)刻蚀步骤和聚合物沉积步骤交替进行,直到深硅通孔刻蚀完成,在刻蚀步骤中,由于孔洞的内表面、尤其是在孔洞内侧面沉积聚合物,垂直入射的等离子轰击底部的聚合物,使得垂直方向的刻蚀继续向下进行,而侧壁的由于聚合物的保留所以刻蚀率很低,从而保证了整个孔洞刻蚀过程的各向异性。
然而,现有技术如仅用聚合物层来做掩膜对硅衬底进行刻蚀,则需要另外执行一个侧壁保护制程。或者,现有技术通过反应副产品来保护深孔硅的侧壁,副产品质地较软,且由于是制程副产品,其厚度较薄,不足以保护侧壁。
图1是现有技术的深孔硅刻蚀的示意图。在硅衬底100上沉积图形化的光刻胶层102,然后以所述光刻胶层为掩膜继续刻蚀硅衬底100,以形成开口103。然而,如图1所示,现有技术的深孔硅刻蚀机制会在孔的侧壁形成一个较深的凹陷(bowing),该凹陷是制程中不希望出现的。
为了解决现有技术的上述缺陷,提出本发明。
发明内容
针对背景技术中的上述问题,本发明提出了一种在等离子体刻蚀腔室中进行的深孔硅刻蚀方法。
本发明提供了一种在等离子体刻蚀腔室中进行的深孔硅刻蚀方法,其中,包括如下步骤:
步骤(a),提供一硅衬底,供应第一气体至所述腔室,并在所述硅衬底上沉积图形化的光刻胶层,形成开口;
步骤(b),在所述开口的底部和侧壁以及光刻胶层上沉积氧化层;
步骤(c),供应第二气体至所述腔室,以所述氧化层和所述光刻胶层为掩膜继续刻蚀所述硅衬底至预定深度。
进一步地,所述第一气体包括SiF4和O2,或者SiH4和O2。
进一步地,所述第二气体包括CF4。
进一步地,所述步骤(b)执行时间的取值范围为15s至1min,所述步骤(c)的执行时间的取值范围为1min至10min。
进一步地,所述步骤(b)和步骤(c)交替进行。
进一步地,所述步骤(b)执行时间的取值范围为10s至30s,所述步骤(c)的执行时间的取值范围为30s至2min。
进一步地,所述侧壁上沉积的氧化层的厚度的取值范围为90nm至110nm。
进一步地,所述光刻胶侧壁上的氧化层的厚度的取值范围为90nm至110nm。
进一步地,所述氧化层包括SiO2。
进一步地,所述腔室压力的取值范围为100mt至300mt。
进一步地,所述预定深度与关键尺寸条有关。
进一步地,所述预定深度的取值范围为10micro至300micro。
本发明提供的深孔硅刻蚀方法,由于采用氧化层做掩膜,其质地较硬,能够充分保护侧壁。并且,由于氧化层是首先沉积在作为掩膜的光刻胶上,然后通过后刻蚀将其刻蚀掉一部分,其中会产生氧化层微粒,在刻蚀过程中粘附于深孔硅开口的底部和侧壁,以对侧壁进行保护。并且,本发明还可以改善硅通孔的侧壁凹陷问题。
附图说明
图1是现有技术的深孔硅刻蚀的示意图;
图2(a)~图2(d)是根据本发明一个具体实施例的深孔硅刻蚀的工艺步骤流程图;
图3(a)~图3(e)是根据本发明另一具体实施例的深孔硅刻蚀的工艺步骤流程图;
图4(a)~图4(b)是现有技术的硅通孔的剖面示意图;
图5是本发明的硅通孔的剖面示意图。
具体实施方式
以下结合附图,对本发明的具体实施方式进行说明。
本发明提供了一种在等离子体刻蚀腔室中进行的深孔硅刻蚀方法。典型的,上述深孔硅刻蚀是在等离子体处理腔室中进行制程的。
具体地,首先执行步骤S11,提供一硅衬底200,向所述等离子体处理腔室中供应第一气体,并在所述硅衬底200上沉积光刻胶202,并对所述光刻胶202执行一掩膜层对所述光刻胶202进行刻蚀,以得到如图2(a)所示的图形化的光刻胶层202,以形成开口。其中,所述第一气体用于刻蚀光刻胶202并形成开口203。
然后执行步骤S21,如图1(b)所示,分别在所述开口203的底部和侧壁以及光刻胶层202上沉积氧化层204;
需要说明的是,所述氧化层204的厚度按照工艺需求来定,其与深孔硅的深度、腔室压力、射频功率、刻蚀速度等因素有关,其厚度至少应该达到能够在预定深度的深孔硅刻蚀完成后能够持续保护其侧壁不受侵蚀。
步骤S31,供应第二气体至所述腔室,以所述氧化层204和所述光刻胶层202为掩膜继续刻蚀所述硅衬底200至预定深度。
可选地,本发明可一次性地沉积足够量的氧化硅204于光刻胶202上,也可以重复地执行沉积氧化硅204的步骤S21与刻蚀硅衬底200的步骤S31多次,以持续达到所需的氧化硅204。
在持续刻蚀过程中,硅衬底200逐渐达到如图2(d)所示的预定深度,同时,氧化层204收到等离子体的轰击逐渐变薄,其中多余的氧化层产生的氧原子掉落在开口203中,粘附于开口203的侧壁上并逐渐与硅衬底200进行反应,生成了氧化硅。氧化硅薄膜紧密贴合开口203的侧壁,充当了开口203的侧壁的保护层。
需要说明的是,虽然在深孔硅的刻蚀过程中,由于对硅衬底的不断刻蚀,生成的氧化硅薄膜层也必然会被侵蚀,但是由于在光刻胶202上沉积了足够厚度的氧化层,伴随着氧化层的刻蚀,不断有氧原子掉落在开口203中,持续与硅衬底200反应,因此不断地形成氧化硅薄膜。
本发明提供的深孔硅刻蚀方法,不需要额外提供侧壁保护步骤,因此节省了工艺时间和成本。此外,由于本发明在深孔硅侧壁上持续形成的氧化硅保护层不是聚合物,其具有一定厚度,不易在氧化过程中被快速侵蚀。即使其随着制程的进行被蚀刻,也会适时进行补充,因此能够更有效地保护深孔硅侧壁图形,而不会产生凸起凹陷等缺陷。
图3(a)~图3(e)是根据本发明另一具体实施例的深孔硅刻蚀的工艺步骤流程图,在本实施例中,本发明还在图形化的光刻胶侧壁保留一定厚度的氧化层,以作为深孔硅刻蚀的阻挡层,以解决深孔硅侧壁凹陷(bowing)的问题。
具体地,首先执行步骤S12,提供一硅衬底300,向所述等离子体处理腔室中供应第一气体,并在所述硅衬底300上沉积光刻胶302,并对所述光刻胶302执行一掩膜层对所述光刻胶302进行刻蚀,以得到如图3(a)所示的图形化的光刻胶层302,以形成开口。其中,所述第一气体用于刻蚀光刻胶302并形成开口303。
然后执行步骤S22,如图1(b)所示,分别在所述开口303的底部和侧壁以及光刻胶层302上沉积氧化层304;
需要说明的是,所述氧化层304的厚度按照工艺需求来定,其与深孔硅的深度、腔室压力、射频功率、刻蚀速度等因素有关,其厚度至少应该达到能够在预定深度的深孔硅刻蚀完成后能够持续保护其侧壁不受侵蚀。
步骤S32,供应第二气体至所述腔室,以所述氧化层304和所述光刻胶层302为掩膜继续刻蚀所述硅衬底200至预定深度。
可选地,本发明可一次性地沉积足够量的氧化硅304于光刻胶302上,也可以重复地执行沉积氧化硅304的步骤S22与刻蚀硅衬底200的步骤S32多次,以持续达到所需的氧化硅304。
在持续刻蚀过程中,硅衬底300逐渐达到预定深度,同时,氧化层304收到等离子体的轰击逐渐变薄,其中多余的氧化层产生的氧原子掉落在开口303中,粘附于开口303的侧壁上并逐渐与硅衬底200进行反应,生成了氧化硅。氧化硅薄膜紧密贴合开口303的侧壁,充当了开口203的侧壁的保护层。
此外,与上一实施例不同的是,本实施例在光刻胶302侧壁部分沉积的氧化层304的厚度较大。由此,光刻胶302侧壁部分上粘附的氧化层304可以用作深孔硅刻蚀的阻挡层,由此,如图3(c)所示,由第二气体激发产生的等离子体在刻蚀初始,也侵蚀掉距离较近的位于光刻胶302侧壁的氧化层304。因此,由于该氧化层304消耗掉部分本来应该由深孔硅侧壁初始承受的等离子体,因此深孔硅侧壁的凹陷程度会得到改善。
参见附图3(d)和3(e),随着制程的进行,位于光刻胶302侧壁的氧化层304越来越薄,开口303的深度越来越大。最后,如附图3(e)所示,开口303到达预定深度,获得的深孔硅侧壁虽然也有一定程度的凹陷,但是相较于现有技术已有较大改善。
进一步地,所述第一气体包括SiF4和O2,或者SiH4和O2。
进一步地,所述第二气体包括CF4。
进一步地,所述步骤(b)执行时间的取值范围为15s至1min,所述步骤(c)的执行时间的取值范围为1min至10min。
进一步地,所述步骤(b)和步骤(c)交替进行。其中,所述步骤(b)执行时间的取值范围为10s至30s,所述步骤(c)的执行时间的取值范围为30s至2min。
进一步地,所述侧壁上沉积的氧化层的厚度的取值范围为90nm至110nm。
进一步地,所述光刻胶侧壁上的氧化层的厚度的取值范围为90nm至110nm。
进一步地,所述氧化层包括SiO2。
进一步地,所述腔室压力的取值范围为100mt至300mt。
进一步地,所述预定深度与关键尺寸条有关。
进一步地,所述预定深度的取值范围为10micro至300micro。
图4(a)是按照现有技术的深孔硅刻蚀机制获得的硅通孔的剖面示意图,图4(b)是现有技术的采用聚合物作为深孔硅刻蚀的侧壁保护层获得的硅通孔的剖面示意图,如图4所示,其中,上述硅通孔的侧壁图形不够均匀,呈现上大下小的形状,尤其是在硅通孔侧壁初始部分出现了极大的凹陷,这是制程需要避免的情况。图5示出了按照本发明的深孔硅刻蚀机制获得的硅通孔的剖面示意图,该硅通孔的侧壁表面均匀光滑,并未出现明显的凹陷。这说明了本发明的优越性。
尽管本发明的内容已经通过上述优选实施例作了详细介绍,但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后,对于本发明的多种修改和替代都将是显而易见的。因此,本发明的保护范围应由所附的权利要求来限定。

Claims (12)

1.一种在等离子体刻蚀腔室中进行的深孔硅刻蚀方法,其中,包括如下步骤:
步骤(a),提供一硅衬底,供应第一气体至所述腔室,并在所述硅衬底上沉积图形化的光刻胶层,形成开口;
步骤(b),在所述开口的底部和侧壁以及光刻胶层上沉积氧化层;
步骤(c),供应第二气体至所述腔室,以所述氧化层和所述光刻胶层为掩膜继续刻蚀所述硅衬底至预定深度。
2.根据权利要求1所述的深孔硅刻蚀方法,其特征在于,所述第一气体包括SiF4和O2,或者SiH4和O2。
3.根据权利要求1所述的深孔硅刻蚀方法,其特征在于,所述第二气体包括CF4。
4.根据权利要求1所述的深孔硅刻蚀方法,其特征在于,所述步骤(b)执行时间的取值范围为15s至1min,所述步骤(c)的执行时间的取值范围为1min至10min。
5.根据权利要求1所述的深孔硅刻蚀方法,其特征在于,所述步骤(b)和步骤(c)交替进行。
6.根据权利要求5所述的深孔硅刻蚀方法,其特征在于,所述步骤(b)执行时间的取值范围为10s至30s,所述步骤(c)的执行时间的取值范围为30s至2min。
7.根据权利要求1所述的深孔硅刻蚀方法,其特征在于,所述侧壁上沉积的氧化层的厚度的取值范围为90nm至110nm。
8.根据权利要求1所述的深孔硅刻蚀方法,其特征在于,所述光刻胶侧壁上的氧化层的厚度的取值范围为90nm至110nm。
9.根据权利要求7或8所述的深孔硅刻蚀方法,其特征在于,所述氧化层包括SiO2。
10.根据权利要求7或8所述的深孔硅刻蚀方法,其特征在于,所述腔室压力的取值范围为100mt至300mt。
11.根据权利要求1所述的深孔硅刻蚀方法,其特征在于,所述预定深度与关键尺寸条有关。
12.根据权利要求11所述的深孔硅刻蚀方法,其特征在于,所述预定深度的取值范围为10micro至300micro。
CN201210528536.1A 2012-12-10 2012-12-10 一种深孔硅刻蚀方法 Pending CN103871956A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210528536.1A CN103871956A (zh) 2012-12-10 2012-12-10 一种深孔硅刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210528536.1A CN103871956A (zh) 2012-12-10 2012-12-10 一种深孔硅刻蚀方法

Publications (1)

Publication Number Publication Date
CN103871956A true CN103871956A (zh) 2014-06-18

Family

ID=50910360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210528536.1A Pending CN103871956A (zh) 2012-12-10 2012-12-10 一种深孔硅刻蚀方法

Country Status (1)

Country Link
CN (1) CN103871956A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845650A (zh) * 2015-01-12 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种硅通孔结构及其制作方法
CN109119401A (zh) * 2018-08-28 2019-01-01 武汉新芯集成电路制造有限公司 半导体器件及其制作方法
CN110544688A (zh) * 2018-05-29 2019-12-06 长鑫存储技术有限公司 有源阵列、有源阵列的制造方法和随机存储器
CN112738704A (zh) * 2021-04-01 2021-04-30 中芯集成电路制造(绍兴)有限公司 Mems麦克风的制造方法
CN113933935A (zh) * 2021-11-03 2022-01-14 山东师范大学 一种制备ktp非线性跑道型微环谐振器的方法
CN115116843A (zh) * 2022-07-29 2022-09-27 捷捷微电(南通)科技有限公司 一种深硅刻蚀方法
US20230013953A1 (en) * 2021-07-19 2023-01-19 Changxin Memory Technologies, Inc. Method for fabricating semiconductor structure, and semiconductor structure
WO2023000656A1 (zh) * 2021-07-19 2023-01-26 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380095B1 (en) * 1998-06-22 2002-04-30 Applied Materials, Inc. Silicon trench etch using silicon-containing precursors to reduce or avoid mask erosion
US20060189144A1 (en) * 2005-02-22 2006-08-24 Krawczyk John W Multiple layer etch stop and etching method
TW200806567A (en) * 2006-07-26 2008-02-01 Touch Micro System Tech Method of deep etching
CN101292197A (zh) * 2005-08-18 2008-10-22 朗姆研究公司 具有减小的线条边缘粗糙度的蚀刻特征
WO2011063552A1 (en) * 2009-11-27 2011-06-03 C Sun Mfg, Ltd. Method for forming via interconnects for 3-d wafer/chip stacking

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380095B1 (en) * 1998-06-22 2002-04-30 Applied Materials, Inc. Silicon trench etch using silicon-containing precursors to reduce or avoid mask erosion
US20060189144A1 (en) * 2005-02-22 2006-08-24 Krawczyk John W Multiple layer etch stop and etching method
CN101292197A (zh) * 2005-08-18 2008-10-22 朗姆研究公司 具有减小的线条边缘粗糙度的蚀刻特征
TW200806567A (en) * 2006-07-26 2008-02-01 Touch Micro System Tech Method of deep etching
WO2011063552A1 (en) * 2009-11-27 2011-06-03 C Sun Mfg, Ltd. Method for forming via interconnects for 3-d wafer/chip stacking

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845650A (zh) * 2015-01-12 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种硅通孔结构及其制作方法
CN105845650B (zh) * 2015-01-12 2018-10-23 中芯国际集成电路制造(上海)有限公司 一种硅通孔结构及其制作方法
CN110544688A (zh) * 2018-05-29 2019-12-06 长鑫存储技术有限公司 有源阵列、有源阵列的制造方法和随机存储器
CN109119401A (zh) * 2018-08-28 2019-01-01 武汉新芯集成电路制造有限公司 半导体器件及其制作方法
CN112738704A (zh) * 2021-04-01 2021-04-30 中芯集成电路制造(绍兴)有限公司 Mems麦克风的制造方法
US20230013953A1 (en) * 2021-07-19 2023-01-19 Changxin Memory Technologies, Inc. Method for fabricating semiconductor structure, and semiconductor structure
WO2023000656A1 (zh) * 2021-07-19 2023-01-26 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
US12374585B2 (en) * 2021-07-19 2025-07-29 Changxin Memory Technologies, Inc. Method for fabricating semiconductor structure, and semiconductor structure
CN113933935A (zh) * 2021-11-03 2022-01-14 山东师范大学 一种制备ktp非线性跑道型微环谐振器的方法
US11681099B2 (en) 2021-11-03 2023-06-20 Shandong Normal University Method to build monolithic ring-shape frequency converter on potassium titanyl phosphate water
CN115116843A (zh) * 2022-07-29 2022-09-27 捷捷微电(南通)科技有限公司 一种深硅刻蚀方法

Similar Documents

Publication Publication Date Title
CN103871956A (zh) 一种深孔硅刻蚀方法
CN104658962B (zh) 通孔的形成方法
CN101962773B (zh) 一种深硅刻蚀方法
CN102031525A (zh) 一种深硅通孔的刻蚀方法
CN103400800B (zh) Bosch刻蚀方法
CN103050434B (zh) 硅通孔的刻蚀方法
CN103811331B (zh) 一种具有倾斜侧壁刻蚀孔的刻蚀方法
CN102044410A (zh) 减少微负载的等离子体蚀刻方法
CN104952788B (zh) 一种斜孔刻蚀方法
TWI687998B (zh) 製造半導體結構的方法
TW201604993A (zh) 高深寬比結構的蝕刻方法及mems裝置的製作方法
TWI644358B (zh) 蝕刻的方法
CN108447785A (zh) 基于sog圆片的深硅刻蚀方法
CN103811408B (zh) 一种深硅通孔刻蚀方法
TW201421580A (zh) 深矽通孔的刻蝕方法
Lin et al. Deep dry etching of fused silica using C4F8/Ar inductively coupled plasmas
CN106960812B (zh) 斜孔刻蚀方法
US11011601B2 (en) Narrow gap device with parallel releasing structure
CN102054746B (zh) 硅通孔互连结构形成方法
CN104600026A (zh) Cis产品tsv孔底部pad表面绝缘层的刻蚀方法
CN105470193A (zh) 金属钼材料的刻蚀方法
CN104916577B (zh) 斜孔刻蚀方法
CN108573867A (zh) 硅深孔刻蚀方法
CN105097494B (zh) 刻蚀方法
CN108133888B (zh) 一种深硅刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140618

RJ01 Rejection of invention patent application after publication