TWI549351B

TWI549351B - Semiconductor package for semiconductor and millimeter wavelength bands

Info

Publication number: TWI549351B
Application number: TW103129899A
Authority: TW
Inventors: 高木一考
Original assignee: 東芝股份有限公司
Priority date: 2014-02-07
Filing date: 2014-08-29
Publication date: 2016-09-11
Also published as: CN104835805A; JP5921586B2; US20150228592A1; CN104835805B; EP2911234B1; TW201532339A; KR101630058B1; JP2015149420A; KR20150093571A; EP2911234A1

Description

毫米波段用半導體封裝及毫米波段用半導體裝置

[關聯專利申請案的引用]

本申請案，係以日本發明專利申請案2014-022064(申請日：2014年2月7日)作為基礎，而根據此申請案享受優先之利益。本申請案係參照此申請案，從而全包含同申請案的內容。

本發明之實施形態，係有關於毫米波段用半導體封裝及毫米波段用半導體裝置。

在大於等於30GHz的毫米波段等中動作之安裝半導體晶片的歷來之毫米波段用半導體封裝，係具有：載置半導體晶片的基體；一端連接於半導體晶片、另一端作為天線而發揮功能之信號線；及以覆蓋半導體晶片的方式而設於基體上之蓋體。如此之歷來的毫米波段用半導體封裝，係在連接於外部電路等之導波管內，插入信號線從而使用。

然而，揭露於例如日本發明專利3485520號公報之歷來的毫米波段用半導體封裝，係按輸入端子、輸出端子而具備天線耦合用導波管塊，分成2個塊，故對於天線之導波管塊的安裝狀態，係按輸入端子、輸出端子而變化。因此，存在毫米波段用半導體封裝、及於此封裝安裝了半導體晶片之毫米波段用半導體裝置的再現性差如此之問題。

再尤其，在毫米波段係金屬表面的平坦性會影響損失，故無法以廉價的鑄造而製造基體和蓋體等之金屬構件，金屬構件迄今係利用切削或金屬模鑄造(鋁壓鑄)如此之手段而製造。然而，切削手段，係可應付少量生產，惟製造成本會變高。此外，金屬模鑄造(鋁壓鑄)手段亦可應付，惟會使用高價的金屬，故同樣製造成本會變高。

本發明之目的，係提供在再現性方面優異之毫米波段用半導體封裝、及於此封裝安裝了半導體晶片之毫米波段用半導體裝置。

實施形態係提供毫米波段用半導體封裝。毫米波段用半導體封裝，係具備：第1金屬塊、第2金屬塊、及電路基板。第1金屬塊，係具有於各自的內面設置平坦化膜之第1貫通孔及第2貫通孔。第2金屬塊，係具有於各自的內面設置平坦化膜之第1非貫通孔及第2非貫通孔。電路基板係配置於第1金屬塊與第2金屬塊之間，於表面係設有輸入用信號線路及輸出用信號線路。第1金屬塊及第2金屬塊，係以第1非貫通孔及第1貫通孔構成第1導波管、第2非貫通孔及第2貫通孔構成第2導波管的方式而配置。

實施形態係提供毫米波段用半導體裝置。毫米波段用半導體裝置，係具備：第1金屬塊、第2金屬塊、電路基板、及半導體晶片。第1金屬塊，係具有於各自的內面設置平坦化膜之第1貫通孔及第2貫通孔。第2金屬塊，係具有於各自的內面設置平坦化膜之第1非貫通孔及第2非貫通孔。電路基板，係配置於第1金屬塊與第2金屬塊之間，在一部分具有貫通孔，於表面係設有輸入用信號線路及輸出用信號線路。半導體晶片，係配置於電路基板之貫通孔內，電性連接於輸入用信號線路及輸出用信號線路。第1金屬塊及第2金屬塊，係以第1非貫通孔及第1貫通孔構成第1導波管、第2非貫通孔及第2貫通孔構成第2導波管的方式而配置。

上述構成之毫米波段用半導體封裝及毫米波段用半導體裝置，係在再現性方面優異。

10‧‧‧毫米波段用半導體裝置

11‧‧‧半導體晶片

12‧‧‧導波管

12a‧‧‧第1導波管

12b‧‧‧第2導波管

13‧‧‧電線

14‧‧‧螺絲孔

15‧‧‧晶片安裝板

16‧‧‧晶片蓋體

20‧‧‧毫米波段用半導體封裝

21‧‧‧基體

21a‧‧‧表面

21b‧‧‧第1側面

21c‧‧‧第2側面

22‧‧‧信號線路

22a‧‧‧輸出入用信號線路

22b‧‧‧輸出用信號線路

23‧‧‧電路基板

24‧‧‧蓋體

25‧‧‧介電體基板

26‧‧‧第1貫通孔

26a‧‧‧平坦化膜

27‧‧‧第2貫通孔

27a‧‧‧平坦化膜

28‧‧‧貫通孔

29‧‧‧偏壓供給線路

30‧‧‧第1接地圖案

31‧‧‧表面導波區域

32‧‧‧第2接地圖案

33‧‧‧背面導波區域

34‧‧‧環狀的區域

35‧‧‧非貫通孔

35a‧‧‧平坦化膜

36‧‧‧非貫通孔

36a‧‧‧平坦化膜

37‧‧‧第1凹部

38‧‧‧第2凹部

50‧‧‧毫米波段用半導體裝置

51‧‧‧導波管

51a‧‧‧第1導波管

51b‧‧‧第2導波管

60‧‧‧毫米波段用半導體封裝

61‧‧‧基體

62‧‧‧第1非貫通孔

62a‧‧‧平坦化膜

63‧‧‧第2非貫通孔

63a‧‧‧平坦化膜

64‧‧‧蓋體

64’‧‧‧蓋體

64a‧‧‧背面

64b‧‧‧側面

64c‧‧‧側面

64d‧‧‧表面

65‧‧‧貫通孔

65’‧‧‧第1貫通孔

65a‧‧‧貫通孔

65a’‧‧‧平坦化膜

66‧‧‧貫通孔

66’‧‧‧第2貫通孔

66a‧‧‧平坦化膜

66a’‧‧‧平坦化膜

S1‧‧‧空間

S2‧‧‧空間

圖1，係從斜上方觀看第1實施例相關之毫米波段用半導體裝置的情況下之示意性的分解透視圖，圖2，係從斜下方觀看第1實施例相關之毫米波段用半導體裝置的情況下之示意性的分解透視圖，圖3A，係從斜上方觀看第1實施例相關之毫米波段用半導體封裝的基體之情況下的示意性之透視圖，圖3B，係沿著圖3A之點劃線A-A’而繪示的基體之示意性的剖面圖，圖4A，係從斜上方觀看第1實施例相關之毫米波段用半導體封裝的電路基板之情況下的示意性之透視圖，圖4B，係從上方觀看第1實施例相關之毫米波段用半導體封裝的電路基板之情況下的示意性之平面圖，圖4C，係從下方觀看第1實施例相關之毫米波段用半導體封裝的電路基板之情況下的示意性之平面圖，圖4D，係沿著圖4A之點劃線B-B’而繪示的電路基板之示意性的剖面圖，圖5A，係從斜上方觀看第1實施例相關之毫米波段用半導體封裝的蓋體之情況下的示意性之透視圖，圖5B，係沿著圖5A之點劃線C-C’而繪示的蓋體之示意性的剖面圖，圖6，係繪示第1實施例相關之毫米波段用半導體裝置的對應於圖3B、圖4D、圖5B之剖面圖，圖7A，係從斜上方觀看第2實施例相關之毫米波段用半導體封裝的基體之情況下的示意性之透視圖，圖7B，係沿著圖7A之點劃線A-A’而繪示的基體之示意性的剖面圖，圖8A，係從斜上方觀看第2實施例相關之毫米波段用半導體封裝的蓋體之情況下的示意性之透視圖，圖8B，係沿著圖8A之點劃線C-C’而繪示的蓋體之示意性的剖面圖，圖9，係繪示第2實施例相關之毫米波段用半導體裝置的對應於圖7B、圖8B之剖面圖，圖10A，係從斜上方觀看第2實施例的變化例相關之毫米波段用半導體封裝的蓋體之情況下的示意性之透視圖，圖10B，係沿著圖10A之點劃線C-C’而繪示的蓋體之示意性的剖面圖。

在以下，說明有關於本實施例相關之毫米波段用半導體封裝及毫米波段用半導體裝置。

(第1實施例)

圖1，係從斜上方觀看第1實施例相關之毫米波段用半導體裝置的情況下之示意性的分解透視圖。此外，圖2，係從斜下方觀看第1實施例相關之毫米波段用半導體裝置的情況下之示意性的分解透視圖。如圖1及圖2所示，在第1實施例相關之毫米波段用半導體裝置10中，於毫米波段用半導體封裝20內部，係安裝了半導體晶片11。毫米波段用半導體封裝20，係具有：是第1金屬塊之基體21、具備信號線路22等的電路基板23、及是第2金屬塊之蓋體24。

構成毫米波段用半導體封裝20之是第1金屬塊的基體21、及是第2金屬塊之蓋體24係分別為長方體狀的金屬塊。此外，電路基板23，係如下者：在介電體基板25的表面上形成期望之電路圖案等，同時在背面上形成期望之圖案。

在以下，詳細說明有關於如此之毫米波段用半導體封裝20。

圖3A，係從斜上方觀看第1實施例相關之毫米波段用半導體封裝20的基體21之情況下的示意性之透視圖。此外，圖3B，係沿著圖3A之點劃線A-A’而繪示的基體21之示意性的剖面圖。

如圖3A及圖3B所示，於長方體狀的是第1金屬塊之基體21，係分別設有從表面21a向側面21b、21c貫通基體21之L字狀的第1貫通孔26及第2貫通孔27。第1貫通孔26，係設為從表面21a向第1側面21b貫通基體21，第2貫通孔27，係設為從表面21a向對向於第1側面21b之第2側面21c貫通基體21。此等之貫通孔26、27係分別與後述之蓋體24的非貫通孔35、36一起構成對於毫米波作導波之導波管12。

各個貫通孔26、27分別如圖3A所示，係其剖面為橫長形狀之所謂E平面彎曲型的貫通孔，惟各個貫通孔26、27亦可係其剖面形狀為縱長形狀之所謂H平面彎曲型的貫通孔。然而，使貫通孔26、27分別為H平面彎曲型時基體21會變厚。因此，各個貫通孔26、27分別如圖所示，係所謂E平面彎曲型的貫通孔較佳。

此外，基體21係金屬製即可，惟為了使從載置於基體21的表面21a上之半導體晶片11(圖1及圖2)所發出之熱的散熱性為良好，較佳為包含例如銅(Cu)等之在熱導性方面優異的金屬。

於以上所說明之基體21，係例如將經切削加工之金屬製的板予以貼合從而可製造。然而，如此製造時製造成本會高，量產性差。所以，為了可量產化，基體21，係藉採用了砂模或石膏模之鑄造法而製造。然而，將基體21藉鑄造而製造時，以砂模製造為例如200μm程度、以石膏模製造為例如25μm程度之基體21的表面粗糙度會變大。因此，貫通孔26、27內面的表面粗糙度亦會變大。貫通孔26、27，係成為導波管12的一部分，故貫通孔26、27內面之表面粗糙度為大時，在導波管12內導波之毫米波的損失會變大。

所以，為了減低毫米波的損失，而於貫通孔26、27之內面，係設有平坦化膜26a、27a。平坦化膜26a、27a，係例如包含Ag奈米粒子之膜。設置如此之平坦化膜26a、27a，使得對於貫通孔26、27之內面的表面粗糙度，相較於未設有平坦化膜26a、27a之情況下，可減低至1/10程度。

另外，在表面粗糙度較小之鑄造法方面，已知悉壓鑄法。然而，壓鑄法，係根據所使用之模具的制約，為僅可適用於如Al之熔點為低的金屬之鑄造方法，如Cu之在熱導性方面優異惟熔點為高之金屬方面係無法適用。

圖4A，係從斜上方觀看本實施例相關之毫米波段用半導體封裝20的電路基板23之情況下的示意性之透視圖。此外，圖4B係從上方觀看本實施例相關之毫米波段用半導體封裝20的電路基板23之情況下的示意性之平面圖，圖4C係從下方觀看本實施例相關之毫米波段用半導體封裝20的電路基板23之情況下的示意性之平面圖。此外，圖4D，係沿著圖4A之點劃線B-B’而繪示的電路基板23之示意性的剖面圖。

如圖4A~4D所示，電路基板23，係如下者：在介電體基板25的表面上形成期望之電路圖案等，同時在背面上形成期望之圖案。

介電體基板25係包含例如陶瓷等之板狀者，於大致中央區域，係設有供以配置半導體晶片11等用的大致長方形狀之貫通孔28。

如圖4A、4B、4D所示，於此介電體基板25的表面上，係藉例如銅(Cu)等之金屬薄膜而設有包含輸出入用信號線路22a、22b、複數個偏壓供給線路29、及第1接地圖案30之電路圖案。

輸入用信號線路22a，係於介電體基板25的表面上，從大致長方形狀的貫通孔28之長邊上，向介電體基板25的一方而延伸僅既定距離。此輸入用信號線路22a，係於其一端接收在後述之導波管12經導波的毫米波。此外，輸出用信號線路22b，係於其另一端，將所接收之毫米波導波至電性連接於另一端之半導體晶片11。

輸出用信號線路22b，係於介電體基板25的表面上，從對向於輸入用信號線路22a所接之長邊的上述貫通孔28之長邊上，向輸入用信號線路22a的延伸方向之相反方向而延伸僅既定距離。此輸出用信號線路22b，係於其一端，接收從電性連接於一端之半導體晶片11所導波的毫米波。此外，輸出用信號線路22b，係於其另一端，將所接收之毫米波發送至導波管12。

因此，輸入用信號線路22a及輸出用信號線路22b的既定距離係分別表示此等之信號線路22a、22b長於作為供以傳接收在導波管12經導波之毫米波用的單極天線而發揮功能之程度的長度。

複數個偏壓供給線路29係分別於介電體基板25的表面上，從大致長方形狀的貫通孔28之例如短邊上，沿著介電體基板25的周邊部而延伸，以接於介電體基板25的一邊之方式而延伸。此等之偏壓供給線路29係分別為供以對於半導體晶片11供給DC偏壓用的線路。

第1接地圖案30，係以與輸入用信號線路22a、輸出用信號線路22b、及複數個偏壓供給線路29絕緣的方式，而設於介電體基板25的表面上之大致整面。此第1接地圖案30係於輸入用信號線路22a的一端附近，經大致長方形狀地除去，此外第1接地圖案30係於輸出用信號線路22b的另一端附近，經大致長方形狀地除去。

另外，如此接地圖案30經除去從而露出之介電體基板25的大致長方形狀之表面區域，係含於後述的導波管12內之區域。因此，將除去第1接地圖案30從而露出之介電體基板25的大致長方形狀之表面區域稱作表面導波區域31。

接著，如圖4C、4D所示，於介電體基板25的背面上，係藉例如銅(Cu)等之金屬薄膜而設有第2接地圖案32。第2接地圖案32，係設於介電體基板25的背面上之大致整面，惟對應於表面導波區域31之區域係經除去。接地圖案30與接地圖案32係藉多數個通孔(在圖中係省略)而經電性連接。

另外，如此接地圖案32經除去從而露出之介電體基板25的大致長方形狀之背面區域，亦如同表面區域，係含於後述的導波管12內之區域。因此，將除去第2接地圖案32從而露出之介電體基板25的大致長方形狀之背面區域稱作背面導波區域33。

圖5A，係從斜上方觀看本實施例相關之毫米波段用半導體封裝20的蓋體24之情況下的示意性之透視圖。此外，圖5B，係沿著圖5A之點劃線C-C’而繪示的蓋體之示意性的剖面圖。

長方體狀的是第2金屬塊之蓋體24，係配置於上述的電路基板23上者，惟為了抑制蓋體24與偏壓供給線路29之接觸，而如分別示於圖5A、5B及圖2，蓋體24的背面之中對向於偏壓供給線路29之環狀的區域34，係經淺挖。

於具有如此之環狀的區域34之蓋體24，係如圖5B及圖2所示，分別設有第1非貫通孔35及第2非貫通孔 36。

第1非貫通孔35及第2非貫通孔36係設成分別從背面向表面方向延伸僅既定距離，不貫通蓋體24。如上所述，此等之非貫通孔35、36係分別與基體21的貫通孔26、27一起，構成對於毫米波作導波之導波管12。

另外，在第1非貫通孔35及第2非貫通孔36之既定距離，係表示在蓋體24被載置於電路基板23上時，從電路基板23的表面至非貫通孔35、36之底面的距離L1(圖6)成為λ/4(其中λ係經使用之毫米波的波長)之距離。

此外，如圖5B及圖2所示，於蓋體24的背面，在第1非貫通孔35與第2非貫通孔36之間，係設有供以配置半導體晶片11用的第1凹部37，此外以連結各個非貫通孔35、36與第1凹部37的方式設有第2凹部38。

於以上所說明蓋體24亦如同基體21，為了可量產化，藉採用了砂模或石膏模之鑄造法而製造。為此，於非貫通孔35、36之內面，亦設有平坦化膜35a、36a。藉設置平坦化膜35a、36a，對於非貫通孔35、36之內面的表面粗糙度，相較於未設有平坦化膜35a、36a之情況下，可減低至1/10程度。

圖6，係針對在上述的毫米波段用半導體封裝20搭載了半導體晶片11之毫米波段用半導體裝置10作繪示的對應於圖3B、圖4D、圖5B之剖面圖。

如圖6所示，電路基板23，係設於此背面之背面導波區域33配置於基體21的第1貫通孔26及第2貫通孔27之上端上，電路基板23背面的第2接地圖案32以接觸於基體21的表面21a之方式，而載置於基體21的表面21a上。此外，蓋體24，係以第1非貫通孔35及第2非貫通孔36配置於電路基板23的表面導波區域31上，背面接觸於電路基板23表面之第1接地圖案30的方式，而載置於電路基板23上。

然後，於基體21、電路基板23、及蓋體24的各者，係如圖1及圖2所示設有貫通各者之螺絲孔14，對於此等之螺絲孔14插入固定用的螺絲，使得基體21、電路基板23、及蓋體24係經相互固定。

於如此所構成之毫米波段用半導體封裝20，基體21的第1貫通孔26與蓋體24的第1非貫通孔35係構成於內部包含電路基板23的表面導波區域31及背面導波區域33之第1導波管12a。同樣，基體21的第2貫通孔27與蓋體24的第2非貫通孔36，係構成於內部包含電路基板23的表面導波區域31及背面導波區域33之第2導波管12b。

此外，於如此所構成之毫米波段用半導體封裝20，電路基板23的輸出入用信號線路22a、22b係分別成為於如此之導波管12a、12b內，插入僅L2=λ/4(其中λ係經使用之毫米波的波長)之狀態，作為單極天線而發揮功能。

於在以上所說明的毫米波段用半導體封裝20內，係安裝了於毫米波動作之半導體晶片11。半導體晶片11，係例如放大毫米波的功率之場效電晶體(FET)。

半導體晶片11，係透過金屬製的晶片安裝板15而載置於基體21的表面上。此半導體晶片11，係以與晶片安裝板15一起配置於由基體21的表面、電路基板23的貫通孔28之側面、及蓋體24的第1凹部37而大致圍住的空間S1內之方式，而載置於基板21的表面上。

另外，於蓋體24的第1凹部37內，係配置包含例如陶瓷等之介電體之凹狀的晶片蓋體16。因此，更詳細而言，半導體晶片11係以與晶片安裝板15一起配置於由基體21的表面、電路基板23的貫通孔28之側面、及晶片蓋體16而大致圍住之空間S2內的方式，而載置於基板21的表面上。

如此所載置之半導體晶片11，係與電路基板23的輸入用信號線路22a之另一端，藉例如電線13等之連接導體，而經電性連接，同時與電路基板23的輸出用信號線路22b之一端，藉例如電線13等之連接導體，而經電性連接。

在如此於毫米波段用半導體封裝20安裝半導體晶片11從而構成之毫米波段用半導體裝置10，從圖6的箭頭IN方向朝第1導波管12a內輸入毫米波時，該毫米波係在第1導波管12a內經導波，於經插入配置在第1導波管12a內之輸入用信號線路22a經接收。

經接收之毫米波，係透過輸入用信號線路22a而輸入於半導體晶片11，於半導體晶片11內進行期望之信號處理(例如功率放大)。

經進行信號處理之毫米波從半導體晶片11輸出至輸出用信號線路22b時，該毫米波係從輸出用信號線路22b發送至第2導波管12b內。經發送至第2導波管12b內之毫米波，係在第2導波管12b內經導波，輸出於圖6的箭頭OUT方向。

依於以上所說明的第1實施例相關之毫米波段用半導體封裝20及毫米波段用半導體裝置10，即可提供一種毫米波段用半導體封裝20及毫米波段用半導體裝置10，對於毫米波作導波之導波管12a、12b經內建於毫米波段用半導體封裝20，故例如輸出入用信號線路22a、22b與導波管12a、12b之相對位置產生變化受到抑制，在再現性方面優異。

另外，輸出入用信號線路22a、22b與導波管12a、12b之相對位置僅偏差例如0.5mm，即使得毫米波係損失3dB程度(一半程度)的功率。因此，在再現性方面優異，因此，將例如輸出入用信號線路22a、22b相對於導波管12a、12b而高準確度配置於期望之位置，於毫米波段用半導體封裝20及毫米波段用半導體裝置10係極為重要。

此外，依第1實施例相關之毫米波段用半導體封裝20及毫米波段用半導體裝置10，即在對於毫米波作導波之導波管12a、12b的內面設有平坦化膜26a、27a、35a、 36a，故採用平坦度差之廉價的鑄造方法，而製造是第1、第2金屬塊的金屬構件，仍可減少經導波之毫米波的損失，能以廉價提供毫米波段用半導體封裝20及毫米波段用半導體裝置10。

此外，依第1實施例相關之毫米波段用半導體封裝20及毫米波段用半導體裝置10，設於基體21、構成導波管12a、12b的主體之第1、第2貫通孔26、27，係從表面21a向側面21b、21c貫通基體21。因此，可將基體21的背面固定於散熱片等之冷卻機構。此結果，亦可使散熱性提升。

(第2實施例)

第2實施例相關之毫米波段用半導體封裝及毫米波段用半導體裝置，係在構成導波管之貫通孔設於是第1金屬塊的蓋體、構成導波管之非貫通孔設於是第2金屬塊的基體這點，與第1實施例相關之毫米波段用半導體封裝20及毫米波段用半導體裝置10不同。在以下，說明有關於第2實施例相關之毫米波段用半導體封裝及毫米波段用半導體裝置。另外，針對與第1實施例相關之毫米波段用半導體封裝20及毫米波段用半導體裝置10相同的構成係附加相同符號，同時省略說明。

圖7A，係從斜上方觀看第2實施例相關之毫米波段用半導體封裝60的基體61之情況下的示意性之透視圖。此外，圖7A，係沿著圖7B之點劃線A-A’而繪示的基體 61之示意性的剖面圖。

如圖7A及圖7B所示，於長方體狀的是第2金屬塊之基體61，係以從表面向背面方向延伸僅既定距離，不貫通基體61的方式，而設有第1非貫通孔62及第2非貫通孔63。此等之非貫通孔62、63係分別與後述的蓋體64之貫通孔65、66一起，構成對於毫米波作導波之導波管51。

另外，在第1非貫通孔62及第2非貫通孔63之既定距離，係表示在基體61的表面上載置電路基板23時，從電路基板23的表面至非貫通孔62、63之底面的距離L1(圖9)成為λ/4(其中λ係經使用之毫米波的波長)之距離。

此外，於在以上所說明之基體61的非貫通孔62、63之內面，亦因與第1實施例相關之毫米波段用半導體封裝20之基體21同樣的理由，而設有平坦化膜62a、63a。藉設置平坦化膜62a、63a，對於非貫通孔62、63之內面的表面粗糙度，相較於未設有平坦化膜62a、63a之情況下，可減低至1/10程度。

圖8A，係從斜上方觀看第2實施例相關之毫米波段用半導體封裝60的蓋體64之情況下的示意性之透視圖。此外，圖8B，係沿著圖8A之點劃線C-C’而繪示的蓋體64之示意性的剖面圖。

於長方體狀的是第1金屬塊之蓋體64，係分別設有從背面64a向側面64b、64c貫通蓋體64之L字狀的第1 貫通孔65及第2貫通孔66。第1貫通孔65係設為從背面64a向第1側面64b貫通蓋體64，第2貫通孔66係設為從背面64a向對向於第1側面64b之第2側面64c貫通蓋體64。此等之貫通孔65、66係分別與基體61的非貫通孔62、63一起，構成對於毫米波作導波之導波管51。

各個貫通孔65、66分別如圖8A所示，係其剖面為橫長形狀之所謂E平面彎曲型的貫通孔，惟貫通孔65、66亦可係分別為剖面形狀為縱長形狀之所謂H平面彎曲型的貫通孔。

於在以上所說明之蓋體64的貫通孔65、66之內面，亦因與第1實施例相關之毫米波段用半導體封裝20之蓋體24同樣的理由，而設有平坦化膜65a、66a。藉設置平坦化膜65a、66a，對於貫通孔65、66之內面的表面粗糙度，相較於未設有平坦化膜65a、66a之情況下，可減低至1/10程度。

圖9，係針對在具有上述的基體61及蓋體64之毫米波段用半導體封裝60搭載半導體晶片11的毫米波段用半導體裝置50作繪示的對應於圖7B及圖8B之剖面圖。

如圖9所示，電路基板23，係以設於此背面之背面導波區域33配置於基體61的第1非貫通孔62及第2非貫通孔63之上端上，電路基板23背面的第2接地圖案32接觸於基體61的表面之方式，而載置於基體61的表面上。此外，蓋體64，係以第1貫通孔65及第2貫通孔66配置於電路基板23的表面導波區域31上，背面64a 接觸於電路基板23表面之第1接地圖案30的方式，而載置於電路基板23上。

然後，於基體61、電路基板23、及蓋體64的各者，係如同圖1及圖2設有貫通各者之螺絲孔14(圖7A、圖7A)，對於此等之螺絲孔14插入固定用的螺絲，使得基體61、電路基板23、及蓋體64係經相互固定。

於如此所構成之毫米波段用半導體封裝60，基體61的第1非貫通孔62與蓋體64的第1貫通孔65，係構成於內部包含電路基板23的表面導波區域31及背面導波區域33之第1導波管51a。同樣，基體61的第2非貫通孔63與蓋體64的第2貫通孔66，係構成於內部包含電路基板23的表面導波區域31及背面導波區域33之第2導波管51b。

此外，於如此所構成之毫米波段用半導體封裝60，電路基板23的輸出入用信號線路22a、22b係分別成為於如此之導波管51a、51b內，插入僅L2=λ/4(其中λ係經使用之毫米波的波長)之狀態，作為單極天線而發揮功能。

於在以上所說明的毫米波段用半導體封裝60內，係如同第1實施例相關之毫米波段用半導體裝置10，安裝了於毫米波動作之半導體晶片11。

在如此於毫米波段用半導體封裝60安裝半導體晶片11從而構成之毫米波段用半導體裝置50，從圖9的箭頭IN方向朝第1導波管51a內輸入毫米波時，該毫米波係在第1導波管51a內經導波，於經插入配置在第1導波管51a內之輸入用信號線路22a經接收。

經接收之毫米波，係透過輸入用信號線路22a而輸入至半導體晶片11，於半導體晶片11內進行期望之信號處理(例如功率放大)。

經進行信號處理之毫米波從半導體晶片11輸出至輸出用信號線路22b時，該毫米波係從輸出用信號線路22b發送至第2導波管51b內。經發送至第2導波管51b內之毫米波，係在第2導波管51b內經導波，輸出於圖9的箭頭OUT方向。

於在以上所說明的第2實施例相關之毫米波段用半導體封裝60及毫米波段用半導體裝置50，亦可提供一種毫米波段用半導體封裝60及毫米波段用半導體裝置50，對於毫米波作導波之導波管51a、51b經內建於毫米波段用半導體封裝60，故在再現性方面優異。

此外，於第2實施例相關之毫米波段用半導體封裝60及毫米波段用半導體裝置50，亦在對於毫米波作導波之導波管51a、51b的內面設有平坦化膜62a、63a、65a、66a，故可提供可減少經導波之毫米波的損失之毫米波段用半導體封裝60及毫米波段用半導體裝置50。

此外，於第2實施例相關之毫米波段用半導體封裝60及毫米波段用半導體裝置50，構成導波管51a、51b的主體之第1、第2貫通孔65、66，係設於蓋體64。因此，可將基體61的背面固定於散熱片等之冷卻機構。此結果，亦可使散熱性提升。

再者，依第2實施例相關之毫米波段用半導體封裝60及毫米波段用半導體裝置50，構成導波管51a、51b的主體之第1、第2貫通孔65、66，係設於蓋體64。因此，可提供在再現性方面更加優異之毫米波段用半導體封裝60及毫米波段用半導體裝置50。

亦即，如於第1實施例所說明，將構成導波管12a、12b的主體之第1、第2貫通孔26、27設於基體21、將第1、第2非貫通孔35、36設於蓋體24，亦可提供導波管12a、12b經內建之毫米波用半導體封裝20及毫米波段用半導體裝置10。然而，在亦作為於半導體晶片11所散發之熱的散熱板而作用之基體21，設置構成導波管的主體之第1、第2貫通孔26、27時，第1、第2貫通孔26、27會限制散熱路徑，散熱性會劣化。

對此如第2實施例，將構成導波管51a、51b的主體之第1、第2貫通孔65、66設於蓋體64，使得可將體積小於貫通孔65、66之第1、第2非貫通孔62、63設於基體61，相較於第1實施例的情況，可緩和具備導波管51a、51b所致之散熱路徑的限制。因此，可提供在再現性方面更加優異之毫米波段用半導體封裝60及毫米波段用半導體裝置50。

雖說明本發明之幾個實施形態，惟此等實施形態係作為例子而提示者，並未意圖限定發明之範圍。此等新穎的實施形態可依其他的各式各樣之形態予以實施，在不脫離發明的要旨之範圍下，可進行各種的省略、置換、變更。此等實施形態和其變化係包含於發明之範圍和要旨，同時包含於申請專利範圍所記載之發明與其均等之範圍。

例如於第2實施例，第1、第2貫通孔65’、66’，係如圖10A及圖10B所示，亦可設成從背面64a向表面64d貫通蓋體64’。另外，於貫通孔65’、66’係設有平坦化膜65a’、66a’，藉此對於貫通孔65’、66’之內面的表面粗糙度，相較於未設有平坦化膜65a’、66a’之情況，可減低至1/10程度這點，係如同第2實施例之蓋體64。如此設置第1、第2貫通孔65’、66’之情況下，亦可獲得與第2實施例相關之毫米波段用半導體封裝60及毫米波段用半導體裝置50同樣的效果。