TWI549231B - 亳米波段半導體用封裝及亳米波段用半導體裝置 - Google Patents

Description

亳米波段半導體用封裝及亳米波段用半導體裝置 [關聯專利申請案的引用]

本申請案，係以日本發明專利申請案2014-022065(申請日：2014年2月7日)作為基礎，而根據此申請案享受優先之利益。本申請案係參照此申請案，從而全包含同申請案的內容。

本發明之實施形態，係有關於毫米波段半導體用封裝及毫米波段用半導體裝置。

在大於等於30GHz的毫米波段等中動作之安裝半導體晶片的歷來之毫米波段半導體用封裝，係具有：載置半導體晶片的基體；一端連接於半導體晶片、另一端作為天線而發揮功能之信號線；及以覆蓋半導體晶片的方式而設於基體上之蓋體。如此之歷來的毫米波段半導體用封裝，係在連接於外部電路等之導波管內，插入信號線從而使用。

然而，揭露於例如日本發明專利3485520號公報之歷 來的毫米波段半導體用封裝，係按輸入端子、輸出端子而具備天線耦合用導波管塊，分成2個塊，故對於天線之導波管塊的安裝狀態，係按輸入端子、輸出端子而變化。因此，存在毫米波段半導體用封裝、及於此封裝安裝了半導體晶片之毫米波段用半導體裝置的再現性差如此之問題。

本發明之目的，係提供在再現性方面優異之毫米波段半導體用封裝及毫米波段用半導體裝置。

實施形態，係提供毫米波段半導體用封裝。毫米波段半導體用封裝，係具有：金屬製的基體、電路基板、及金屬製之蓋體。基體，係具有第1非貫通孔及第2非貫通孔。電路基板係配置於基體上，於表面係設有輸入用信號線路及輸出用信號線路。蓋體，係配置於電路基板上，具有第1貫通孔及第2貫通孔。此蓋體，係以第1貫通孔經配置於基體的第1非貫通孔之正上方，同時第2貫通孔經配置於基體的第2非貫通孔之正上方的方式而配置於電路基板上。然後，第1貫通孔及第1非貫通孔係構成第1導波管，同時第2貫通孔及第2非貫通孔係構成第2導波管。

實施形態係提供毫米波段用半導體裝置。毫米波段用半導體裝置，係具有：金屬製的基體、電路基板、金屬製之蓋體、及半導體晶片。基體，係具有第1非貫通孔及第2非貫通孔。電路基板，係配置於基體上，在一部分具有 貫通孔，於表面係設有輸入用信號線路及輸出用信號線路。蓋體，係配置於電路基板上，具有第1貫通孔及第2貫通孔。半導體晶片，係以配置於電路基板的貫通孔內之方式而載置於基體的表面上，電性連接於輸入用信號線路及輸出用信號線路。於此，蓋體，係以第1貫通孔經配置於基體的第1非貫通孔之正上方，同時第2貫通孔經配置於基體的第2非貫通孔之正上方的方式而配置於電路基板上。然後，第1貫通孔及第1非貫通孔係構成第1導波管，同時第2貫通孔及第2非貫通孔係構成第2導波管。

上述構成的毫米波段半導體用封裝及毫米波段用半導體裝置，係在再現性方面優異。

10‧‧‧毫米波段用半導體裝置

11‧‧‧半導體晶片

12‧‧‧導波管

12a‧‧‧第1導波管

12b‧‧‧第2導波管

13‧‧‧電線

14‧‧‧螺絲孔

15‧‧‧晶片安裝板

16‧‧‧晶片蓋體

20‧‧‧毫米波段半導體用封裝

21‧‧‧基體

22‧‧‧信號線路

22a‧‧‧輸入用信號線路

22b‧‧‧輸出用信號線路

23‧‧‧電路基板

24‧‧‧蓋體

24'‧‧‧蓋體

24a‧‧‧背面

24b‧‧‧側面

24c‧‧‧側面

24d‧‧‧表面

25‧‧‧介電體基板

26‧‧‧第1非貫通孔

27‧‧‧第2非貫通孔

28‧‧‧貫通孔

29‧‧‧偏壓供給線路

30‧‧‧第1接地圖案

31‧‧‧表面導波區域

32‧‧‧第2接地圖案

33‧‧‧背面導波區域

34‧‧‧環狀的區域

35‧‧‧貫通孔

35'‧‧‧第1貫通孔

36‧‧‧貫通孔

36'‧‧‧第2貫通孔

37‧‧‧第1凹部

38‧‧‧第2凹部

S1‧‧‧空間

S2‧‧‧空間

圖1，係從斜上方觀看本實施例相關之毫米波段用半導體裝置的情況下之示意性的分解透視圖，圖2，係從斜下方觀看本實施例相關之毫米波段用半導體裝置的情況下之示意性的分解透視圖，圖3A，係從斜上方觀看本實施例相關之毫米波段半導體用封裝的基體之情況下的示意性之透視圖，圖3B，係沿著圖3A之點劃線A-A'而繪示的基體之示意性的剖面圖，圖4A，係從斜上方觀看本實施例相關之毫米波段半導體用封裝的電路基板之情況下的示意性之透視圖，圖4B，係從上方觀看本實施例相關之毫米波段半導 體用封裝的電路基板之情況下的示意性之平面圖，圖4C，係從下方觀看本實施例相關之毫米波段半導體用封裝的電路基板之情況下的示意性之平面圖，圖4D，係沿著圖4A之點劃線B-B'而繪示的電路基板之示意性的剖面圖，圖5A，係從斜上方觀看本實施例相關之毫米波段半導體用封裝的蓋體之情況下的示意性之透視圖，圖5B，係沿著圖5A之點劃線C-C'而繪示的蓋體之示意性的剖面圖，圖6，係繪示本實施例相關之毫米波段用半導體裝置的對應於圖3B、圖4D、及圖5B之剖面圖，圖7A，係從斜上方觀看本實施例的變化例相關之毫米波段半導體用封裝的蓋體之情況下的示意性之透視圖，圖7B，係沿著圖7A之點劃線C-C'而繪示的蓋體之示意性的剖面圖。

在以下，說明有關於本實施例相關之毫米波段半導體用封裝及毫米波段用半導體裝置。

圖1，係從斜上方觀看本實施例相關之毫米波段用半導體裝置的情況下之示意性的分解透視圖。此外，圖2，係從斜下方觀看本實施例相關之毫米波段用半導體裝置的情況下之示意性的分解透視圖。如圖1及圖2所示，在本實施例相關之毫米波段用半導體裝置10中，於毫米波段 半導體用封裝20內部，係安裝了半導體晶片11。毫米波段半導體用封裝20，係具有：基體21、具備信號線路22等的電路基板23、及蓋體24。

構成毫米波段半導體用封裝20之基體21及蓋體24係分別為長方體狀的金屬塊。此外，電路基板23，係如下者：在介電體基板25的表面上形成期望之電路圖案等，同時在背面上形成期望之圖案。

在以下，詳細說明有關於如此之毫米波段半導體用封裝20。

圖3A，係從斜上方觀看本實施例相關之毫米波段半導體用封裝20的基體21之情況下的示意性之透視圖。此外，圖3B，係沿著圖3A之點劃線A-A'而繪示的基體21之示意性的剖面圖。

如圖3A及圖3B所示，於是長方體狀的金屬塊之基體21，係以從表面向背面方向延伸僅既定距離，不貫通基體21的方式，而設有第1非貫通孔26及第2非貫通孔27。此等之非貫通孔26、27係分別與後述的蓋體之貫通孔35、36一起，構成對於毫米波作導波之導波管12。

另外，在第1非貫通孔26及第2非貫通孔27之既定距離，係表示在基體21的表面上載置電路基板23時，從電路基板23的表面至非貫通孔26、27之底面的距離L1(圖6)成為λ/4(其中λ係經使用之毫米波的波長)之距離。

如此之基體21係金屬製即可，惟為了使從載置於基 體21的表面上之半導體晶片11(圖1及圖2)所發出之熱的散熱性為良好，較佳為包含例如銅(Cu)等之在熱導性方面優異的金屬。

圖4A，係從斜上方觀看本實施例相關之毫米波段半導體用封裝20的電路基板23之情況下的示意性之透視圖。此外，圖4B係從上方觀看本實施例相關之毫米波段半導體用封裝20的電路基板23之情況下的示意性之平面圖，圖4C係從下方觀看本實施例相關之毫米波段半導體用封裝20的電路基板23之情況下的示意性之平面圖。然後，圖4D，係沿著圖4A之點劃線B-B'而繪示的電路基板23之示意性的剖面圖。

如圖4A~4D所示，電路基板23，係如下者：在介電體基板25的表面上形成期望之電路圖案等，同時在背面上形成期望之圖案。

介電體基板25，係包含例如陶瓷等之板狀者，於大致中央區域，係設有供以配置半導體晶片11等用的大致長方形狀之貫通孔28。

如圖4A、4B、及4D所示，於此介電體基板25的表面上，係藉例如銅(Cu)等之金屬薄膜而設有包含輸出入用信號線路22a、22b、複數個偏壓供給線路29、及第1接地圖案30之電路圖案。

輸入用信號線路22a，係於介電體基板25的表面上，從大致長方形狀的貫通孔28之長邊上，向介電體基板25的一方而延伸僅既定距離。此輸入用信號線路 22a，係於其一端接收在後述之導波管12經導波的毫米波。此外，輸入用信號線路22a，係於其另一端，將所接收之毫米波導波至電性連接於另一端之半導體晶片11。

輸出用信號線路22b，係於介電體基板25的表面上，從對向於輸入用信號線路22a所接之長邊的上述貫通孔28之長邊上，向輸入用信號線路22a的延伸方向之相反方向而延伸僅既定距離。此輸出用信號線路22b，係於其一端，接收從電性連接於一端之半導體晶片11所導波的毫米波。此外，輸出用信號線路22b，係於其另一端，將所接收之毫米波發送至導波管12。

因此，輸入用信號線路22a及輸出用信號線路22b的既定距離係分別表示此等之信號線路22a、22b長於作為供以傳接收在導波管12經導波之毫米波用的單極天線而發揮功能之程度的長度。

複數個偏壓供給線路29係分別於介電體基板25的表面上，從大致長方形狀的貫通孔28之例如短邊上，沿著介電體基板25的周邊部而延伸，以接於介電體基板25的一邊之方式而延伸。此等之偏壓供給線路29係分別為供以對於半導體晶片11供給DC偏壓用的線路。

第1接地圖案30，係以與輸入用信號線路22a、輸出用信號線路22b、及複數個偏壓供給線路29絕緣的方式，而設於介電體基板25的表面上之大致整面。此第1接地圖案30係於輸入用信號線路22a的一端附近，經大致長方形狀地除去，此外第1接地圖案30係於輸出用信 號線路22b的另一端附近，經大致長方形狀地除去。

另外，如此接地圖案30經除去從而露出之介電體基板25的大致長方形狀之表面區域，係含於後述的導波管12內之區域。因此，將除去第1接地圖案30從而露出之介電體基板25的大致長方形狀之表面區域稱作表面導波區域31。

接著，如圖4C及圖4D所示，於介電體基板25的背面上，係藉例如銅(Cu)等之金屬薄膜而設有第2接地圖案32。第2接地圖案32，係設於介電體基板25的背面上之大致整面，惟對應於表面導波區域31之區域係經除去。接地圖案30與接地圖案32係藉多數個通孔(在圖中係省略)而經電性連接。

另外，如此接地圖案32經除去從而露出之介電體基板25的大致長方形狀之背面區域，亦如同表面區域，係含於後述的導波管12內之區域。因此，將除去第2接地圖案32從而露出之介電體基板25的大致長方形狀之背面區域稱作背面導波區域33。

圖5A，係從斜上方觀看本實施例相關之毫米波段半導體用封裝20的蓋體24之情況下的示意性之透視圖。此外，圖5B，係沿著圖5A之點劃線C-C'而繪示的蓋體之示意性的剖面圖。

長方體狀的是金屬塊之蓋體24，係配置於上述的電路基板23上者，惟為了抑制蓋體24與偏壓供給線路29之接觸，而如分別示於圖5A、圖5B、及圖2，蓋體24的 背面之中對向於偏壓供給線路29之環狀的區域34，係經淺挖。

於具有如此之環狀的區域34之蓋體24，係如圖5B及圖2所示，分別設有彎曲成從背面24a向側面24b、24c貫通蓋體24之L字狀的第1貫通孔35及第2貫通孔36。第1貫通孔35係設為從背面24a向第1側面24b貫通蓋體24，第2貫通孔36係設為從背面24a向對向於第1側面24b之第2側面24c貫通蓋體24。此等之貫通孔35、36係分別與基體21的非貫通孔26、27一起，構成對於毫米波作導波之導波管12。

各個貫通孔35、36係分別如圖5A所示，其剖面為橫長形狀之所謂E平面彎曲型的貫通孔，惟亦可係剖面形狀為縱長形狀之所謂H平面彎曲型的貫通孔。

此外，如圖5B及圖2所示，於蓋體24的背面24a，在第1貫通孔35與第2貫通孔36之間，係設有供以配置半導體晶片11用的第1凹部37，此外以連結各個貫通孔35、36與第1凹部37的方式設有第2凹部38。

圖6，係針對在上述的毫米波段半導體用封裝20搭載了半導體晶片11之毫米波段用半導體裝置10作繪示的對應於圖3B、圖4D、圖5B之剖面圖。

如圖6所示，電路基板23，係以設於此背面之背面導波區域33配置於基體21的第1非貫通孔26及第2非貫通孔27之上端上，電路基板23背面的第2接地圖案32接觸於基體21的表面之方式，而載置於基體21的表 面上。此外，蓋體24，係以第1貫通孔35及第2貫通孔36配置於電路基板23的表面導波區域31上，背面24a接觸於電路基板23表面之第1接地圖案30的方式，而載置於電路基板23上。

然後，於基體21、電路基板23、及蓋體24的各者，係如圖1及圖2所示設有貫通各者之螺絲孔14，對於此等之螺絲孔14插入固定用的螺絲，使得基體21、電路基板23、及蓋體24係經相互固定。

於如此所構成之毫米波段半導體用封裝20，基體21的第1非貫通孔26與蓋體24的第1貫通孔35，係構成於內部包含電路基板23的表面導波區域31及背面導波區域33之第1導波管12a。同樣，基體21的第2非貫通孔27與蓋體24的第2貫通孔36，係構成於內部包含電路基板23的表面導波區域31及背面導波區域33之第2導波管12b。

此外，於如此所構成之毫米波段半導體用封裝20，電路基板23的輸出入用信號線路22a、22b係分別成為於如此之導波管12a、12b內，插入僅L2=λ/4(其中λ係經使用之毫米波的波長)之狀態，作為單極天線而發揮功能。

於在以上所說明的毫米波段半導體用封裝20內，係安裝了於毫米波動作之半導體晶片11。半導體晶片11，係例如放大毫米波的功率之場效電晶體(FET)。

半導體晶片11，係透過金屬製的晶片安裝板15而載 置於基體21的表面上。此半導體晶片11，係以與晶片安裝板15一起配置於由基體21的表面、電路基板23的貫通孔28之側面、及蓋體24的第1凹部37而大致圍住的空間S1內之方式，而載置於基板21的表面上。

另外，於蓋體24的第1凹部37內，係配置包含例如陶瓷等之介電體之凹狀的晶片蓋體16。因此，更詳細而言，半導體晶片11，係以與晶片安裝板15一起配置於由基體21的表面、電路基板23的貫通孔28之側面、及晶片蓋體16而大致圍住之空間S2內的方式，而載置於基板21的表面上。

如此所載置之半導體晶片11，係與電路基板23的輸入用信號線路22a之另一端，藉例如電線13等之連接導體，而經電性連接，同時與電路基板23的輸出用信號線路22b之一端，藉例如電線13等之連接導體，而經電性連接。

在如此於毫米波段半導體用封裝20安裝半導體晶片11從而構成之毫米波段用半導體裝置10，從圖6的箭頭IN方向朝第1導波管12a內輸入毫米波時，該毫米波係在第1導波管12a內經導波，於經插入配置在第1導波管12a內之輸入用信號線路22a經接收。

經接收之毫米波，係透過輸入用信號線路22a而輸入至半導體晶片11，於半導體晶片11內進行期望之信號處理(例如功率放大)。

經進行信號處理之毫米波從半導體晶片11輸出至輸 出用信號線路22b時，該毫米波係從輸出用信號線路22b發送至第2導波管12b內。經發送至第2導波管12b內之毫米波，係在第2導波管12b內經導波，輸出於圖6的箭頭OUT方向。

依於以上所說明的本實施例相關之毫米波段半導體用封裝20及毫米波段用半導體裝置10，即可提供一種毫米波段半導體用封裝20及毫米波段用半導體裝置10，對於毫米波作導波之導波管12a、12b經內建於毫米波段用半導體封裝20，故例如輸出入用信號線路22a、22b與導波管12a、12b之相對位置產生變化受到抑制，在再現性方面優異。

另外，輸出入用信號線路22a、22b與導波管12a、12b之相對位置僅偏差例如0.5mm，即使得毫米波係損失3dB程度(一半程度)的功率。因此，在再現性方面優異，因此，將例如輸出入用信號線路22a、22b相對於導波管12a、12b而高準確度配置於期望之位置，於毫米波段半導體用封裝20及毫米波段用半導體裝置10係極為重要。

此外，依於以上所說明的本實施例相關之毫米波段半導體用封裝20及毫米波段用半導體裝置10，構成導波管12a、12b的主體之第1、第2貫通孔35、36，係設於蓋體24。因此，可將基體21的背面固定於散熱片等之冷卻機構。此結果，亦可使散熱性提升。

此外，依於以上所說明的本實施例相關之毫米波段半 導體用封裝20及毫米波段用半導體裝置10，構成導波管12a、12b的主體之第1、第2貫通孔35、36，係設於蓋體24。因此，可提供在再現性方面更加優異之毫米波段半導體用封裝20及毫米波段用半導體裝置10。

亦即，將構成導波管的主體之第1、第2貫通孔設於基體21、將第1、第2非貫通孔設於蓋體24，仍可提供導波管經內建之毫米波用半導體封裝及毫米波段用半導體裝置。然而，在亦作為於半導體晶片11所散發之熱的散熱板而作用之基體21，設置構成導波管的主體之第1、第2貫通孔時，第1、第2貫通孔會限制散熱路徑，散熱性會劣化。

對此如本實施例，將構成導波管12a、12b的主體之第1、第2貫通孔35、36設於蓋體24，使得可將體積小於貫通孔35、36之第1、第2非貫通孔26、27設於基體21，相較於上述的情況，可緩和具備導波管12a、12b所致之散熱路徑的限制。因此，可提供在再現性方面更加優異之毫米波段半導體用封裝20及毫米波段用半導體裝置10。

雖說明本發明之幾個實施形態，惟此等實施形態係作為例子而提示者，並未意圖限定發明之範圍。此等新穎的實施形態可依其他的各式各樣之形態予以實施，在不脫離發明的要旨之範圍下，可進行各種的省略、置換、變更。此等實施形態和其變化係包含於發明之範圍和要旨，同時包含於申請專利範圍所記載之發明與其均等之範圍。

如例示於圖7A及7B，第1、第2貫通孔35'、36'，係亦可設成從背面24a向表面24d貫通蓋體24'。如此設置第1、第2貫通孔35'、36'之情況下，亦可獲得與上述的實施例相關之毫米波段半導體用封裝20及毫米波段用半導體裝置10同樣的效果。

10‧‧‧毫米波段用半導體裝置

11‧‧‧半導體晶片

12‧‧‧導波管

12a‧‧‧第1導波管

12b‧‧‧第2導波管

13‧‧‧電線

15‧‧‧晶片安裝板

16‧‧‧晶片蓋體

20‧‧‧毫米波段半導體用封裝

21‧‧‧基體

22a‧‧‧輸出入用信號線路

22b‧‧‧輸出用信號線路

23‧‧‧電路基板

24‧‧‧蓋體

24a‧‧‧背面

26‧‧‧第1非貫通孔

27‧‧‧第2非貫通孔

28‧‧‧貫通孔

30‧‧‧第1接地圖案

31‧‧‧表面導波區域

32‧‧‧第2接地圖案

33‧‧‧背面導波區域

35‧‧‧貫通孔

36‧‧‧貫通孔

37‧‧‧第1凹部

S1‧‧‧空間

S2‧‧‧空間

Claims (20)

1. 一種毫米波段半導體用封裝，具備：具有第1非貫通孔及第2非貫通孔之金屬製的基體；配置於此基體上、在表面設置輸入用信號線路及輸出用信號線路之電路基板；以及配置於此電路基板上、具有第1貫通孔及第2貫通孔之金屬製的蓋體；前述蓋體，係以前述第1貫通孔經配置於前述基體的前述第1非貫通孔之正上方，同時前述第2貫通孔經配置於前述基體的前述第2非貫通孔之正上方的方式而配置於前述電路基板上，前述第1貫通孔及前述第1非貫通孔係構成第1導波管，同時前述第2貫通孔及前述第2非貫通孔係構成第2導波管。
2. 如申請專利範圍第1項之毫米波段半導體用封裝，其中，前述蓋體之前述第1貫通孔及前述第2貫通孔分別係從背面向側面貫通前述蓋體的L字狀之貫通孔。
3. 如申請專利範圍第1項之毫米波段半導體用封裝，其中，前述蓋體之前述第1貫通孔及前述第2貫通孔分別係從背面向表面貫通前述蓋體之貫通孔。
4. 如申請專利範圍第1項之毫米波段半導體用封裝，其中，前述輸入用信號線路的一個端部，係於前述第1導波 管內插入僅λ/4之長度，同時前述輸出用信號線路的一個端部，係於前述第2導波管內插入僅λ/4之長度。
5. 如申請專利範圍第1項之毫米波段半導體用封裝，其中，前述第1非貫通孔，係以其底面經配置於從前述輸入用信號線路往下方分開僅λ/4的長度之位置的方式而設，同時前述第2非貫通孔，係以其底面經配置於從前述輸出用信號線路往下方分開僅λ/4的長度之位置的方式而設。
6. 如申請專利範圍第1項之毫米波段半導體用封裝，其中，於前述電路基板的表面上係進一步設置對於半導體晶片供給DC偏壓之偏壓供給線路，前述蓋體的背面之中對向於前述偏壓供給線路之區域，係經挖成薄於其他區域。
7. 如申請專利範圍第6項之毫米波段半導體用封裝，其中，於前述電路基板的表面上係進一步設置第1接地圖案，前述第1接地圖案，係設成自前述輸入用信號線路、前述輸出用信號線路、及前述偏壓供給線路絕緣。
8. 如申請專利範圍第7項之毫米波段半導體用封裝，其中，前述第1接地圖案，係不設於前述第1導波管內及 前述第2導波管內。
9. 如申請專利範圍第8項之毫米波段半導體用封裝，其中，於前述電路基板的背面上，係設置電性連接於前述第1接地圖案之第2接地圖案。
10. 如申請專利範圍第9項之毫米波段半導體用封裝，其中，前述第2接地圖案，係設於前述電路基板的背面上之中除了配置在前述第1導波管內及前述第2導波管內之區域以外的整面。
11. 一種毫米波段用半導體裝置，具備：具有第1非貫通孔及第2非貫通孔之金屬製的基體；配置於此基體上、在一部分具有貫通孔、在表面設置輸入用信號線路及輸出用信號線路之電路基板；配置於此電路基板上、具有第1貫通孔及第2貫通孔之金屬製的蓋體；以及以配置於前述電路基板的貫通孔內之方式而載置於前述基體的表面上、電性連接於前述輸入用信號線路及前述輸出用信號線路之半導體晶片；前述蓋體，係以前述第1貫通孔經配置於前述基體的前述第1非貫通孔之正上方，同時前述第2貫通孔經配置於前述基體的前述第2非貫通孔之正上方的方式而配置於前述電路基板上，前述第1貫通孔及前述第1非貫通孔係構成第1導波管，同時前述第2貫通孔及前述第2非貫通孔係構成第2 導波管。
12. 如申請專利範圍第11項之毫米波段用半導體裝置，其中，前述蓋體之前述第1貫通孔及前述第2貫通孔分別係從背面向側面貫通前述蓋體的彎曲成L字狀之貫通孔。
13. 如申請專利範圍第11項之毫米波段用半導體裝置，其中，前述蓋體之前述第1貫通孔及前述第2貫通孔分別係從背面向表面貫通前述蓋體之貫通孔。
14. 如申請專利範圍第11項之毫米波段用半導體裝置，其中，前述輸入用信號線路的一個端部，係於前述第1導波管內插入僅λ/4之長度，同時前述輸出用信號線路的一個端部，係於前述第2導波管內插入僅λ/4之長度。
15. 如申請專利範圍第11項之毫米波段用半導體裝置，其中，前述第1非貫通孔，係以其底面經配置於從前述輸入用信號線路往下方分開僅λ/4的長度之位置的方式而設，同時前述第2非貫通孔，係以其底面經配置於從前述輸出用信號線路往下方分開僅λ/4的長度之位置的方式而設。
16. 如申請專利範圍第11項之毫米波段用半導體裝置，其中， 於前述電路基板的表面上係進一步設置對於半導體晶片供給DC偏壓之偏壓供給線路，前述蓋體的背面之中對向於前述偏壓供給線路之區域，係經挖成薄於其他區域。
17. 如申請專利範圍第16項之毫米波段用半導體裝置，其中，於前述電路基板的表面上係進一步設置第1接地圖案，前述第1接地圖案，係設成自前述輸入用信號線路、前述輸出用信號線路、及前述偏壓供給線路絕緣。
18. 如申請專利範圍第17項之毫米波段用半導體裝置，其中，前述第1接地圖案，係不設於前述第1導波管內及前述第2導波管內。
19. 如申請專利範圍第18項之毫米波段用半導體裝置，其中，於前述電路基板的背面上，係設置電性連接於前述第1接地圖案之第2接地圖案。
20. 如申請專利範圍第19項之毫米波段用半導體裝置，其中，前述第2接地圖案，係設於前述電路基板的背面上之中除了配置在前述第1導波管內及前述第2導波管內之區域以外的整面。