TWI548036B - 嵌入式記憶元件的製造方法 - Google Patents

Description

嵌入式記憶元件的製造方法

本發明是有關於一種嵌入式記憶元件的製造方法。

嵌入式記憶元件為達到降低成本及簡化製程步驟的需求，將晶胞區與周邊區的元件整合在同一晶片上已逐漸成為一種趨勢，例如將快閃記憶體與邏輯電路元件整合在同一晶片上，此種元件稱之為嵌入式快閃記憶體(embedded flash memory)。

然而，習知的嵌入式記憶元件在相鄰兩個汲極區以及源極區之間最大距離處，因為無法填滿介電層而形成深孔隙，後續形成來做為金屬插塞的金屬層可能填入於這一些深孔隙中，因而衍生位元線與字元線電性短路的問題。

本發明實施例提出一種嵌入式記憶元件的製造方法可以避免在相鄰兩個汲極區以及源極區之間最大距離處，因為無法填滿介電層而形成深孔隙。

本發明實施例提出一種嵌入式記憶元件的製造方法，包 括提供基底，基底包括晶胞區與周邊區。在基底的晶胞區上形成多個第一閘極結構。在基底的周邊區上形成第二閘極結構。在周邊區的基底上形成介電層。在晶胞區形成多個虛擬自行對準接觸窗插塞，並在虛擬自行對準接觸窗周圍形成多個開口。於基底上形成第一停止層，第一停止層填入於開口中，其中在對應開口的上述第一停止層的表面上具有多個凹陷。於各個凹陷中分別形成硬罩幕層。移除硬罩幕層以及部分第一停止層。移除上述虛擬自行對準接觸窗插塞，以形成多個自行對準接觸窗開口。於自行對準接觸窗開口中形成多個自行對準接觸窗。

本發明實施例還提出一種嵌入式記憶元件的製造方法，包括提供基底，基底包括晶胞區，且晶胞區包括第一區與第二區。在基底上形成多個第一閘極結構，第一區上的第一閘極結構之間具有第一間隙，第二區上的第一閘極結構之間具有第二間隙，第一間隙小於第二間隙。在第一區第二區區上形成多數個虛擬自行對準接觸窗插塞。於基底上形成一第一停止層，其中在第二間隙中的第一停止層的高度低於第一間隙中的第一停止層的高度。非等向性蝕刻第一停止層，在第一間隙中形成相連的第一間隙壁，並在第二間隙之中形成彼此分離的第二間隙壁。在第一區與第二區上形成第二停止層，填滿第一間隙與第二間隙。

本發明實施例之嵌入式記憶元件的製造方法可以避免在相鄰兩個汲極區以及源極區之間最大距離處形成深孔隙。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉 實施例，並配合所附圖式作詳細說明如下。

10‧‧‧第一區

20‧‧‧第二區

100‧‧‧基底

100a‧‧‧晶胞區

100b‧‧‧周邊區

102、110‧‧‧閘極結構

103‧‧‧穿隧氧化層

104、106、112‧‧‧導體層

105‧‧‧閘間介電層

107、113‧‧‧金屬矽化物層

108、114‧‧‧下罩幕層

109‧‧‧上罩幕層

111‧‧‧閘氧化層

115‧‧‧罩幕層

116、120、132、133‧‧‧停止層

117‧‧‧襯層

118、119、132a、132b‧‧‧間隙壁

122‧‧‧介電層

124‧‧‧導體層

125‧‧‧罩幕層

126‧‧‧頂蓋層

127‧‧‧虛擬自行對準接觸窗插塞

128‧‧‧開口

130‧‧‧間隙壁

133‧‧‧停止層

134‧‧‧凹陷

136‧‧‧硬罩幕材料層

136a‧‧‧硬罩幕層

140‧‧‧開口

142‧‧‧自行對準接觸窗開口

144‧‧‧阻障層金屬層

146‧‧‧導體金屬層

148‧‧‧自行對準接觸窗

150‧‧‧汲極區

160‧‧‧源極區

162、164‧‧‧間隙

166‧‧‧孔隙

a、c‧‧‧距離

圖1A至1I為根據本發明第一實施例所繪示之一種嵌入式記憶元件的製造流程的剖面示意圖。

圖2為根據本發明實施例所繪示之一種嵌入式記憶元件的源極區與汲極區的俯視圖。

圖3A至3C為根據本發明第二實施例所繪示之一種嵌入式記憶元件的部分製造流程的剖面示意圖。

圖4為習知一種嵌入式記憶元件的掃描式電子顯微鏡的影像。

圖5為本發明第二實施例之嵌入式記憶元件的掃描式電子顯微鏡的影像。

圖1A至1I為根據本發明第一實施例所繪示之嵌入式記憶元件的製造流程的剖面示意圖。圖2為根據本發明一實施例所繪示之嵌入式記憶元件的源極區與汲極區的俯視圖。

請參照圖1A，提供基底100。基底100可以是半導體或是半導體化合物，例如是矽或是矽化鍺。基底10也可以是絕緣層上有矽(SOI)。基底100具有晶胞區100a與周邊區100b。於晶胞 區100a的基底100上形成多數個閘極結構102，並於周邊區100b的基底100上形成至少一閘極結構110。

閘極結構102可以是非揮發性記憶元件的閘極結構，例如是快閃記憶元件的閘極結構，比如是包括依序堆疊在基底100上的穿隧氧化層103、導體層104、閘間介電層105及導體層106。穿隧氧化層103的材料例如是氧化矽。導體層104作為浮置閘極，其材料例如是摻雜多晶矽。閘間介電層105例如是氧化矽、氮化矽以及氧化矽(ONO)複合層。導體層106作為控制閘極，其材料例如是摻雜多晶矽。此外，閘極結構110包括依序堆疊在基底100上的閘介電層111及導體層112。導體層112作為邏輯元件之閘極，其材料例如是摻雜多晶矽。

形成閘極結構102與閘極結構110的方法包括以下步驟。首先，分別於晶胞區100a及周邊區100b之基底100上形成不同的堆疊材料層(未繪示)。具體言之，於基底100之晶胞區100a上依序堆疊穿隧氧化材料層、第一導體材料層、閘間介電材料層及第二導體材料層，而於基底100之周邊區100b上依序堆疊閘氧化材料層及第二導體材料層，其中晶胞區100a與周邊區100b上的第二導體材料層為同時形成之。然後，對晶胞區100a上的第二導體材料層進行離子植入製程。之後，對上述材料層進行至少一圖案化步驟，以於晶胞區100a的基底100上形成閘極結構102以及於周邊區100b的基底100上形成閘極結構110。

在一實施例中，閘極結構102可以更包括依序堆疊在導 體層106上的金屬矽化物層107、下罩幕層108及上罩幕層109。閘極結構110可以更包括依序堆疊在導體層112上的金屬矽化物層113、下罩幕層114及上罩幕層115。形成金屬矽化物層107與金屬矽化物層113是為了分別降低導體層106與導體層112的阻值。金屬矽化物層107與金屬矽化物層113的材料相同，例如均為矽化鎢。

此外，形成下罩幕層108與上罩幕層109是為了拉開字元線(由導體層106及其上的金屬矽化物層107構成)與後續形成之位元線之間的最短距離。下罩幕層108與下罩幕層114的材料相同，例如均為氮化矽。上罩幕層109與上罩幕層115的材料相同，例如均為四乙氧基矽氧烷形成的二氧化矽(TEOS-SiO₂)。在此實施例中，是以雙層罩幕層結構為例來說明之，但本發明並不以此為限。在其他的實施例中，也可以使用單層或大於兩層的罩幕層結構。

特別要說明的是，在圖1A中是以於周邊區100b上形成一個閘極結構110為例來說明之，但本發明並不以此為限。在其他的實施例中，周邊區100b上可形成多數個閘極結構110，周邊區100b可具有高壓元件區及低壓元件區(未繪示)，且形成於高壓元件區及低壓元件區上的閘介電層具有不同的厚度。

此外，在圖1A中，晶胞區100a是以快閃記憶體的閘極結構102來說明，然而，本發明並不以此為限，晶胞區100a上的閘極結構102也可以是其他非揮發性記憶體的閘極結構，例如導 體層104可以取代為以介電層製作的電荷儲存層。

然後，請繼續參照圖1A，於基底100上順應性地形成襯層117，以覆蓋閘極結構102及閘極結構110。襯層117的材料例如是高溫氧化物(high-temperature oxide，HTO)，且其形成方法例如是進行化學氣相沈積製程。在一實施例中，於形成閘極結構102與閘極結構110的步驟之後且於形成襯層117的步驟之前，也可以進行至少一離子植入步驟，以於晶胞區100a之基底100中形成多數個淺摻雜區(未繪示)，並於周邊區100b之高壓元件區之基底100中形成多數個淺摻雜區(未繪示)。

接著，於每一個閘極結構102及閘極結構110的側壁上形成間隙壁118。間隙壁118的材料例如是氮化矽。形成間隙壁118的方法包括於基底100上沈積間隙壁材料層(未繪示)。然後，進行非等向性蝕刻製程，以移除部分間隙壁材料層。在一實施例中(未繪示)，上述移除部分間隙壁材料層的步驟也可以同時移除閘極結構之間的部分襯層117。

之後，請參照圖1A，於基底100上順應性地形成停止層116，以覆蓋閘極結構102及閘極結構110。停止層116的材料例如是四乙氧基矽氧烷形成的二氧化矽(TEOS-SiO₂)，且其形成方法例如是進行化學氣相沈積製程。在一實施例中，於形成間隙壁118的步驟之後以及於形成停止層116的步驟之前，也可以進行至少一離子植入步驟，於晶胞區100a之基底100中形成多數個濃摻雜區(未繪示)，並於周邊區100b之低壓元件區之基底100中形 成多數個淺摻雜區(未繪示)。

其後，請參照圖1B，可以在閘極結構110側壁上的停止層116的側壁形成間隙壁119。間隙壁119的材料例如是氮化矽，形成的方法例如是化學氣相沉積法，厚度例如是20nm至200nm。形成間隙壁119的方法包括於基底100上沈積間隙壁材料層(未繪示)。然後，進行非等向性蝕刻製程，以移除部分間隙壁材料層。之後，於基底100上形成導體層124，以覆蓋閘極結構110並至少填滿閘極結構102之間的間隙。導體層124的材料例如是多晶矽，其形成的方法例如是進行化學氣相沉積製程，厚度例如是約60奈米。之後，可以選擇性對導體層124進行平坦化製程，使導體層124具有平坦的表面。之後，在晶胞區100a上形成罩幕層125，裸露出周邊區100b上的導體層124。罩幕層125例如是光阻層。

請參照圖1C，以罩幕層125為蝕刻罩幕，圖案化導體層124，移除周邊區100b上的導體層124，裸露出停止層116。之後，移除罩幕層125。然後，在基底100上形成停止層120，覆蓋晶胞區100a的導體層124以及周邊區100b的第一停止層116。停止層120的材料例如是氮化矽，形成的方法例如是化學氣相沉積法，厚度例如是20nm至200nm。之後，在周邊區100b的停止層120上形成介電層122。介電層122的材料例如是旋塗式玻璃，其形成方法利如是旋塗法。介電層122的材料可以例如是氧化矽，其形成方法利如是化學氣相沉積法。之後，以晶胞區100a上的停止層120為研磨終止層，利用化學機械研磨製程對周邊區100b上的介電層 122進行平坦化製程。

之後，請參照圖1D，移除晶胞區100a上的停止層120。然後，在基底100上形成頂蓋層126，覆蓋晶胞區100a上的導體層124以及周邊區100b上的介電層122。頂蓋層126的材料例如是氮化矽，形成的方法例如是電漿增強型化學氣相沉積法，厚度可以是100nm至300nm。

之後，請參照圖1E，利用微影與蝕刻製程，以停止層116為終止層，圖案化頂蓋層126與導體層124，以在晶胞區100a形成虛擬自行對準接觸窗插塞127，並在虛擬自行對準接觸窗插塞127周圍形成開口128。之後，可以選擇性在虛擬自行對準接觸窗插塞127的側壁形成間隙壁130。間隙壁130的材料例如是氮化矽，厚度例如是5nm至20nm。形成間隙壁130的方法包括於基底100上沈積間隙壁材料層(未繪示)。然後，進行非等向性蝕刻製程，以移除部分間隙壁材料層。

之後，請參照圖1F，在基底100上形成停止層132。停止層132的材料可以採用與頂蓋層126相同的材料，例如是氮化矽，形成的方法例如是化學氣相沉積法。停止層132覆蓋頂蓋層126並填入於開口128中。請參照圖2，相鄰兩個汲極區150之間的距離為a，相鄰兩個汲極區150以及源極區160之間最大距離為c，且c>a。在本實施例中，圖1F的停止層132的厚度t₁大於相鄰兩個汲極區150之間的距離a的1/2，例如是30nm至100nm。由於停止層132的厚度t₁大於相鄰兩個汲極區150之間的距離a的 1/2，因此，可以填滿相鄰兩個汲極區150之間的間隙，但若是厚度未達相鄰兩個汲極區150以及源極區160之間最大距離c的1/2，相鄰兩個汲極區150以及源極區160彼此之間的間隙將無法被停止層132填滿，而留下孔隙的直徑小於c-a，即半徑小於(c-a)/2。而此孔隙可以被後續形成的硬罩幕材料層136填滿。

此外，請參照圖1F，停止層132的表面因基底100上的結構或材料層而有高低起伏，在對應開口128之處具有多個凹陷134。在一實施例中，凹陷134的深度例如是600埃。

接著，請繼續參照圖1F，在基底100上形成硬罩幕材料層136。硬罩幕材料層136的材料與停止層132不同，例如是四乙氧基矽氧烷形成的二氧化矽(TEOS-SiO₂)，且其形成方法例如是進行化學氣相沈積製程。

請參照圖2，更具體地說，硬罩幕材料層136可填滿凹陷134(圖1F)，且其厚度t₂大於相鄰兩個汲極區150之間的距離(a)的一半(a/2)，且大於相鄰兩個汲極區150以及源極區160之間最大距離(c)減去相鄰兩個汲極區150之間的距離(a)的一半((c-a)/2)，例如是100nm至200nm。在一實施例中，凹陷134的深度例如是600埃，硬罩幕材料層136的厚度例如是1000埃。停止層132的厚度t₁為大於a/2，而相鄰兩個汲極區150以及源極區160彼此之間因為無法被停止層132填滿而留下的孔隙的半徑小於(c-a)/2，由於硬罩幕材料層136的厚度t₂大於(c-a)/2，因此可以將半徑小於(c-a)/2的孔隙填滿。

其後，請參照圖1G，以停止層132為終止層，進行平坦化製程，移除凹陷134以外的硬罩幕材料層136，留下在凹陷134之中的硬罩幕層136a，留下的硬罩幕層136a與停止層132具有平坦的表面。平坦化製程可以採用化學機械研磨製程來實施。

之後，請參照圖1H，移除硬罩幕層136a、部分的停止層132及虛擬自行對準接觸窗插塞127的頂蓋層126，之後再移除虛擬自行對準接觸窗插塞127的導體層124，以形成開口140。在一實施例中，硬罩幕層136a的材料與停止層132的材料不同，而頂蓋層126的材料與停止層132的材料相同，因此可以選擇對於硬罩幕層136a/停止層132具有大致相同的蝕刻率的蝕刻劑，例如是對於硬罩幕層136a：停止層132=1：1的蝕刻劑，蝕刻硬罩幕層136a以及停止層132，再以相同的蝕刻劑向下蝕刻頂蓋層126及其周圍的停止層132。在一實施例中，自停止層132的表面向下蝕刻的深度例如是1000埃左右。其後，再選擇對於停止層132/停止層116具有高蝕刻選擇比以及對於頂蓋層126/停止層116具有高蝕刻選擇比的蝕刻劑，例如對於停止層132：停止層116=100：1以及對於頂蓋層126：停止層116=100：1的蝕刻劑進行蝕刻，留下閘極結構102上方的停止層132a以及間隙壁130。接著，再改變蝕刻劑，以停止層116為終止層，往下蝕刻移除導體層124，以形成開口140，裸露出停止層116。

之後，請參照圖1I，移除開口140裸露的停止層116及其下方的襯層117，以形成自行對準接觸窗開口142，再於自行對 準接觸窗開口142填入阻障層金屬層144與導體金屬層146，以形成自行對準接觸窗148等等製程。阻障層金屬層144的材料例如是鈦或氮化鈦，形成的方法利如是化學氣相沉積法，厚度例如是5nm至30nm。導體金屬層146的材料例如是鎢，形成的方法利如是化學氣相沉積法，厚度例如是100nm至300nm。這一些後續的步驟均為本領域具有通常知識者所熟知，於此不再贅述。

在上述的實施例中，請參照圖1F，在基底100上形成停止層132之後，即形成硬罩幕材料層136。然而，本發明並不以此為限。當形成停止層132之後，停止層132表面的高低起伏較大時，在形成停止層132以及硬罩幕材料層136的步驟之間還可以包括其他步驟，以減少高低起伏，避免孔隙形成。

圖3A至3C為根據本發明第二實施例所繪示之嵌入式記憶元件的部分製造流程的剖面示意圖。

請參照圖3A，依照上述實施例的方法進行至形成圖1F的停止層132。為簡化圖式，在圖3A至圖3C，僅繪示出基底100的晶胞區100a的另一個方向，而未繪示出虛擬接觸窗插塞27以及圖1F的周邊區100b。基底100包括第一區10與第二區20。第一區10上兩個相鄰的閘極結構102之間的距離較小於第二區20上兩個相鄰的閘極結構102之間的距離。停止層132的厚度t₁大於圖2中相鄰兩個汲極區150之間的距離(a)的一半(a/2)，例如是30nm至100nm。由於在第一區10的兩個相鄰的閘極結構102之間的間隙162小於在第二區20的兩個相鄰的閘極結構102之間的 間隙164，而停止層132的厚度不足以填滿第二區20的兩個相鄰的閘極結構102之間的間隙164，因此，間隙164中所填入的停止層132的高度會低於間隙162中所填入的停止層132的高度。

之後，請參照圖3B，非等向性回蝕刻停止層132。在第二區20中，距離較遠的兩個相鄰的閘極結構102之間的間隙164底部的停止層132的厚度較薄，因而被移除，而在第二間隙164中形成兩個分離的間隙壁132b。而在第一區10中，距離較近的兩個相鄰的閘極結構102之間的間隙162中則因為停止層132的厚度較厚，因此，在非等向性回蝕刻後，形成兩個相連的間隙壁132a，而未裸露出間隙162的底部。

其後請參照圖3C，在基底100上形成停止層133，覆蓋在閘極結構102上方的停止層116上以及間隙壁132a以及間隙壁132b上，並填滿間隙162以及164。停止層133的材料可與停止層132的材料相同或相異。在本實施例中，停止層133的材料與停止層132的材料可以同為氮化矽，形成的方法例如是化學氣相沉積法。停止層133的厚度大於圖2中相鄰兩個汲極區150以及源極區160之間最大距離c減去相鄰兩個汲極區150之間的距離a的一半((c-a)/2)，例如是30nm至100nm。停止層133可以填滿間隙162以及164，避免孔隙形成，而且可以減少基底100表面上的高低落差。

後續的步驟如圖1F形成硬罩幕材料層136之步驟，再接著依照圖1G至1I之步驟完成嵌入式記憶體的製作。

圖4為習知一種嵌入式記憶元件的掃描式電子顯微鏡的影像。圖5為本發明第二實施例之嵌入式記憶元件的掃描式電子顯微鏡的影像。

請參照圖4，習知的嵌入式記憶元件在相鄰兩個汲極區以及源極區之間最大距離處，因為無法填滿介電層，而導致介電層的表面形成孔隙166，導致後續形成來做為金屬插塞的金屬層可能填入於這一些孔隙中，導致位元線與字元線電性短路的問題。

請參照圖5，依照本發明上述第二實施例的嵌入式記憶元件在相鄰兩個汲極區以及源極區之間最大距離處，因為利用重覆沉積以及回蝕刻的方式，閘極結構之間的間隙因為形成間隙壁以及停止層而被填滿，因此不會有孔隙形成所衍生的問題。

依照本發明實施例所述，本發明可以避免在相鄰兩個汲極區以及源極區之間最大距離處形成孔隙，避免後續的金屬填入孔隙之中，而造成位元線與字元線短路的問題。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10‧‧‧第一區

20‧‧‧第二區

100‧‧‧基底

102‧‧‧閘極結構

116‧‧‧停止層

117‧‧‧襯層

118、132a、132b‧‧‧間隙壁

133‧‧‧停止層

162、164‧‧‧間隙

Claims (16)

1. 一種嵌入式記憶元件的製造方法，包括：提供一基底，該基底包括一晶胞區與一周邊區；在該基底的該晶胞區上形成多數個第一閘極結構；在該基底的周邊區上形成一第二閘極結構；在該周邊區的該基底上形成一介電層；在該晶胞區形成多數個虛擬自行對準接觸窗插塞，並在該些虛擬自行對準接觸窗周圍形成多數個開口；於該基底上形成一第一停止層，該第一停止層填入於該些開口中，其中在對應該些開口的該第一停止層的表面上具有多數個凹陷；於各該凹陷中分別形成一硬罩幕層；移除該些硬罩幕層以及部分該第一停止層；移除該些虛擬自行對準接觸窗插塞，以形成多數個自行對準接觸窗開口；以及於該些自行對準接觸窗開口中形成多數個自行對準接觸窗。
2. 如申請專利範圍第1項所述之嵌入式記憶元件的製造方法，其中於該些凹陷中形成該些硬罩幕層的方法包括：於該基底上形成一硬罩幕材料層；以及以該第一停止層為終止層，進行平坦化製程，移除該些凹陷以外的該硬罩幕材料層，留下該些凹陷中的該些硬罩幕層。
3. 如申請專利範圍第1項所述之嵌入式記憶元件的製造方 法，其中該第一停止層的材料與該硬罩幕層的材料不同。
4. 如申請專利範圍第2項所述之嵌入式記憶元件的製造方法，其中在移除該些硬罩幕層以及部分該第一停止層時，使用對於該些硬罩幕層：該第一停止層的蝕刻選擇比為1：1的蝕刻劑。
5. 如申請專利範圍第4項所述之嵌入式記憶元件的製造方法，其中該些虛擬自行對準接觸窗分別包括一頂蓋層，該頂蓋層的材料與該第一停止層的材料相同，且更包括在移除該些硬罩幕層以及部分該第一停止層後，更包括移除該頂蓋層與另一部分之該第一停止層。
6. 如申請專利範圍第5項所述之嵌入式記憶元件的製造方法，更包括在形成虛擬自行對準接觸窗插塞以及該介電層之前，在該基底上形成一第二停止層，且在移除虛擬自行對準接觸窗插塞之後，更包括移除該第二停止層，以形成該些自行對準接觸窗開口。
7. 如申請專利範圍第6項所述之嵌入式記憶元件的製造方法，其中在移除該頂蓋層與該另一部分之該第一停止層時，使用對於該頂蓋層：該第二停止層的蝕刻選擇比為100：1的蝕刻劑。
8. 如申請專利範圍第1項所述之嵌入式記憶元件的製造方法，更包括在該些虛擬自行對準接觸窗插塞的側壁分別形成一間隙壁。
9. 如申請專利範圍第8項所述之嵌入式記憶元件的製造方法，其中該些間隙壁的材料與該第一停止層的材料相同。
10. 如申請專利範圍第1項所述之嵌入式記憶元件的製造方法，其中t₁>a/2，t₁為該第一停止層的厚度；a為相鄰兩個汲極區之間的距離。
11. 如申請專利範圍第1項所述之嵌入式記憶元件的製造方法，其中該晶胞區包括一第一區與一第二區，該第一區上的該些第一閘極結構之間具有一第一間隙，該第二區上的該些第一閘極結構之間具有一第二間隙，該第一間隙小於該第二間隙，在該第二間隙中的該第一停止層的高度低於該第一間隙中的該第一停止層的高度，在形成該第一停止層之後以及於各該凹陷中分別形成該些硬罩幕層之前，更包括：非等向性蝕刻該第一停止層，在該第一間隙中形成相連的第一間隙壁，並在該第二間隙之中形成彼此分離的第二間隙壁；以及在該第一區與該第二區上形成一第二停止層，填滿該第一間隙與第二間隙。
12. 如申請專利範圍第11項所述之嵌入式記憶元件的製造方法，其中該第二停止層與該第一停止層的材料相同。
13. 如申請專利範圍第11項所述之嵌入式記憶元件的製造方法，其中t₁>a/2且t₂>(c-a)/2，其中，t₁為該第一停止層的厚度；t₂為該第二停止層的厚度； a為相鄰兩個汲極區之間的距離；以及c為該相鄰兩個汲極區與一源極區之間的最大距離。
14. 一種嵌入式記憶元件的製造方法，包括：提供一基底，該基底包括一晶胞區，且該晶胞區包括一第一區與一第二區；在該基底上形成多數個第一閘極結構，該第一區上的該些第一閘極結構之間具有一第一間隙，該第二區上的該些第一閘極結構之間具有一第二間隙，該第一間隙小於該第二間隙；在該第一區與該第二區上形成多數個虛擬自行對準接觸窗插塞，並在該些虛擬自行對準接觸窗周圍形成多數個開口；於該基底上形成一第一停止層，該第一停止層填入於該些開口中，其中在對應該些開口的該第一停止層的表面上具有多數個凹陷，其中在該第二間隙中的該第一停止層的高度低於該第一間隙中的該第一停止層的高度；非等向性蝕刻該第一停止層，在該第一間隙中形成相連的第一間隙壁，並在該第二間隙之中形成彼此分離的第二間隙壁；以及在該第一區與該第二區上形成一第二停止層，填滿該第一間隙與該第二間隙。
15. 如申請專利範圍第14項所述之嵌入式記憶元件的製造方法，其中該第二停止層與該第一停止層的材質相同。
16. 如申請專利範圍第14項所述之嵌入式記憶元件的製造方 法，其中t₁>a/2；且t₂>(c-a)/2，其中t₁為該第一停止層的厚度；t₂為該第二停止層的厚度；a為相鄰兩個汲極區之間的距離；以及c為該相鄰兩個汲極區與一源極區之間的最大距離。