[go: up one dir, main page]

TWI548087B - 半導體裝置與其之製造方法 - Google Patents

半導體裝置與其之製造方法 Download PDF

Info

Publication number
TWI548087B
TWI548087B TW104117332A TW104117332A TWI548087B TW I548087 B TWI548087 B TW I548087B TW 104117332 A TW104117332 A TW 104117332A TW 104117332 A TW104117332 A TW 104117332A TW I548087 B TWI548087 B TW I548087B
Authority
TW
Taiwan
Prior art keywords
layer
source
hole
protective layer
drain
Prior art date
Application number
TW104117332A
Other languages
English (en)
Other versions
TW201547018A (zh
Inventor
廖文甲
Original Assignee
台達電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台達電子工業股份有限公司 filed Critical 台達電子工業股份有限公司
Publication of TW201547018A publication Critical patent/TW201547018A/zh
Application granted granted Critical
Publication of TWI548087B publication Critical patent/TWI548087B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10W74/137—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H10W74/43—

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

半導體裝置與其之製造方法
本發明是有關於一種半導體裝置。
高電子遷移率電晶體(high electron mobility transistor, HEMT)為場效電晶體(field effect transistor, FET)之一類，因其具有高電子遷移率與低電阻，因此被廣泛應用。高電子遷移率電晶體之重要元件為異質結構層，其由二種具不同能隙之材料所組成，以取代傳統場效電晶體之PN界面。一般利用之材料組合為氮化鎵鋁(AlGaN)與氮化鎵(GaN)。因由氮化鎵鋁與氮化鎵組成之異質結構層於氮化鎵側形成量子井之導電帶，因此氮化鎵鋁與氮化鎵之間的界面即產生二維電子氣(two-dimensional electron gas, 2DEG)。
本發明之一實施方式提供一種半導體裝置，包含基板、主動層、源極、汲極、P型摻雜層、閘極、第一保護層以及場板。主動層置於基板上。源極與汲極置於主動層上。P型摻雜層置於主動層上且置於源極與汲極之間。P型摻雜層具有第一厚度。閘極置於P型摻雜層上。第一保護層至少覆蓋閘極與主動層。場板置於第一保護層上且電性連接至源極。場板包含場分散部，置於閘極與汲極之間，且第一保護層於場分散部與主動層之間具有第二厚度。第二厚度小於第一厚度。
在一或多個實施方式中，場板與源極一體成型。
在一或多個實施方式中，場板更包含延伸部，連接至場分散部與源極，且至少一部分之延伸部置於閘極上。
在一或多個實施方式中，場分散部具有面向主動層之階梯。
在一或多個實施方式中，半導體裝置更包含第二保護層，至少覆蓋第一保護層與場板之場分散部。
在一或多個實施方式中，場板更包含延伸部與導電元件。延伸部電性連接至源極且置於第二保護層上，且導電元件電性連接至延伸部與場分散部。
在一或多個實施方式中，第二保護層具有連接貫穿孔以暴露出場分散部。場板更包含延伸部與導電元件。延伸部電性連接至源極且置於第二保護層上，且導電元件置於連接貫穿孔中以電性連接延伸部與場分散部。
在一或多個實施方式中，半導體裝置更包含絕緣層與第二保護層。絕緣層置於第一保護層與場分散部上。第二保護層置於絕緣層上。場板更包含延伸部與中間層部。延伸部置於第二保護層上。中間層部置於延伸部與場分散部之間，以及絕緣層與第二保護層之間。
在一或多個實施方式中，第二厚度T2滿足0＜T2＜100nm。
在一或多個實施方式中，P型摻雜層之材質為摻有P型摻雜物之氮化鎵或摻有P型摻雜物之氮化鎵鋁。
本發明之另一態樣提供一種半導體裝置之製造方法，包含提供基板。形成主動層於基板上。形成P型摻雜層於主動層上，其中P型摻雜層具有第一厚度。形成閘極於P型摻雜層上。形成保護層以覆蓋閘極與主動層。形成源極貫穿孔、汲極貫穿孔與盲孔於保護層中。P型摻雜層置於源極貫穿孔與盲孔之間，盲孔置於P型摻雜層與汲極貫穿孔之間。置於盲孔下之一部分之保護層具有第二厚度，小於第一厚度。分別形成源極、場板與汲極於源極貫穿孔、盲孔與汲極貫穿孔中。
在一或多個實施方式中，P型摻雜層之材質為摻有P型摻雜物之氮化鎵或摻有P型摻雜物之氮化鎵鋁。
在一或多個實施方式中，形成盲孔包含形成階梯於盲孔面向主動層之一側。
本發明之再一態樣提供一種半導體裝置之製造方法，包含提供基板。形成主動層於基板上。形成P型摻雜層於主動層上。P型摻雜層具有第一厚度。形成閘極於P型摻雜層上。形成第一保護層以覆蓋閘極與主動層。形成場板之場分散部於第一保護層上。置於場分散部與主動層之間之一部分之第一保護層具有第二厚度，小於第一厚度。形成第二保護層以覆蓋場分散部與第一保護層。形成源極貫穿孔與汲極貫穿孔於第二保護層中，且形成源極貫穿孔與汲極貫穿孔於第一保護層中。第一保護層之源極貫穿孔與第二保護層之源極貫穿孔一併暴露一部分之主動層，且第一保護層之汲極貫穿孔與第二保護層之汲極貫穿孔一併暴露另一部分之主動層。P型摻雜層置於源極貫穿孔與場分散部之間，場分散部置於P型摻雜層與汲極貫穿孔之間。形成源極於源極貫穿孔中。形成汲極於汲極貫穿孔中。形成場板之延伸部於第二保護層上以電性連接源極。形成場板之導電元件以將場分散部電性連接至延伸部。
在一或多個實施方式中，P型摻雜層之材質為摻有P型摻雜物之氮化鎵或摻有P型摻雜物之氮化鎵鋁。
在一或多個實施方式中，製造方法更包含形成連接貫穿孔於第二保護層中，以暴露出場分散部。導電元件形成於連接貫穿孔中。
在一或多個實施方式中，製造方法更包含形成絕緣層以覆蓋場分散部與第一保護層。形成場板之中間層部於絕緣層上與場分散部上方。第二保護層更覆蓋絕緣層與中間層部。形成源極貫穿孔與汲極貫穿孔於絕緣層中。源極形成於源極貫穿孔中，且汲極形成於汲極貫穿孔中。
在上述之實施方式中，因場分散部置於閘極與汲極之間，且第二厚度小於第一厚度，亦即，場分散部低於閘極。因此當此裝置被施於高源極-汲極電壓時，一部分之電場可有效地被移至場分散部，使得閘極靠近汲極邊緣之電場增加幅度可被減弱。
以下將以圖式揭露本發明的複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1A圖至第1F圖為本發明第一實施方式之半導體裝置於不同階段的製造流程剖面圖。如第1A圖所示，首先先提供一基板100。接著，一緩衝層200可選擇性地形成於基板100上。在本實施方式中，基板100之材質可為藍寶石(Sapphire)、矽(Si)或碳化矽(SiC)，而緩衝層200之材質可為氮化鋁(AlN)或其他合適之材質。接著，一主動層310可形成於基板100上或上方。舉例而言，在第1A圖中，主動層310形成於基板100上方且形成於緩衝層200上。
在一或多個實施方式中，主動層310包含一通道層312與一阻障層314。通道層312形成於基板100上方且形成於緩衝層200上，而接著阻障層314形成於通道層312上。形成主動層310的方法可為金屬有機化學氣相沉積(metal organic chemical vapor deposition, MOCVD)法，通道層312之材質可為氮化鎵(GaN)，而阻障層314之材質可為氮化鎵鋁(AlGaN)。
接著請一併參照第1B圖與第1C圖。如第1B圖所示，一未圖案化之P型摻雜層320可形成於主動層310上。如第1C圖所示，一閘極330可形成於一圖案化之P型摻雜層320上，且第1C圖之圖案化之P型摻雜層320可以蝕刻方法形成。舉例而言，可形成一金屬層以覆蓋圖案化之P型摻雜層320。接著，金屬層可被圖案化以形成閘極330。在本實施方式中，P型摻雜層320具有第一厚度T1，其為大約100奈米，且P型摻雜層320之材質可為摻有P型摻雜物之氮化鎵或摻有P型摻雜物之氮化鎵鋁。金屬層可利用電子束蒸鍍機(e-beam evaporator)以沉積，且圖案化金屬層之方法可為微影與蝕刻(lithography and etching)法。
請參照第1D圖。形成一保護層340以覆蓋閘極330與主動層310。在本實施方式中，保護層340之材質可為氧化鋁(Al2 O3 )、氮化鋁(AlN)、氮化矽(Si3 N4 )、二氧化矽(SiO2 )、二氧化鉿(HfO2 )或上述之任意組合，而保護層340可藉由電漿增強化學氣相沉積法而沉積。
請參照第1E圖。形成一源極貫穿孔342、一汲極貫穿孔344與一盲孔346於保護層340中。P型摻雜層320置於源極貫穿孔342與盲孔346之間。盲孔346置於P型摻雜層320與汲極貫穿孔344之間。置於盲孔346下之部分之保護層340具有第二厚度T2，其小於第一厚度T1。也就是說，在本實施方式中，0＜T2＜100奈米。形成源極貫穿孔342、汲極貫穿孔344與盲孔346之方法可為微影與蝕刻法。
請參照第1F圖。形成一源極350於源極貫穿孔342中、形成一汲極360於汲極貫穿孔344，以及形成一場板370於盲孔346中以電性連接至源極350。舉例而言，形成另一金屬層以覆蓋保護層340，且填滿源極貫穿孔342、汲極貫穿孔344與盲孔346。之後，圖案化金屬層以形成源極350、汲極360與場板370。在本實施方式中，金屬層可利用電子束蒸鍍機以沉積，且圖案化金屬層之方法可為微影與蝕刻法。
從結構上來看，半導體裝置包含基板100、主動層310、源極350、汲極360、P型摻雜層320、閘極330、保護層340以及場板370。主動層310置於基板100上。源極350與汲極360置於主動層310上。P型摻雜層320置於主動層310上且置於源極350與汲極360之間。P型摻雜層320具有第一厚度T1。閘極330置於P型摻雜層320上。保護層340至少覆蓋閘極330與主動層310。場板370置於保護層340上且電性連接至源極350。場板370包含填於盲孔346中之場分散部372。也就是說，場分散部372置於閘極330與汲極360之間。於場分散部372與主動層310之間的部分保護層340具有第二厚度T2。第二厚度T2小於第一厚度T1。
在本實施方式中，P型摻雜層320可為抑制閘極330下方之主動層310的電子氣之層。此效果即使在沒有外加電壓時仍存在。因此，本實施方式之半導體裝置為常關型(增強型)裝置。再加上，本實施方式之半導體裝置包含場板370以操縱半導體裝置內之電場分佈。從結構上來看，場板370包含填入於盲孔346之場分散部372，且場板370更包含跨越閘極330之延伸部374以電性連接場分散部372與源極350。詳細而言，閘極330與主動層310之間會形成一高電場。只要一源極-汲極電壓被施加至半導體裝置，電場可能會快速增加而達到半導體裝置之崩潰電壓。然而在本實施方式中，因場分散部372置於閘極330與汲極360之間，且第二厚度T2小於第一厚度T1，亦即，場分散部372低於閘極330，因此當此裝置被施加高源極-汲極電壓時，一部分之電場可有效地被移至場分散部372，使得閘極330靠近汲極360邊緣之電場增加幅度可被減弱。
請一併參照第2A圖與第2B圖，其為本發明第二實施方式之半導體裝置於不同階段的製造流程剖面圖。第二實施方式與第一實施方式的不同處在於盲孔346的形狀。請先參照第2A圖。先進行第1A圖至第1D圖之製造過程。因其製造細節與第一實施方式相同，因此便不再贅述。接著，形成一源極貫穿孔342、一汲極貫穿孔344與一盲孔346’於保護層340中，且形成一階梯S於盲孔346’面向主動層310之一側。P型摻雜層320置於源極貫穿孔342與盲孔346’之間。盲孔346’置於P型摻雜層320與汲極貫穿孔344之間。於盲孔346’下方的至少部分之保護層340具有第二厚度T2，其小於第一厚度T1。在本實施方式中，形成源極貫穿孔342、汲極貫穿孔344與盲孔346’之方式可為微影與蝕刻法。
接著請參照第2B圖。形成一源極350於源極貫穿孔342中、形成一汲極360於汲極貫穿孔344，以及形成一場板370以電性連接至源極350，其中場板370之場分散部372置於盲孔346’中。舉例而言，形成另一金屬層以覆蓋保護層340，且填滿源極貫穿孔342、汲極貫穿孔344與盲孔346’。之後，圖案化金屬層以形成源極350、汲極360與場板370。在本實施方式中，金屬層可利用電子束蒸鍍機以沉積，且圖案化金屬層之方法可為微影與蝕刻法。
從結構上來看，第二實施方式與第一實施方式的不同處在於盲孔346’的形狀。在本實施方式中，場板370之場分散部372具有一面向主動層310之階梯S。因位於盲孔346’下之一部分之保護層340具有第二厚度T2，其小於第一厚度T1，場分散部372能夠有效地分散P型摻雜層320與主動層310之間的電場。至於第二實施方式的其他結構性細節因與第一實施方式相同，因此便不再贅述。
請一併參照第3A圖至第3F圖，其為本發明第三實施方式之半導體裝置於不同階段的製造流程剖面圖。第三實施方式與第一實施方式的不同處在於場板370的結構。請先參照第3A圖。先進行第1A圖至第1C圖之製造過程。因其製造細節與第一實施方式相同，因此便不再贅述。接著，形成一第一保護層340以覆蓋閘極330與主動層310。在本實施方式中，第一保護層340具有一第二厚度T2，其小於第一厚度T1。第一保護層340之材質可為氧化鋁(Al2 O3 )、氮化鋁(AlN)、氮化矽(Si3 N4 )、二氧化矽(SiO2 )、二氧化鉿(HfO2 )或上述之任意組合，而第一保護層340可藉由電漿增強化學氣相沉積法而沉積。
接著請參照第3B圖。形成一場分散部372於第一保護層340上。舉例而言，可形成一金屬層以覆蓋第一保護層340。接著，可圖案化金屬層以形成場分散部372。在本實施方式中，金屬層可利用電子束蒸鍍機以沉積，且圖案化金屬層之方法可為微影與蝕刻法。
請參照第3C圖。形成一第二保護層380以覆蓋場分散部372與第一保護層340。第二保護層380之材質可為氧化鋁(Al2 O3 )、氮化鋁(AlN)、氮化矽(Si3 N4 )、二氧化矽(SiO2 )、二氧化鉿(HfO2 )或上述之任意組合，而第二保護層380可藉由電漿增強化學氣相沉積法而沉積。
請參照第3D圖。接著，形成一源極貫穿孔382與一汲極貫穿孔384於第二保護層380，並形成一源極貫穿孔342與一汲極貫穿孔344於第一保護層340。源極貫穿孔382與342一併暴露一部分之主動層310，且汲極貫穿孔384與344一併暴露另一部分之主動層310。P型摻雜層320置於源極貫穿孔382與342與場分散部372之間，而場分散部372置於P型摻雜層320與汲極貫穿孔384與344之間。在本實施方式中，形成源極貫穿孔342與382以及汲極貫穿孔344與384的方法可為微影與蝕刻法。
接著請參照第3E圖。形成一源極350於源極貫穿孔342與382中，形成一汲極360於汲極貫穿孔344與384中，且形成一延伸部374於第二保護層380上並電性連接至源極350。舉例而言，可形成另一金屬層以覆蓋第二保護層380且填滿源極貫穿孔342與382以及汲極貫穿孔344與384。之後，圖案化金屬層以形成源極350、汲極360與延伸部374。在本實施方式中，金屬層可利用電子束蒸鍍機以沉積，且圖案化金屬層之方法可為微影與蝕刻法。
請參照第3F圖。接著，可形成一導電元件376以電性連接場分散部372至延伸部374。如此一來，場分散部372、延伸部374與導電元件376形成一場板370，其連接至源極350。在本實施方式中，導電元件376可為，但不限於，電線。
從結構上來看，第三實施方式與第一實施方式的不同處在於場板370的結構。在本實施方式中，場板370包含場分散部372、延伸部374與導電元件376。因置於場分散部372下方之部分第一保護層340具有第二厚度T2，其小於第一厚度T1，因此場分散部372可有效分散P型摻雜層320與主動層310之間的電場。至於第三實施方式的其他結構性細節因與第一實施方式相同，因此便不再贅述。
請一併參照第4A圖與第4B圖，其為本發明第四實施方式之半導體裝置於不同階段的製造流程剖面圖。第四實施方式與第三實施方式的不同處在於場分散部372與延伸部374之間的連接。請先參照第4A圖。先進行第1A圖至第1C圖以及第3A圖至第3C圖之製造過程。因其製造細節與第一、第三實施方式相同，因此便不再贅述。接著，形成一源極貫穿孔382、一汲極貫穿孔384與一連接貫穿孔386於第二保護層380中，並形成一源極貫穿孔342與一汲極貫穿孔344於第一保護層340。源極貫穿孔382與342一併暴露一部分之主動層310，汲極貫穿孔384與344一併暴露另一部分之主動層310，且連接貫穿孔386暴露場分散部372。P型摻雜層320置於源極貫穿孔382與342與場分散部372之間，而連接貫穿孔386與場分散部372置於P型摻雜層320與汲極貫穿孔384與344之間。在本實施方式中，形成源極貫穿孔342與382、汲極貫穿孔344與384以及連接貫穿孔386的方法可為微影與蝕刻法。
接著請參照第4B圖。形成一源極350於源極貫穿孔342與382中，形成一汲極360於汲極貫穿孔344與384中，形成一延伸部374於第二保護層380上並電性連接至源極350，以及形成一導電元件378於連接貫穿孔386中並電性連接延伸部374與場分散部372。舉例而言，可形成另一金屬層以覆蓋第二保護層380且填滿源極貫穿孔342與382、汲極貫穿孔344與384以及連接貫穿孔386。之後，圖案化金屬層以形成源極350、汲極360、延伸部374與導電元件378。在本實施方式中，金屬層可利用電子束蒸鍍機以沉積，且圖案化金屬層之方法可為微影與蝕刻法。
從結構上來看，第四實施方式與第三實施方式的不同處在於導電元件378的結構。在本實施方式中，場板370包含場分散部372、延伸部374與導電元件378。導電元件378置於連接貫穿孔386中。因置於場分散部372下方之部分第一保護層340具有第二厚度T2，其小於第一厚度T1，因此場分散部372可有效分散P型摻雜層320與主動層310之間的電場。至於第四實施方式的其他結構性細節因與第三實施方式相同，因此便不再贅述。
請一併參照第5A圖與第5D圖，其為本發明第五實施方式之半導體裝置於不同階段的製造流程剖面圖。第五實施方式與第三實施方式的不同處在於場板370的結構。請先參照第5A圖。先進行第1A圖至第1C圖以及第3A圖至第3B圖之製造過程。因其製造細節與第一、第三實施方式相同，因此便不再贅述。接著，形成一絕緣層410以覆蓋第一保護層340與場分散部372。在一些實施方式中，絕緣層410包含單層或多層結構。絕緣層410可利用電漿增強化學氣相沉積法形成。
接著請參照第5B圖。形成一中間層部375於絕緣層410中。舉例而言，可形成另一金屬層以覆蓋絕緣層410。接著，金屬層可圖案化以形成中間層部375於場分散部372上。金屬層可利用電子束蒸鍍機以沉積，且圖案化金屬層之方法可為微影與蝕刻法。
接著請參照第5C圖。形成一第二保護層380以覆蓋絕緣層410與中間層部375。在一些實施方式中，第二保護層380包含單層或多層結構。第二保護層380可利用電漿增強化學氣相沉積法形成。
之後，形成一源極貫穿孔382與一汲極貫穿孔384於第二保護層380中，形成一源極貫穿孔412與一汲極貫穿孔414於絕緣層410中，以及形成一源極貫穿孔342與一汲極貫穿孔344於第一保護層340中。源極貫穿孔382、412與342一併暴露一部分之主動層310，且汲極貫穿孔384、414與344一併暴露另一部分之主動層310。P型摻雜層320置於源極貫穿孔342與汲極貫穿孔344之間。形成源極貫穿孔342、412與382以及汲極貫穿孔344、414與384的方法可為微影與蝕刻法。
接著請參照第5D圖。形成一源極350於源極貫穿孔342、412與382(如第5C圖所示)中，形成一汲極360於汲極貫穿孔344、414與384(如第5C圖所示)中，且形成一延伸部374於第二保護層380上並電性連接至源極350。舉例而言，可形成另一金屬層以覆蓋第二保護層380且填滿源極貫穿孔342、412與382以及汲極貫穿孔344、414與384。之後，圖案化金屬層以形成源極350、汲極360與延伸部374。在本實施方式中，金屬層可利用電子束蒸鍍機以沉積，且圖案化金屬層之方法可為微影與蝕刻法。
之後，場分散部372與中間層部375可一併電性連接至源極350與/或延伸部374，而因連接方法類似於第3F圖，因此便不再贅述。
從結構上來看，第五實施方式與第三實施方式的不同處在於場板370的結構。在本實施方式中，場板370包含場分散部372、延伸部374與中間層部375。中間層部375置於場分散部372與延伸部374之間。具體而言，中間層部375置於絕緣層410與第二保護層380之間。因置於場分散部372下方之部分第一保護層340具有第二厚度T2，其小於第一厚度T1，因此場分散部372可有效分散P型摻雜層320與主動層310之間的電場。至於第五實施方式的其他結構性細節因與第三實施方式相同，因此便不再贅述。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧基板
200‧‧‧緩衝層
310‧‧‧主動層
312‧‧‧通道層
314‧‧‧阻障層
320‧‧‧P型摻雜層
330‧‧‧閘極
340‧‧‧保護層、第一保護層
342、382、412‧‧‧源極貫穿孔
344、384、414‧‧‧汲極貫穿孔
346、346’‧‧‧盲孔
374‧‧‧延伸部
350‧‧‧源極
360‧‧‧汲極
370‧‧‧場板
372‧‧‧場分散部
375‧‧‧中間層部
376、378‧‧‧導電元件
380‧‧‧第二保護層
386‧‧‧連接貫穿孔
410‧‧‧絕緣層
S‧‧‧階梯
T1‧‧‧第一厚度
T2‧‧‧第二厚度
第1A圖至第1F圖為本發明第一實施方式之半導體裝置於不同階段的製造流程剖面圖。 第2A圖與第2B圖為本發明第二實施方式之半導體裝置於不同階段的製造流程剖面圖。 第3A圖至第3F圖為本發明第三實施方式之半導體裝置於不同階段的製造流程剖面圖。 第4A圖與第4B圖為本發明第四實施方式之半導體裝置於不同階段的製造流程剖面圖。 第5A圖與第5D圖為本發明第五實施方式之半導體裝置於不同階段的製造流程剖面圖。
100‧‧‧基板
200‧‧‧緩衝層
310‧‧‧主動層
312‧‧‧通道層
314‧‧‧阻障層
320‧‧‧P型摻雜層
330‧‧‧閘極
340‧‧‧保護層
342‧‧‧源極貫穿孔
344‧‧‧汲極貫穿孔
346‧‧‧盲孔
350‧‧‧源極
360‧‧‧汲極
370‧‧‧場板
372‧‧‧場分散部
374‧‧‧延伸部
T1‧‧‧第一厚度
T2‧‧‧第二厚度

Claims (17)

  1. 一種半導體裝置，包含：一基板；一主動層，置於該基板上；一源極與一汲極，置於該主動層上；一P型摻雜層，置於該主動層上且置於該源極與該汲極之間，其中該P型摻雜層具有一第一厚度；一閘極，置於該P型摻雜層上；一第一保護層，至少覆蓋該閘極與該主動層；以及一場板，置於該第一保護層上且電性連接至該源極，其中該場板包含一場分散部，置於該閘極與該汲極之間，且該第一保護層於該場分散部與該主動層之間具有一第二厚度；其中該第二厚度小於該第一厚度。
  2. 如請求項1所述之半導體裝置，其中該場板與該源極一體成型。
  3. 如請求項2所述之半導體裝置，其中該場板更包含一延伸部，連接至該場分散部與該源極，且至少一部分之該延伸部置於該閘極上方。
  4. 如請求項2所述之半導體裝置，其中該場分散部具有面向該主動層之一階梯。
  5. 如請求項1所述之半導體裝置，更包含一第二保護層，至少覆蓋該第一保護層與該場板之該場分散部。
  6. 如請求項5所述之半導體裝置，其中該場板更包含一延伸部與一導電元件，該延伸部電性連接至該源極且置於該第二保護層上，且該導電元件電性連接至該延伸部與該場分散部。
  7. 如請求項5所述之半導體裝置，其中該第二保護層具有一連接貫穿孔以暴露出該場分散部，該場板更包含一延伸部與一導電元件，該延伸部電性連接至該源極且置於該第二保護層上，且該導電元件置於該連接貫穿孔中以電性連接該延伸部與該場分散部。
  8. 如請求項1所述之半導體裝置，更包含：一絕緣層，置於該第一保護層與該場分散部上；以及一第二保護層，置於該絕緣層上，其中該場板更包含：一延伸部，置於該第二保護層上；以及一中間層部，置於該延伸部與該場分散部之間，以及該絕緣層與該第二保護層之間。
  9. 如請求項1所述之半導體裝置，其中該第二厚度T2滿足0<T2<100nm。
  10. 如請求項1所述之半導體裝置，其中該P型摻雜層之材質為摻有P型摻雜物之氮化鎵或摻有P型摻雜物之氮化鎵鋁。
  11. 一種半導體裝置之製造方法，包含：提供一基板；形成一主動層於該基板上；形成一P型摻雜層於該主動層上，其中該P型摻雜層具有一第一厚度；形成一閘極於該P型摻雜層上；形成一保護層以覆蓋該閘極與該主動層；形成一源極貫穿孔、一汲極貫穿孔與一盲孔於該保護層中，其中該P型摻雜層置於該源極貫穿孔與該盲孔之間，該盲孔置於該P型摻雜層與該汲極貫穿孔之間，置於該盲孔下之部分之該保護層具有一第二厚度，小於該第一厚度；以及分別形成一源極、一場板與一汲極於該源極貫穿孔、該盲孔與該汲極貫穿孔中。
  12. 如請求項11所述之製造方法，其中該P型摻雜層之材質為摻有P型摻雜物之氮化鎵或摻有P型摻雜物之氮化鎵鋁。
  13. 如請求項11所述之製造方法，其中形成該盲孔包含：形成一階梯於該盲孔面向該主動層之一側。
  14. 一種半導體裝置之製造方法，包含：提供一基板；形成一主動層於該基板上；形成一P型摻雜層於該主動層上，其中該P型摻雜層具有一第一厚度；形成一閘極於該P型摻雜層上；形成一第一保護層以覆蓋該閘極與該主動層；形成一場板之一場分散部於該第一保護層上，其中置於該場分散部與該主動層之間的部分之該第一保護層具有一第二厚度，小於該第一厚度；形成一第二保護層以覆蓋該場分散部與該第一保護層；形成一源極貫穿孔與一汲極貫穿孔於該第二保護層中，且形成一源極貫穿孔與一汲極貫穿孔於該第一保護層中，該第一保護層之該源極貫穿孔與該第二保護層之該源極貫穿孔一併暴露一部分之該主動層，且該第一保護層之該汲極貫穿孔與該第二保護層之該汲極貫穿孔一併暴露另一部分之該主動層，其中該P型摻雜層置於該些源極貫穿孔與該場分散部之間，該場分散部置於該P型摻雜層與該些汲極貫穿孔之間；形成一源極於該些源極貫穿孔中； 形成一汲極於該些汲極貫穿孔中；形成該場板之一延伸部於該第二保護層上以電性連接該源極；以及形成該場板之一導電元件以將該場分散部電性連接至該延伸部。
  15. 如請求項14所述之製造方法，其中該P型摻雜層之材質為摻有P型摻雜物之氮化鎵或摻有P型摻雜物之氮化鎵鋁。
  16. 如請求項14所述之製造方法，更包含：形成一連接貫穿孔於該第二保護層中，以暴露出該場分散部，其中該導電元件形成於該連接貫穿孔中。
  17. 如請求項14所述之製造方法，更包含：形成一絕緣層以覆蓋該場分散部與該第一保護層；形成該場板之一中間層部於該絕緣層上與該場分散部上方，其中該第二保護層更覆蓋該絕緣層與該中間層部；以及形成一源極貫穿孔與一汲極貫穿孔於該絕緣層中，其中該源極形成於該些源極貫穿孔中，且該汲極形成於該些汲極貫穿孔中。
TW104117332A 2014-06-06 2015-05-29 半導體裝置與其之製造方法 TWI548087B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201462008600P 2014-06-06 2014-06-06

Publications (2)

Publication Number Publication Date
TW201547018A TW201547018A (zh) 2015-12-16
TWI548087B true TWI548087B (zh) 2016-09-01

Family

ID=54770241

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104117332A TWI548087B (zh) 2014-06-06 2015-05-29 半導體裝置與其之製造方法

Country Status (3)

Country Link
US (3) US10229978B2 (zh)
CN (1) CN105280695A (zh)
TW (1) TWI548087B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859732B2 (en) 2014-09-16 2018-01-02 Navitas Semiconductor, Inc. Half bridge power conversion circuits using GaN devices
US9571093B2 (en) 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
US9960154B2 (en) 2014-09-19 2018-05-01 Navitas Semiconductor, Inc. GaN structures
JP6527423B2 (ja) * 2015-08-11 2019-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102016200825A1 (de) * 2016-01-21 2017-07-27 Robert Bosch Gmbh Vorrichtung und Verfahren zur Herstellung eines lateralen HEMTs
US10205024B2 (en) * 2016-02-05 2019-02-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having field plate and associated fabricating method
US9831867B1 (en) 2016-02-22 2017-11-28 Navitas Semiconductor, Inc. Half bridge driver circuits
CN107230624A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓晶体管及其制造方法
US10741644B2 (en) 2016-11-22 2020-08-11 Delta Electronics, Inc. Semiconductor devices with via structure and package structures comprising the same
US10461161B1 (en) * 2017-01-23 2019-10-29 Navitas Semiconductor, Inc. GaN device with floating field plates
US20190097001A1 (en) * 2017-09-25 2019-03-28 Raytheon Company Electrode structure for field effect transistor
US10700188B2 (en) * 2017-11-02 2020-06-30 Rohm Co., Ltd. Group III nitride semiconductor device with first and second conductive layers
CN111834436A (zh) * 2019-04-17 2020-10-27 世界先进积体电路股份有限公司 半导体结构及其形成方法
CN110676316B (zh) * 2019-09-20 2023-04-11 中国电子科技集团公司第十三研究所 增强型场效应晶体管
US11075271B2 (en) * 2019-10-14 2021-07-27 Cree, Inc. Stepped field plates with proximity to conduction channel and related fabrication methods
CN112154542B (zh) * 2020-04-29 2023-12-08 英诺赛科（珠海）科技有限公司 电子装置
US11929408B2 (en) 2020-05-14 2024-03-12 Macom Technology Solutions Holdings, Inc. Layout techniques and optimization for power transistors
CN111613665B (zh) * 2020-06-04 2024-03-26 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
CN112204749A (zh) 2020-07-16 2021-01-08 英诺赛科（珠海）科技有限公司 半导体装置结构和其制造方法
CN112466928B (zh) * 2020-12-15 2021-11-30 南京工业职业技术大学 一种同时优化击穿特性和反向特性的GaN HEMT器件及其制作工艺
CN113016074B (zh) * 2021-02-19 2022-08-12 英诺赛科(苏州)科技有限公司 半导体器件
CN114270533B (zh) 2021-02-19 2024-01-02 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
US11929429B2 (en) * 2021-06-02 2024-03-12 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
WO2022257122A1 (en) * 2021-06-11 2022-12-15 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
CN113658998A (zh) * 2021-07-19 2021-11-16 中国船舶重工集团公司第七二三研究所 一种具有沟槽源极场板的AlGaN/GaN高电子迁移率晶体管
CN113725285B (zh) * 2021-07-20 2024-08-20 华为技术有限公司 一种场效应管、其制备方法及电子电路
CN113809160A (zh) * 2021-08-25 2021-12-17 西安电子科技大学 一种无金场板GaN基射频器件及其制作方法
CN113436975B (zh) * 2021-08-27 2021-12-14 深圳市时代速信科技有限公司 一种半导体器件及制备方法
US20230101543A1 (en) * 2021-09-30 2023-03-30 Texas Instruments Incorporated Gallium-nitride device field-plate system
CN115206901B (zh) * 2022-09-15 2023-02-17 英诺赛科(苏州)半导体有限公司 一种半导体装置结构和其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200840045A (en) * 2006-12-07 2008-10-01 Toshiba Kk Semiconductor device and method for manufacturing semiconductor device
TW201030973A (en) * 2008-12-22 2010-08-16 Sanken Electric Co Ltd Semiconductor device
TW201242026A (en) * 2011-02-25 2012-10-16 Fujitsu Ltd Compound semiconductor device and method for manufacturing the same
TW201314894A (zh) * 2011-09-29 2013-04-01 富士通股份有限公司 半導體裝置及其製造方法
TW201324773A (zh) * 2011-12-07 2013-06-16 富士通股份有限公司 化合物半導體裝置及其製造方法
TW201417286A (zh) * 2012-09-28 2014-05-01 富士通股份有限公司 化合物半導體裝置及其製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100302611B1 (ko) * 1999-06-07 2001-10-29 김영환 고전압 반도체 소자 및 그 제조방법
JP4417677B2 (ja) * 2003-09-19 2010-02-17 株式会社東芝 電力用半導体装置
US20060175670A1 (en) * 2005-02-10 2006-08-10 Nec Compound Semiconductor Device, Ltd. Field effect transistor and method of manufacturing a field effect transistor
JP4282708B2 (ja) * 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
JP5564791B2 (ja) * 2008-12-26 2014-08-06 富士通株式会社 化合物半導体装置及びその製造方法
JP5469098B2 (ja) * 2009-01-22 2014-04-09 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP5595685B2 (ja) * 2009-07-28 2014-09-24 パナソニック株式会社 半導体装置
JP5649347B2 (ja) 2010-07-20 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置
JP5758132B2 (ja) * 2011-01-26 2015-08-05 株式会社東芝 半導体素子
JP5866773B2 (ja) * 2011-02-25 2016-02-17 富士通株式会社 化合物半導体装置及びその製造方法
JP5694020B2 (ja) * 2011-03-18 2015-04-01 トランスフォーム・ジャパン株式会社 トランジスタ回路
JP2013157407A (ja) * 2012-01-27 2013-08-15 Fujitsu Semiconductor Ltd 化合物半導体装置及びその製造方法
US9024324B2 (en) * 2012-09-05 2015-05-05 Freescale Semiconductor, Inc. GaN dual field plate device with single field plate metal
JP6161910B2 (ja) * 2013-01-30 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置
US8946779B2 (en) * 2013-02-26 2015-02-03 Freescale Semiconductor, Inc. MISHFET and Schottky device integration
US9755059B2 (en) * 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9679981B2 (en) * 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
CN103367403B (zh) 2013-08-01 2019-10-08 苏州能讯高能半导体有限公司 半导体器件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200840045A (en) * 2006-12-07 2008-10-01 Toshiba Kk Semiconductor device and method for manufacturing semiconductor device
TW201030973A (en) * 2008-12-22 2010-08-16 Sanken Electric Co Ltd Semiconductor device
TW201242026A (en) * 2011-02-25 2012-10-16 Fujitsu Ltd Compound semiconductor device and method for manufacturing the same
TW201314894A (zh) * 2011-09-29 2013-04-01 富士通股份有限公司 半導體裝置及其製造方法
TW201324773A (zh) * 2011-12-07 2013-06-16 富士通股份有限公司 化合物半導體裝置及其製造方法
TW201417286A (zh) * 2012-09-28 2014-05-01 富士通股份有限公司 化合物半導體裝置及其製造方法

Also Published As

Publication number Publication date
US20190172915A1 (en) 2019-06-06
US20150357422A1 (en) 2015-12-10
US20210013312A1 (en) 2021-01-14
US10854720B2 (en) 2020-12-01
US10229978B2 (en) 2019-03-12
TW201547018A (zh) 2015-12-16
CN105280695A (zh) 2016-01-27
US11296195B2 (en) 2022-04-05

Similar Documents

Publication Publication Date Title
TWI548087B (zh) 半導體裝置與其之製造方法
JP7175727B2 (ja) 窒化物半導体装置
JP6767741B2 (ja) 窒化物半導体装置およびその製造方法
US9853108B2 (en) Nitride semiconductor device using insulating films having different bandgaps to enhance performance
JP7426786B2 (ja) 窒化物半導体装置
JP5386829B2 (ja) 半導体装置
US10868164B2 (en) Nitride semiconductor device
JP5597581B2 (ja) 窒化物半導体装置及びその製造方法
JP6268366B2 (ja) 半導体装置
JP7025853B2 (ja) 窒化物半導体デバイスおよび窒化物半導体パッケージ
US11296193B2 (en) Nitride semiconductor device
WO2013073315A1 (ja) 電界効果トランジスタおよびその製造方法
US20180047822A1 (en) Semiconductor device
TWI624872B (zh) 氮化物半導體元件
KR20140115585A (ko) 멀티 필드 플레이트 트랜지스터 및 그 제조 방법
TW201711141A (zh) 半導體裝置及半導體裝置之製造方法
TWI740058B (zh) 半導體裝置及其製造方法
CN110875383B (zh) 半导体装置及其制造方法
JP7308593B2 (ja) 窒化物半導体装置
KR102864312B1 (ko) 고전자 이동도 트랜지스터 소자 및 그 제조 방법
KR101985897B1 (ko) Hemt 제조방법
KR101811808B1 (ko) Ｌｄｄ 영역을 갖는 고 전자 이동도 트랜지스터(ｈｅｍｔ) 및 그 제조방법
JP2015130374A (ja) 窒化物半導体装置の製造方法
TWI719722B (zh) 半導體結構及其形成方法
IT202300005811A1 (it) Dispositivo hemt avente una struttura di porta migliorata e relativo procedimento di fabbricazione