[go: up one dir, main page]

JP6268366B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6268366B2
JP6268366B2 JP2014538161A JP2014538161A JP6268366B2 JP 6268366 B2 JP6268366 B2 JP 6268366B2 JP 2014538161 A JP2014538161 A JP 2014538161A JP 2014538161 A JP2014538161 A JP 2014538161A JP 6268366 B2 JP6268366 B2 JP 6268366B2
Authority
JP
Japan
Prior art keywords
field plate
electrode
plate electrode
semiconductor device
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014538161A
Other languages
English (en)
Other versions
JPWO2014050054A1 (ja
Inventor
亮 梶谷
亮 梶谷
上田　哲三
哲三 上田
義治 按田
義治 按田
鶴見　直大
直大 鶴見
中澤　敏志
敏志 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2014050054A1 publication Critical patent/JPWO2014050054A1/ja
Application granted granted Critical
Publication of JP6268366B2 publication Critical patent/JP6268366B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。特に、窒化物半導体電界効果トランジスタに関する半導体装置及びその製造方法に関する。
窒化ガリウム（ＧａＮ）をはじめとするＩＩＩ族窒化物半導体のＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）は、シリコン（Ｓｉ）や砒化ガリウム（ＧａＡｓ）よりも禁制帯幅や電子の飽和速度が大きく絶縁破壊電界が高い。そのため、ＡｌＧａＮやＧａＮを材料とした高周波・大電力・高耐圧のＩＩＩ族窒化物半導体電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）の実現に向け、研究開発が盛んに行われている。
ＩＩＩ族窒化物半導体ＦＥＴの動作時、ゲート・ドレイン間に高電圧が加わると、ドレイン電流の減少、電流リークの増加、絶縁破壊などが発生する。これは、電流コラプスが原因である。電流コラプスの原因は、ゲート電極端に高電界が発生することにより、電子が加速されてホットエレクトロン化し、その結果、電子がＩＩＩ族窒化物半導体の準位に捕獲されることにある（例えば、非特許文献１参照）。この電子が捕獲された準位によってＦＥＴのチャネルが狭くなるためにドレイン電流が減少する。
ＩＩＩ族窒化物半導体の準位には、半導体表面起因のものと、バルクの半導体起因のものがある。半導体表面起因の準位の低減方法として、保護膜にＳｉＮを用いることが報告されている。具体的には、ＳｉＮからなる保護膜により表面準位を低減でき、電流コラプスの改善に有用であることが報告されている（例えば、非特許文献２参照）。しかし、ＳｉＮからなる保護膜を用いた場合においても、ＦＥＴの高電圧動作時にはゲート電極端に高電界が発生するため、電流コラプスの発生を防ぐことは十分ではない。
そこで、ゲート電極端に発生する電界を緩和する手段として、ゲート電極と電気的に接続されたゲートフィールドプレート電極をゲート・ドレイン電極間に配置することが提案されている（例えば、特許文献１参照）。
しかし、ゲートフィールドプレート電極はゲート・ソース間寄生容量Ｃｇｄの増大につながり十分な利得が得られない可能性がある。そこで、ゲート・ドレイン電極間に、ソース電極に接続したフィールドプレート電極を設置することによってＣｇｄを低減し、電流コラプスの低減とともに利得を向上する方法が提案されている（例えば、特許文献２参照）。
特開２００４−２００２４８号公報 特表２００７−５３７５９３号公報
Ｊ． Ａ．Ｍｉｔｔｅｒｅｎｄｅｒ ｅｔ ａｌ．， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ８３， １６５０ （２００３） Ｔ．Ｋｉｋｋａｗａ ｅｔ ａｌ．， ＩＥＤＭ Ｔｅｃｈ． Ｄｉｇ．， ５８５ （２００１）
一般的に、ＦＥＴにおいて利得を向上させる手段としては、Ｃｇｄ低減の他、ソース寄生抵抗Ｒｓやゲート寄生抵抗Ｒｇの低減も有効である。
ここで、特許文献１に示す構造において、電流コラプス低減とＣｇｄ低減の両立のためにフィールドプレート電極を設置し、かつＲｇの低減を目的としてゲート電極の膜厚を増大させると、ゲート電極の側壁の傾斜が急になる。これにより、ゲート電極側壁部に形成されたフィールドプレート電極の被覆率が低下し、フィールドプレート電極が断線し、利得が低下するという課題が発生する。
一方、特許文献２のように、ゲート電極部脇にソースフィールドプレートを形成した場合、ゲート電極とフィールドプレート電極との間にある程度間隙が生じるため、高電界が生じているゲート電極端の電界緩和の効果が弱くなる。
そこで本発明の目的は、ゲート電極の厚膜化によるＲｇの低減による利得の向上と、ソースフィールドプレートの形成による電界緩和及びＣｇｄの低減による利得の向上とを両立することにある。
上記の目的を達成するために、本発明の一態様に係る半導体装置は、基板と、基板上に配置された、ＩＩＩ族窒化物半導体から構成される第１の半導体層と、第１の半導体層上に配置された、ＩＩＩ族窒化物半導体から構成される第２の半導体層と、第２の半導体層上に配置された、ゲート電極、ソース電極、及びドレイン電極と、第２の半導体層上に配置された第１のフィールドプレート電極と、第１のフィールドプレート電極の上に配置された第２のフィールドプレート電極とを備え、第１のフィールドプレート電極及び第２のフィールドプレート電極は、ゲート電極とドレイン電極との間に配置されていることを特徴とする。
本発明によれば、電流コラプスの低減、Ｃｇｄの低減及びＲｇの低減による利得の向上に関して有用な効果が得られる。
図１Ａは、第１の実施形態に係る半導体装置の断面図である。 図１Ｂは、第１の実施形態に係る半導体装置の平面図である。 図２Ａは、第１の実施形態に係る半導体装置の製造方法を示す図である。 図２Ｂは、第１の実施形態に係る半導体装置の製造方法を示す図である。 図２Ｃは、第１の実施形態に係る半導体装置の製造方法を示す図である。 図２Ｄは、第１の実施形態に係る半導体装置の製造方法を示す図である。 図２Ｅは、第１の実施形態に係る半導体装置の製造方法を示す図である。 図２Ｆは、第１の実施形態に係る半導体装置の製造方法を示す図である。 図２Ｇは、第１の実施形態に係る半導体装置の製造方法を示す図である。 図２Ｈは、第１の実施形態に係る半導体装置の製造方法を示す図である。 図２Ｉは、第１の実施形態に係る半導体装置の製造方法を示す図である。 図２Ｊは、第１の実施形態に係る半導体装置の製造方法を示す図である。 図２Ｋは、第１の実施形態に係る半導体装置の製造方法を示す図である。 図２Ｌは、第１の実施形態に係る半導体装置の製造方法を示す図である。 図３Ａは、第２の実施形態に係る半導体装置の断面図である。 図３Ｂは、第２の実施形態に係る半導体装置の上面図である。 図４Ａは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図４Ｂは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図４Ｃは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図４Ｄは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図４Ｅは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図４Ｆは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図４Ｇは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図４Ｈは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図４Ｉは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図４Ｊは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図４Ｋは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図４Ｌは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図４Ｍは、第２の実施形態に係る半導体装置の製造方法を示す図である。 図５Ａは、第３の実施形態に係る半導体装置の断面図である。 図５Ｂは、第３の実施形態に係る半導体装置の上面図である。 図６Ａは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図６Ｂは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図６Ｃは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図６Ｄは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図６Ｅは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図６Ｆは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図６Ｇは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図６Ｈは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図６Ｉは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図６Ｊは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図６Ｋは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図６Ｌは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図６Ｍは、第３の実施形態に係る半導体装置の製造方法を示す図である。 図７Ａは、第４の実施形態に係る半導体装置の断面図である。 図７Ｂは、第４の実施形態に係る半導体装置の上面図である。 図８Ａは、第４の実施形態に係る半導体装置の製造方法を示す図である。 図８Ｂは、第４の実施形態に係る半導体装置の製造方法を示す図である。 図８Ｃは、第４の実施形態に係る半導体装置の製造方法を示す図である。 図８Ｄは、第４の実施形態に係る半導体装置の製造方法を示す図である。 図８Ｅは、第４の実施形態に係る半導体装置の製造方法を示す図である。 図８Ｆは、第４の実施形態に係る半導体装置の製造方法を示す図である。 図８Ｇは、第４の実施形態に係る半導体装置の製造方法を示す図である。 図８Ｈは、第４の実施形態に係る半導体装置の製造方法を示す図である。 図８Ｉは、第４の実施形態に係る半導体装置の製造方法を示す図である。 図８Ｊは、第４の実施形態に係る半導体装置の製造方法を示す図である。 図８Ｋは、第４の実施形態に係る半導体装置の製造方法を示す図である。 図８Ｌは、第４の実施形態に係る半導体装置の製造方法を示す図である。
以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、各実施形態中で示す材料、数値は例示であり、これらに限定されることはない。また、各実施形態中で示すレイアウト構造は、好ましい例を示したものであり、これに限定されることはない。また、各実施形態における構成要素は、矛盾の無い範囲で適宜組み合わせることが可能である。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の構造と製造方法を説明する。
（構造の説明）
図１Ａ及び図１Ｂはそれぞれ、第１の実施形態に係る半導体装置の断面図及び上面図を示す。
図１Ａに示すように、例えば、シリコン（Ｓｉ）もしくは窒化ガリウム（ＧａＮ）、サファイア、又はＳｉＣからなる基板１０１の上に、ＩＩＩ族窒化物半導体から構成される第１の半導体層１０２と、ＩＩＩ族窒化物半導体から構成される第２の半導体層１０３とが配置されている。なお、第１の半導体層１０２は、例えば、ＧａＮなどから構成されていることが好ましく、第２の半導体層１０３は、例えばＡｌｘＧａ１−ｘＮ（例えば、ｘ＝０．３）からなるＡｌＧａＮなどから構成されていることが好ましい。ここで、第１の半導体層１０２におけるチャネル領域のバンドギャップよりも、第２の半導体層１０３のバンドギャップは大きい方が好ましい。また、第１の半導体層１０２と第２の半導体層１０３との界面にはヘテロ障壁が形成されており（界面はヘテロ接合されており）、半導体装置の動作時には２次元電子ガス層が形成されることとなる。
また、第２の半導体層上には、ソース電極１０５、ドレイン電極１０６、第１の保護膜１０７が配置されており、第１の保護膜１０７上には第１のフィールドプレート電極１０８が配置されており、第１のフィールドプレート電極１０８上には第２の保護膜１０９が配置されている。
また、第２の半導体層１０３上には、ゲート電極１１１が配置されている。ここで、ゲート電極１１１は、第１のフィールドプレート電極１０８の一部を覆うように配置されていることが好ましい。
また、第１のフィールドプレート電極１０８の上には、第２の保護膜１０９を介して第２のフィールドプレート電極１１２が配置されている。なお、第２のフィールドプレート電極１１２の膜厚がゲート電極１１１の膜厚よりも厚いことが望ましい。
また、ゲート電極１１１及び第２のフィールドプレート電極１１２を覆うように第３の保護膜１１３が配置され、第３の保護膜１１３に形成された開口部を介してソース電極１０５及びドレイン電極１０６の各々と電気的に接続するような配線部１１５が配置されている。
また、配線部１１５を覆うように第４の保護膜１１６が配置されている。なお、第４の保護膜に配置された開口部１１７を埋め込むように、パッド電極やバンプなどの外部端子などが配置されることとなる（図示省略）。
以上の構成により、ゲート電極１１１に発生する電界は、第１のフィールドプレート電極１０８によって緩和されるという効果がある。また、ゲート電極１１１とドレイン電極１０６との間に生じる寄生容量Ｃｇｄは、第２のフィールドプレート電極１１２によって低減されるという効果がある。以上により、電流コラプスが低減され、ゲート・ドレイン間寄生容量Ｃｇｄの低減及びゲート寄生抵抗Ｒｇの低減により利得が向上する。
なお、ゲート電極１１１上には第２のフィールドプレート電極１１２が配置されないことが好ましい（言い換えれば、ゲート電極１１１の一部を覆わないように第２のフィールドプレート電極１１２が配置されていることが好ましい）。ゲート電極１１１の膜厚が増加してもフィールドプレート電極が物理的に断線するのを防ぐためである。
なお、第２のフィールドプレート電極１１２の膜厚をゲート電極１１１の膜厚よりも厚くすることによって、ゲート電極１１１とドレイン電極１０６との間に生じるＣｇｄをより確実に低減することができるという効果がある。
また、少なくとも、第２のフィールドプレート電極１１２表面の位置がゲート電極１１１表面の位置よりも高い位置にあることが好ましい。ゲート電極１１１とドレイン電極１０６との間に生じるＣｇｄをより確実に低減することができるという効果があるからである。
また、第１のフィールドプレート電極１０８と第２のフィールドプレート電極１１２は、ソース電極と電気的に接続していることが好ましい。
一方、図１Ｂは、図１Ａにおけるゲート電極１１１とソース電極１０５と第１のフィールドプレート電極１０８と第２のフィールドプレート電極１１２とドレイン電極１０６の平面的な配置を示した図である。
図１Ｂに示すように、第１のフィールドプレート電極１０８と第２のフィールドプレート電極１１２とは、素子領域の外側領域においてビアを介して接続している。
また、素子領域の外側領域に配置された複数のビアを介して第１のフィールドプレート電極１０８と第２のフィールドプレート電極１１２とを接続しても構わない。
なお、図１Ｂでは、図面の右側において、素子領域の外側領域に配置されたビアを介して第１のフィールドプレート電極１０８と第２のフィールドプレート電極１１２とを接続するような構造を示しているが、図面の左側において、素子領域の外側領域に配置されたビアを介して第１のフィールドプレート電極１０８と第２のフィールドプレート電極１１２とを接続するような構造でも構わないし、両者を組み合わせたような構造でも構わない（図面の左側と右側のそれぞれにおいて接続するような構造でも構わない）。
なお、ソース電極１０５と第２のフィールドプレート電極１１２とは、第２のフィールドプレート電極１１２上の第１の保護膜１０７に開口部を形成し、該開口部を介して接続する構成などが考えられる。
ここで、素子領域とは、ゲート電極１１１、ソース電極１０５及びドレイン電極１０６のいずれかによって囲まれる領域よりも内側の領域を言う。
（製造方法の説明）
図２Ａ〜図２Ｌはそれぞれ、第１の実施形態に係る半導体装置の製造工程の断面図を示す。
まず、図２Ａに示すように、例えば、シリコン（Ｓｉ）もしくは窒化ガリウム（ＧａＮ）、サファイア、又はＳｉＣからなる基板１０１を用意する。その後、基板１０１上に、有機金属化学気相成長（ＭＯＣＶＤ）法により、膜厚が約２μｍのＩＩＩ族窒化物半導体から構成される第１の半導体層１０２と、膜厚が約２５ｍのＩＩＩ族窒化物半導体から構成される第２の半導体層１０３とを順次成長させる。
次に、図２Ｂに示すように、レジストパターニング後にドライエッチングすることにより、第２の半導体層１０３にリセス部１０４を形成する。なお、リセス部１０４の底面は、第１の半導体層１０２と第２の半導体層１０３の界面よりも下に位置し、２次元電子ガス層よりも下に位置する程度の深さまでリセス部１０４を掘り下げることが好ましい。
次に、図２Ｃに示すように、リセス部１０４上に、例えばＴｉ／Ａｌ（約２０ｎｍ／約２００ｎｍ）からなるソース電極１０５及びドレイン電極１０６を順次形成する。
次に、図２Ｄのように、例えば膜厚が約５０ｎｍのシリコン窒化膜（ＳｉＮ）、ＳｉＯ２、Ａｌ２Ｏ３又はＡｌＮなどからなる第１の保護膜１０７を基板１０１の全面上に形成する。
次に、図２Ｅに示すように、ソース電極１０５とドレイン電極１０６との間における第１の保護膜１０７上に、例えばＴｉ／Ａｌ（膜厚約２０ｎｍ／約４００ｎｍ）からなる第１のフィールドプレート電極１０８を形成する。
次に、図２Ｆに示すように、例えば膜厚が約１００ｎｍのシリコン窒化膜（ＳｉＮ）、ＳｉＯ２、Ａｌ２Ｏ３又はＡｌＮなどからなる第２の保護膜１０９を基板１０１の全面上に形成する。
次に、図２Ｇに示すように、第１の保護膜１０７、第２の保護膜１０９及び第２の半導体層１０３をレジストパターニング後にドライエッチングすることにより、開口部１１０を形成する。開口部１１０の底部には、第２の半導体層１０３が露出することとなる。
次に、図２Ｈに示すように、例えばＮｉ／Ａｕ（膜厚約２００ｎｍ／約１．５μｍ）からなるゲート電極１１１を、開口部１１０を埋め込むように形成する。そして、例えばＮｉ／Ａｕ（膜厚約２００ｎｍ／約１．５μｍ）からなる第２のフィールドプレート電極１１２を第１のフィールドプレート電極１０８の上側に、ゲート電極の形成と同時に形成する。ただし、ゲート電極１１１は、第２のフィールドプレート電極１１２よりも薄い方が好ましい。
次に、図２Ｉに示すように、例えば膜厚約６５０ｎｍのシリコン窒化膜（ＳｉＮ）、ＳｉＯ２、Ａｌ２Ｏ３又はＡｌＮなどからなる第３の保護膜１１３を基板１０１の全面上に形成する。
次に、図２Ｊに示すように、第３の保護膜１１３に、ソース電極１０５及びドレイン電極１０６のそれぞれの一部が露出するような開口部１１４を形成する。
次に、図２Ｋに示すように、開口部１１４を埋め込むように、例えばメッキ法により、膜厚約５μｍのＡｕからなる配線部１１５を形成する。このとき、第１のフィールドプレート電極１０８及び第２のフィールドプレート電極１１２はソース電極１０５と電気的に接続されていることが好ましい。また、配線部１１５はソース・ドレイン間までせり出していてもよい。
次に、図２Ｌに示すように、例えば膜厚約４００ｎｍのシリコン窒化膜（ＳｉＮ）、ＳｉＯ２、Ａｌ２Ｏ３又はＡｌＮなどからなる第４の保護膜１１６を形成し、当該第４の保護膜１１６をレジストパターニング後にドライエッチングすることにより、開口部１１７を形成する。ソース電極１０５及びドレイン電極１０６のそれぞれと電気的に接続する配線部１１５の一部が露出するように、開口部１１７は形成される。その後、開口部１１７を埋め込むように、パッド電極やバンプなどの外部端子などが順次形成されることとなる（図示省略）。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の構造と製造方法を説明する。
（構造の説明）
図３Ａ及び図３Ｂはそれぞれ、第２の実施形態に係る半導体装置の断面図及び上面図を示す。
図３Ａに示す本実施形態と図１Ａに示す第１の実施形態との主な相違点は、本実施形態では、第２の保護膜２０９に形成された開口部を介して、第１のフィールドプレート電極２０８と第２のフィールドプレート電極２１３とが直接接続している点である。
なお、本実施形態の半導体装置における、基板２０１、第１の半導体層２０２、第２の半導体層２０３、ソース電極２０５、ドレイン電極２０６、第１の保護膜２０７、第１のフィールドプレート電極２０８、第２の保護膜２０９、ゲート電極２１２、第２のフィールドプレート電極２１３、第３の保護膜２１４、配線部２１６、第４の保護膜２１７及び開口部２１８の構成は、第１の実施形態の半導体装置における、基板１０１、第１の半導体層１０２、第２の半導体層１０３、ソース電極１０５、ドレイン電極１０６、第１の保護膜１０７、第１のフィールドプレート電極１０８、第２の保護膜１０９、ゲート電極１１１、第２のフィールドプレート電極１１２、第３の保護膜１１３、配線部１１５、第４の保護膜１１６及び開口部１１７の構成と同様であるので、説明は省略する。
このように、本実施形態では、第１のフィールドプレート電極２０８と第２のフィールドプレート電極２１３とが直接接続されている。これにより、第１の実施形態と比較して、配線を引き回す必要がなくなるなどの効果がある。また、第１のフィールドプレート電極２０８と第２のフィールドプレート電極２１３との接触部分が広く、これらに加わる電界が均一になるため、ゲート電極端において、より効果的な電界緩和が可能になるという効果がある。なお、その他の効果については、第１の実施形態と同様であるので、説明を省略する。
一方、図３Ｂは、図３Ａにおけるゲート電極２１２とソース電極２０５と第１のフィールドプレート電極２０８と第２のフィールドプレート電極２１３とドレイン電極２０６の平面的な配置を示した図である。
図３Ｂに示すように、第１のフィールドプレート電極２０８と第２のフィールドプレート電極２１３とは、素子領域内において、第２の保護膜２０９に形成された開口部を介して接続している。なお、第１のフィールドプレート電極２０８と第２のフィールドプレート電極２１３が素子領域の外側領域においてビアを介して接続していてもよい。
（製造方法の説明）
図４Ａ〜図４Ｍはそれぞれ、第２の実施形態に係る半導体装置の製造工程の断面図を示す。
まず、図４Ａ〜図４Ｆに示す製造方法は、図２Ａ〜図２Ｄに示す製造方法と同様である。つまり、基板２０１上に、第１の半導体層２０２、第２の半導体層２０３、リセス部２０４、ソース電極２０５、ドレイン電極２０６、第１の保護膜２０７、第１のフィールドプレート電極２０８、第２の保護膜２０９を順次形成する。
次に、図４Ｇに示すように、第１のフィールドプレート電極２０８上の第２の保護膜２０９をレジストパターニング後にドライエッチすることにより、開口部２１０を形成する。開口部２１０の底部には、第１のフィールドプレート電極２０８の一部が露出することになる。
次に、図４Ｈ〜図４Ｍに示すように、図２Ｇ〜図２Ｌと同様の手順により、開口部２１１、ゲート電極２１２、第２のフィールドプレート電極２１３、第３の保護膜２１４、開口部２１５、配線部２１６、第４の保護膜２１７、開口部２１８を順次形成する。
本実施形態では、図４Ｉに示すように、開口部２１０により、第１のフィールドプレート電極２０８と第２のフィールドプレート電極２１３とが直接接続されることとなり、この点が、第１の実施形態との主な相違点となる。なお、第１の実施形態と同様に、第１のフィールドプレート電極２０８及び第２のフィールドプレート電極２１３は、ソース電極２０５と電気的に接続されている。
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置の構造と製造方法を説明する。
（構造の説明）
図５Ａ及び図５Ｂはそれぞれ、第３の実施形態に係る半導体装置の断面図及び上面図を示す。
図５Ａに示す本実施形態と図１Ａに示す第１の実施形態との主な相違点は、本実施形態では、第１のフィールドプレート電極３０８と第２のフィールドプレート電極３０９とが直接接続している点である。特に、本実施形態では、第２のフィールドプレート電極３０９の下面の全面が第１のフィールドプレート電極３０８の上面と直接接続している。
なお、本実施形態の半導体装置における、基板３０１、第１の半導体層３０２、第２の半導体層３０３、ソース電極３０５、ドレイン電極３０６、第１の保護膜３０７、第１のフィールドプレート電極３０８、第２のフィールドプレート電極３０９、第２の保護膜３１０、ゲート電極３１２、第３の保護膜３１３、配線部３１５、第４の保護膜３１６及び開口部３１７の構成は、第１の実施形態の半導体装置における、基板１０１、第１の半導体層１０２、第２の半導体層１０３、ソース電極１０５、ドレイン電極１０６、第１の保護膜１０７、第１のフィールドプレート電極１０８、第２のフィールドプレート電極１１２、第２の保護膜１０９、ゲート電極１１１、第３の保護膜１１３、配線部１１５、第４の保護膜１１６及び開口部１１７の構成と同様であるので、説明は省略する。
このように、本実施形態では、第１のフィールドプレート電極３０８と第２のフィールドプレート電極３０９とが直接接続されている。これにより、第１の実施形態と比較して、配線を引き回す必要がなくなるという効果がある。また、第１のフィールドプレート電極３０８と第２のフィールドプレート電極３０９との接触部分が広いため、ゲート電極端に加わる電界がより均一になるという効果がある。なお、その他の構造及び効果については、第１の実施形態と同様であるので、説明を省略する。
一方、図５Ｂは、図５Ａにおけるゲート電極３１２とソース電極３０５と第１のフィールドプレート電極３０８と第２のフィールドプレート電極３０９とドレイン電極３０６の平面的な配置を示した図である。
図５Ｂに示すように、第１のフィールドプレート電極３０８の平面面積は、第２のフィールドプレート電極３０９の平面面積よりも大きい。また、素子領域内において、第２のフィールドプレート電極３０９の下面全面が第１のフィールドプレート電極３０８と接触している。なお、第１のフィールドプレート電極３０８と第２のフィールドプレート電極３０９が素子領域の外側領域においてビアを介して接続していてもよい。
（製造方法の説明）
図６Ａ〜図６Ｍはそれぞれ、第３の実施形態に係る半導体装置の製造工程の断面図を示す。
まず、図６Ａ〜図６Ｅに示す製造方法は、図２Ａ〜図２Ｅに示す製造方法と同様である。つまり、基板３０１上に、第１の半導体層３０２、第２の半導体層３０３、リセス部３０４、ソース電極３０５、ドレイン電極３０６、第１の保護膜３０７、第１のフィールドプレート電極３０８を順次形成する。
次に、図６Ｆに示すように、第１のフィールドプレート電極３０８の上に、例えば、Ｔｉ／Ａｌ（膜厚約２０ｎｍ／約４００ｎｍ）からなる第２のフィールドプレート電極３０９を形成する。なお、第２のフィールドプレート電極３０９の幅は、第１のフィールドプレート電極３０８の幅よりも狭いことが好ましい。ここで、第１のフィールドプレート電極３０８と第２のフィールドプレート電極３０９の積層構造は、下から順に、Ｔｉ層、Ａｌ層、Ｔｉ層、Ａｌ層と形成されるため、第１のフィールドプレート電極３０８と第２のフィールドプレート電極３０９との界面（Ａｌ層とＡｌ層の間）にＴｉ層が介在することとなる。
次に、図６Ｇ〜図６Ｍに示すように、図２Ｆ〜図２Ｌと同様の手順により、第２の保護膜３１０、開口部３１１、ゲート電極３１２、第３の保護膜３１３、開口部３１４、配線部３１５、第４の保護膜３１６、開口部３１７を順次形成する。
本実施形態では、図６Ｆに示すように、第１のフィールドプレート電極３０８と第２のフィールドプレート電極３０９とが直接接続することになり、この点が第１の実施形態との主な相違点となる。なお、第１の実施形態と同様に、第１のフィールドプレート電極３０８及び第２のフィールドプレート電極３０９は、ソース電極３０５と電気的に接続されている。
（第４の実施形態）
以下、第４の実施形態に係る半導体装置の構造と製造方法を説明する。
（構造の説明）
図７Ａ及び図７Ｂはそれぞれ、第４の実施形態に係る半導体装置の断面図及び上面図を示す。
図７Ａに示す本実施形態と図１Ａに示す第１の実施形態との主な相違点は、本実施形態では、第１のフィールドプレート電極４０８と、第２のフィールドプレート電極として機能する配線部４１５とが、第２の保護膜４０９及び第３の保護膜４１２を介して形成されるために、第１の実施形態と比較して、２つのフィールドプレート電極間の距離が離れる点にある。ここで、第２の保護膜４０９の一部はゲート電極４１１の下に配置され、第２の保護膜４０９の厚さは、第３の保護膜４１２の厚さよりも薄くなることが好ましい。
なお、本実施形態の半導体装置における、基板４０１、第１の半導体層４０２、第２の半導体層４０３、ソース電極４０５、ドレイン電極４０６、第１の保護膜４０７、第１のフィールドプレート電極４０８、第２の保護膜４０９、ゲート電極４１１、第３の保護膜４１２、配線部４１４、４１５、第４の保護膜４１６及び開口部４１７の構成は、第１の実施形態の半導体装置における、基板１０１、第１の半導体層１０２、第２の半導体層１０３、ソース電極１０５、ドレイン電極１０６、第１の保護膜１０７、第１のフィールドプレート電極１０８、第２の保護膜１０９、ゲート電極１１１、第３の保護膜１１３、配線部１１５、第４の保護膜１１６及び開口部１１７の構成と同様であるので、説明は省略する。
このように構成される本実施形態における半導体装置の効果については、第１の実施形態と同様であるので、説明を省略する。
一方、図７Ｂは、図７Ａにおけるゲート電極４１１とソース電極４０５と第１のフィールドプレート電極４０８と第２のフィールドプレート電極（配線部）４１５と配線部４１４と第３の保護膜４１２とドレイン電極４０６の平面的な配置を示した図である。各電極の接続関係は、第１の実施形態と同様の構成を取ればよい。
（製造方法の説明）
図８Ａ〜図８Ｌはそれぞれ、第４の実施形態に係る半導体装置の製造工程の断面図を示す。
まず、図８Ａ〜図８Ｇに示す製造方法は、図２Ａ〜図２Ｇに示す製造方法と同様である。つまり、基板４０１上に、第１の半導体層４０２、第２の半導体層４０３、リセス部４０４、ソース電極４０５、ドレイン電極４０６、第１の保護膜４０７、第１のフィールドプレート電極４０８、第２の保護膜４０９、開口部４１０を順次形成する。
次に、図８Ｈに示すように、例えば、Ｎｉ／Ａｕ（膜厚約２００ｎｍ／約１．５μｍ）からなるゲート電極４１１を、開口部４１０を埋め込むように形成する。
次に、図８Ｉ〜図８Ｊに示すように、図２Ｉ〜図２Ｊと同様の手順により、第３の保護膜４１２、開口部４１３を順次形成する。
次に、図８Ｋに示すように、開口部４１３を埋め込むように例えばメッキ法により膜厚約５μｍのＡｕからなる配線部４１４を形成し、第１のフィールドプレート電極４０８の上側に配線部４１５を形成する。ここで、第１のフィールドプレート電極４０８及び配線部４１５は、ソース電極４０５と電気的に接続するものとする。
次に、図８Ｌに示すように、図２Ｌと同様の手順により、第４の保護膜４１６及び開口部４１７を形成する。
本実施形態では、図８Ｋに示すように、第１のフィールドプレート電極４０８と第２のフィールドプレート電極として機能する配線部４１５とが第２の保護膜４０９及び第３の保護膜４１２を介して形成されるため、第１の実施形態と比較して、２つのフィールドプレート電極間の距離が離れることとなる。この点が、第１の実施形態との主な相違点となる。
本発明によれば、電流コラプスの低減、Ｃｇｄの低減及びＲｇの低減による利得の向上に関して有用な効果が得られるため、高周波・大電力・高耐圧の電界効果トランジスタなどの半導体装置に有用である。
１０１ 基板
１０２ 第１の半導体層
１０３ 第２の半導体層
１０４ リセス部
１０５ ソース電極
１０６ ドレイン電極
１０７ 第１の保護膜
１０８ 第１のフィールドプレート電極
１０９ 第２の保護膜
１１０ 開口部
１１１ ゲート電極
１１２ 第２のフィールドプレート電極
１１３ 第３の保護膜
１１４ 開口部
１１５ 配線部
１１６ 第４の保護膜
１１７ 開口部
２０１ 基板
２０２ 第１の半導体層
２０３ 第２の半導体層
２０４ リセス部
２０５ ソース電極
２０６ ドレイン電極
２０７ 第１の保護膜
２０８ 第１のフィールドプレート電極
２０９ 第２の保護膜
２１０ 開口部
２１１ 開口部
２１２ ゲート電極
２１３ 第２のフィールドプレート電極
２１４ 第３の保護膜
２１５ 開口部
２１６ 配線部
２１７ 第４の保護膜
２１８ 開口部
３０１ 基板
３０２ 第１の半導体層
３０３ 第２の半導体層
３０４ リセス部
３０５ ソース電極
３０６ ドレイン電極
３０７ 第１の保護膜
３０８ 第１のフィールドプレート電極
３０９ 第２のフィールドプレート電極
３１０ 第２の保護膜
３１１ 開口部
３１２ ゲート電極
３１３ 第３の保護膜
３１４ 開口部
３１５ 配線部
３１６ 第４の保護膜
３１７ 開口部
４０１ 基板
４０２ 第１の半導体層
４０３ 第２の半導体層
４０４ リセス部
４０５ ソース電極
４０６ ドレイン電極
４０７ 第１の保護膜
４０８ 第１のフィールドプレート電極
４０９ 第２の保護膜
４１０ 開口部
４１１ ゲート電極
４１２ 第３の保護膜
４１３ 開口部
４１４ 配線部
４１５ 配線部（第２のフィールドプレート電極）
４１６ 第４の保護膜
４１７ 開口部

Claims (10)

  1. 主面を有する基板と、
    前記基板の主面上に配置された、ＩＩＩ族窒化物半導体から構成される第１の半導体層と、
    前記第１の半導体層の主面上に配置された、ＩＩＩ族窒化物半導体から構成される第２の半導体層と、
    前記第２の半導体層の主面上に配置された、ゲート電極、ソース電極、及びドレイン電極と、
    前記第２の半導体層の主面上に配置された第１のフィールドプレート電極と、
    前記第１のフィールドプレート電極の上に配置された第２のフィールドプレート電極とを備え、
    前記第１のフィールドプレート電極及び前記第２のフィールドプレート電極は、前記ゲート電極と前記ドレイン電極との間に配置されており、
    前記ゲート電極は、前記第１のフィールドプレート電極の一部を覆うように配置されており、
    前記主面と平行な面での配置において、前記第２のフィールドプレート電極は、前記ゲート電極上に配置されておらず、かつ素子領域の外側領域を介して前記ソース電極と電気的に接続され、
    前記基板の上側からみたとき、前記第１のフィールドプレート電極の面積は前記第２のフィールドプレート電極の面積よりも大きく、
    前記第２のフィールドプレート電極の下面の全面が前記第１のフィールドプレートの上面に接していることを特徴とする半導体装置。
  2. 前記第２のフィールドプレート電極の膜厚は、前記ゲート電極の膜厚よりも厚いことを特徴とする請求項１に記載の半導体装置。
  3. 前記第２のフィールドプレート電極の表面の位置は、前記ゲート電極の表面の位置よりも高いことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記ゲート電極の一部を覆わないように前記第２のフィールドプレート電極が配置されていることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記ゲート電極は、前記第２の半導体層の上面に形成されたリセス部を埋め込むように配置されていることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置。
  6. 前記第２の半導体層の上には保護膜が形成されており、
    前記保護膜の上に前記ゲート電極が形成されていることを特徴とする請求項１〜５のいずれか１つに記載の半導体装置。
  7. 前記保護膜には、前記第２の半導体層を露出させるリセス部が形成されており、
    前記ゲート電極は、前記リセス部を埋め込むように配置されていることを特徴とする請求項６に記載の半導体装置。
  8. 前記保護膜は、ＳｉＮ、ＳｉＯ２、Ａｌ２Ｏ３、又はＡｌＮによって構成されることを特徴とする請求項６に記載の半導体装置。
  9. 前記第１のフィールドプレート電極は、前記ソース電極と電気的に接続されていることを特徴とする請求項１〜８のいずれか１つに記載の半導体装置。
  10. 前記第１の半導体層はＧａＮを含み、
    前記第２の半導体層はＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）を含むことを特徴とする請求項１〜９のいずれか１つに記載の半導体装置。
JP2014538161A 2012-09-28 2013-09-20 半導体装置 Active JP6268366B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012217917 2012-09-28
JP2012217917 2012-09-28
PCT/JP2013/005576 WO2014050054A1 (ja) 2012-09-28 2013-09-20 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2014050054A1 JPWO2014050054A1 (ja) 2016-08-22
JP6268366B2 true JP6268366B2 (ja) 2018-01-31

Family

ID=50387495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014538161A Active JP6268366B2 (ja) 2012-09-28 2013-09-20 半導体装置

Country Status (3)

Country Link
US (1) US9666664B2 (ja)
JP (1) JP6268366B2 (ja)
WO (1) WO2014050054A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189718B2 (en) 2019-05-22 2021-11-30 Kabushiki Kaisha Toshiba Semiconductor device with suppressed self-turn-on

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
JP6331800B2 (ja) * 2014-07-14 2018-05-30 富士通株式会社 化合物半導体装置及びその製造方法
TWI718300B (zh) * 2016-05-11 2021-02-11 南韓商Ｒｆｈｉｃ公司 半導體電晶體及其加工方法
US10217827B2 (en) * 2016-05-11 2019-02-26 Rfhic Corporation High electron mobility transistor (HEMT)
JP6874928B2 (ja) 2017-10-24 2021-05-19 住友電工デバイス・イノベーション株式会社 半導体装置
CN115552631B (zh) 2020-05-13 2024-02-06 新唐科技日本株式会社 功率放大用半导体装置
WO2021246227A1 (ja) 2020-06-01 2021-12-09 ヌヴォトンテクノロジージャパン株式会社 半導体装置および半導体装置の製造方法
CN111613666B (zh) 2020-06-04 2023-04-18 英诺赛科（珠海）科技有限公司 半导体组件及其制造方法
CN111952355B (zh) * 2020-08-21 2021-03-12 浙江大学 基于多漏指结构的GaN HEMT器件及其制备方法
WO2022134018A1 (en) * 2020-12-25 2022-06-30 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and manufacturing method thereof
CN116960159A (zh) 2022-04-19 2023-10-27 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
US20250142922A1 (en) * 2023-10-31 2025-05-01 Nxp Usa, Inc. Semiconductor device with multi-step gate and multi-step field plate and method of fabrication therefor

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5130641B2 (ja) * 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
JP4385205B2 (ja) 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7812369B2 (en) * 2003-09-09 2010-10-12 The Regents Of The University Of California Fabrication of single or multiple gate field plates
US7550783B2 (en) 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US20060175670A1 (en) * 2005-02-10 2006-08-10 Nec Compound Semiconductor Device, Ltd. Field effect transistor and method of manufacturing a field effect transistor
JP4968068B2 (ja) * 2005-06-10 2012-07-04 日本電気株式会社 電界効果トランジスタ
US7388236B2 (en) * 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
KR100782430B1 (ko) * 2006-09-22 2007-12-05 한국과학기술원 고전력을 위한 내부전계전극을 갖는 갈륨나이트라이드기반의 고전자 이동도 트랜지스터 구조
US8283699B2 (en) 2006-11-13 2012-10-09 Cree, Inc. GaN based HEMTs with buried field plates
WO2008101989A1 (de) * 2007-02-22 2008-08-28 Forschungsverbund Berlin E.V. Halbleiterbauelement und verfahren zu dessen herstellung
US7800132B2 (en) * 2007-10-25 2010-09-21 Northrop Grumman Systems Corporation High electron mobility transistor semiconductor device having field mitigating plate and fabrication method thereof
JP2010182829A (ja) * 2009-02-04 2010-08-19 Toshiba Corp 半導体装置
JP5649347B2 (ja) * 2010-07-20 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置
JP5776217B2 (ja) * 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
US8772833B2 (en) * 2011-09-21 2014-07-08 Electronics And Telecommunications Research Institute Power semiconductor device and fabrication method thereof
JP2014072379A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189718B2 (en) 2019-05-22 2021-11-30 Kabushiki Kaisha Toshiba Semiconductor device with suppressed self-turn-on

Also Published As

Publication number Publication date
US9666664B2 (en) 2017-05-30
WO2014050054A1 (ja) 2014-04-03
JPWO2014050054A1 (ja) 2016-08-22
US20150194483A1 (en) 2015-07-09

Similar Documents

Publication Publication Date Title
JP6268366B2 (ja) 半導体装置
KR101561519B1 (ko) 반도체장치 및 그 제조방법
US9768257B2 (en) Semiconductor device
US10804361B2 (en) Nitride semiconductor device
US11881479B2 (en) Nitride semiconductor device
US7800097B2 (en) Semiconductor device including independent active layers and method for fabricating the same
JP5707786B2 (ja) 化合物半導体装置及びその製造方法
US8916962B2 (en) III-nitride transistor with source-connected heat spreading plate
CN105280695A (zh) 半导体装置与其的制造方法
CN103053015A (zh) 半导体装置及其制造方法
JP6834546B2 (ja) 半導体装置及びその製造方法
TWI643338B (zh) 半導體裝置
JP2014138111A (ja) 半導体装置及びその製造方法、電源装置、高周波増幅器
CN112736136B (zh) 一种半导体器件及其制备方法
KR20220013871A (ko) 고전자 이동도 트랜지스터 소자 및 그 제조 방법
JP2006196869A (ja) 半導体装置及びその製造方法
US12471304B2 (en) High electron mobility transistor (HEMT) device for increasing the Schottky diode current and method of forming the same
CN114207835A (zh) 半导体装置及其制造方法
JP7345464B2 (ja) 半導体装置及び高周波モジュール
KR102864312B1 (ko) 고전자 이동도 트랜지스터 소자 및 그 제조 방법
US11728419B2 (en) High electron mobility transistor
CN117616581A (zh) 氮化物基半导体装置及其制造方法
KR101004332B1 (ko) 방열 구조를 갖는 트랜지스터 및 그의 제조 방법
WO2021240990A1 (ja) 半導体装置、半導体モジュール、及び電子機器

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20160520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170721

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171127

R151 Written notification of patent or utility model registration

Ref document number: 6268366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

SZ03 Written request for cancellation of trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z03

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250