TWI463619B - 半導體封裝件及其製法 - Google Patents

Description

半導體封裝件及其製法

本發明係有關一種半導體封裝件，尤指一種晶圓級之半導體封裝件及其製法。

隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。為了滿足半導體封裝件微型化(miniaturization)的封裝需求，係發展出晶圓級封裝(Wafer Level Packaging,WLP)的技術。

第6,452,265號美國專利與第7,202,107號美國專利係提供一種晶圓級封裝之製法。如第1A至1D圖，係為習知晶圓級半導體封裝件1之製法之剖面示意圖。

如第1A圖所示，形成一熱化離型膠層(thermal release tape)100於一承載件10上。

接著，置放複數半導體晶片12於該熱化離型膠層100上，該些半導體晶片12具有相對之主動面12a與非主動面12b，各該主動面12a上均具有複數電極墊120，且各該主動面12a黏著於該熱化離型膠層100上。

如第1B圖所示，以模壓(molding)方式形成一封裝膠體13於該熱化離型膠層100上，以包覆該半導體晶片12。

如第1C圖所示，進行烘烤製程以硬化該封裝膠體13，而同時該熱化離型膠層100因受熱後會失去黏性，故可一併移除該熱化離型膠層100與該承載件10，以外露該半導 體晶片12之主動面12a。

如第1D圖所示，進行線路重佈層(Redistribution layer,RDL)製程，係形成一線路重佈結構14於該封裝膠體13與該半導體晶片12之主動面12a上，令該線路重佈結構14電性連接該半導體晶片12之電極墊120。

接著，形成一絕緣保護層15於該線路重佈結構14上，且該絕緣保護層15外露該線路重佈結構14之部分表面，以供結合銲球16。

惟，習知半導體封裝件1之製法中，該熱化離型膠層100具有撓性，其於模壓製程中之熱膨脹係數(Coefficient of thermal expansion,CTE)與該封裝膠體13之側推力，將一同影響該半導體晶片12固定之精度，亦即容易使黏附於該熱化離型膠層100上之半導體晶片12產生偏移，如第1D’圖所示(亦即半導體晶片12未置於置晶區B上)，且當該承載件10移除後會造成該封裝膠體13翹曲(warpage)過大。因此，當該承載件10之尺寸越大時，各該半導體晶片12間之位置公差亦隨之加大，致使該線路重佈結構14與該半導體晶片12間之電性連接造成極大影響，因而造成良率過低。

因此，如何克服上述習知技術的問題，實已成目前亟欲解決的課題。

鑑於上述習知技術之種種缺失，本發明係提供一種半導體封裝件，係包括：絕緣層，係具有相對之第一表面與 第二表面；半導體元件，係嵌埋於該絕緣層中；黏固體，係嵌埋於該絕緣層之中且外露於該絕緣層之第一表面，且部分該半導體元件係嵌入該黏固體中；圖案化金屬層，係嵌埋於該黏固體中以電性連接該半導體元件，且該圖案化金屬層外露於該絕緣層之第一表面；以及線路重佈結構，係形成於該絕緣層之第一表面、圖案化金屬層與黏固體上，以電性連接該圖案化金屬層。

前述之半導體封裝件中，該絕緣層之第一表面上具有凸部，且該圖案化金屬層與該黏固體係嵌埋於該凸部中。

前述之半導體封裝件中，該半導體元件具有相對之主動面與非主動面，該半導體元件之主動面及部分側面係嵌入該黏固體中而電性連接該圖案化金屬層。

本發明復提供一種半導體封裝件之製法，係包括：形成圖案化金屬層於一承載件上；形成至少一黏固體於該承載件上，以包覆該圖案化金屬層；設置半導體元件於該黏固體上，並令部分該半導體元件嵌入該黏固體中，使該半導體元件電性連接該圖案化金屬層；形成絕緣層於該承載件上，以包覆該半導體元件與該黏固體，該絕緣層係具有相對之第一表面與第二表面，且該第一表面係結合該承載件；移除該承載件，以外露該絕緣層之第一表面、圖案化金屬層與黏固體；以及形成線路重佈結構於該絕緣層之第一表面、圖案化金屬層與黏固體上，且該線路重佈層電性連接該圖案化金屬層。

前述之製法中，該承載件上復具有一離型層，以供該 圖案化金屬層與黏固體形成其上，且藉由該離型層移除該承載件。

前述之製法中，該承載件上形成有凹槽，以設置該半導體元件。

前述之製法中，形成該絕緣層之方式係為壓合製程或塗佈製程。

前述之製法中，係以研磨方式移除該承載件。

前述之半導體封裝件及其製法中，該圖案化金屬層更包含電性連接墊，以電性連接該半導體元件。

前述之半導體封裝件及其製法中，該黏固體係為非流動性之膠材。

前述之半導體封裝件及其製法中，該半導體元件具有相對之主動面與非主動面，該主動面上具有複數導電凸塊，以嵌入該黏固體中而電性連接該圖案化金屬層。

前述之半導體封裝件及其製法中，該半導體元件具有相對之主動面與非主動面，該非主動面係外露於該絕緣層之第二表面。

前述之半導體封裝件及其製法中，該線路重佈結構具有至少一介電層、形成於該介電層上之線路層、及形成於該介電層中之導電盲孔，該導電盲孔電性連接該線路層與該圖案化金屬層。

另外，前述之半導體封裝件及其製法中，復包括形成一絕緣保護層於該線路重佈結構上，且該絕緣保護層外露該線路重佈結構之部分表面。

由上可知，本發明之半導體封裝件及其製法，係藉由該黏固體，使該半導體元件嵌入該黏固體中，以增強固定能力，故當製作該絕緣層時，可避免該半導體元件產生偏移。因此，於製作該線路重佈結構時，該導電盲孔與該半導體元件間之電性連接能有效對接，故能避免良率過低之問題。

再者，本發明之製法不需使用習知熱化離型膠層，故於硬化該絕緣層時，該離型層不會造成該絕緣層翹曲過大之問題。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

第2A至2F圖係為本發明之半導體封裝件2之第一實施例之製法的剖面示意圖。

如第2A圖所示，形成一圖案化金屬層21於一承載件20上，再形成複數黏固體27於該承載件20上，以包覆該圖案化金屬層21。其中，該黏固體27之設置可令後續接置的半導體元件22更牢固地定位在預定位置上。

於本實施例中，該承載件20上定義有複數置晶區A，該些黏固體27係對應形成於各該置晶區A，以令每一置晶區A上形成有一黏固體27。

再者，該圖案化金屬層21更包含複數電性連接墊210，且該黏固體27係為非流動性之膠材。

於其它實施例中，如第2A’圖所示，該承載件20上可具有一離型層200，以令該圖案化金屬層21與該黏固體27形成於該離型層200上。其中，該離型層200可為一高分子聚合物，利用濺鍍或塗佈方式形成於該承載件20上。

於另一實施例中，該離型層200可為低熱膨脹係數之材質，於後續製程中，半導體元件22不會因熱膨脹係數而產生偏移，較佳者，其熱膨脹係數小於10，但不以此為限。

如第2B圖所示，設置複數半導體元件22於該黏固體27上，以令每一該置晶區A上設有一半導體元件22，且該半導體元件22具有複數導電凸塊220，該些導電凸塊220係嵌入該黏固體27中以電性連接該電性連接墊210。

於本實施例中，該半導體元件22係為晶片，且具有相對之主動面22a與非主動面22b，該主動面22a上具有 電極墊(圖略)，用以形成該些導電凸塊220於該電極墊上。

再者，該半導體元件22係以熱壓方式嵌入該黏固體27。

又，該導電凸塊220係含有銲錫材料，如錫銀(Sn-Ag)無鉛銲料，且該銲錫材料中亦可含有Cu、Ni或Ge等，但該導電凸塊220之材質無特別限制，故該半導體元件22能銲接該電性連接墊210，以強化該半導體元件22之固定力。

於其它實施例中，該電性連接墊210上覆蓋一層錫(圖略)以作為表面處理層，俾供直接結合該半導體元件22之電極墊，而無需形成該導電凸塊220。

另外，於設置該些半導體元件22後，可選擇性進行烘烤製程，以固化該黏固體27。

如第2C圖所示，形成一絕緣層23於該承載件20上，以令該半導體元件22與該黏固體27埋入該絕緣層23中，且該絕緣層23係具有相對之第一表面23a與第二表面23b，且該第一表面23a係結合該承載件20。

於本實施例中，該絕緣層23之材質係為乾膜(dry film)，故該絕緣層23係壓合方式形成於該承載件20上，以令該半導體元件22與該黏固體27嵌入該絕緣層23中。

再者，該絕緣層23之材質可為聚醯亞胺(Polyimide,PI)，故於其它實施例中，可藉由塗佈方式，將該絕緣層23形成於該承載件20、半導體元件22與該黏固體27上。

如第2D圖所示，藉由研磨方式移除該承載件20，以外露該絕緣層23之第一表面23a、圖案化金屬層21與黏固體27。

於其它實施例中，如第2A’圖所示，可藉由該離型層200移除該承載件20，以易於分離該承載件20。

如第2E圖所示，進行RDL製程，係形成線路重佈結構24於該絕緣層23之第一表面23a、圖案化金屬層21與黏固體27上，且該線路重佈結構24電性連接該些電性連接墊210。

於本實施例中，該線路重佈結構24具有至少一介電層240、形成於該介電層240上之線路層241、及形成於該介電層240中之導電盲孔242，該介電層240之材質係為聚亞醯胺(Polyimide,PI)、苯並環丁烯(Benezocy-clobutene,BCB)或聚對二唑苯(Polybenzoxazole,PBO)，且該些導電盲孔242係電性連接該線路層241與該些電性連接墊210。

接著，形成一絕緣保護層25於該介電層240上，且該絕緣保護層25形成有複數開孔250以對應外露該線路層241之部分表面。

如第2F圖所示，進行切單製程，係沿第2E圖所示之切割路徑L進行切割，以形成複數個半導體封裝件2，且於該線路層241之外露表面上結合如銲球26之導電元件。

如第2F’圖所示，於另一實施例中，係可於形成該絕緣層23時，以令該半導體元件22之非主動面22b外露於 該絕緣層23之第二表面23b’，俾供散熱之用或接置散熱結構；或者，於其它步驟中進行研磨該絕緣層23之第二表面23b’，以令該半導體元件22之非主動面22b外露於該絕緣層23之第二表面23b’。

如第2F”圖所示，於另一實施例中，係可於第2A圖之製程中形成佔用範圍較大之黏固體27’，以令該半導體元件22之主動面22a及部分側面22c嵌入該黏固體27’中而電性連接該圖案化金屬層21。

本發明半導體封裝件2之製法中，藉由將該半導體元件22嵌入該黏固體27中，以增強固定能力，且以銲接方式連接該承載件20，當製作該絕緣層23時，可避免該半導體元件22產生偏移，故當該承載件20尺寸越大時，各該半導體元件22間之位置公差不會隨之加大，故可精確控制該半導體元件22之精度。因此，於製作該線路重佈結構24時，該導電盲孔242與該半導體元件22間之電性連接能有效對接，故能避免良率過低之問題。

再者，本發明之製法中，不需使用習知熱化離型膠層，故於硬化該絕緣層23時，該離型層200不會造成該絕緣層23之翹曲(warpage)過大。

第3A至3C圖係為本發明之半導體封裝件3之第二實施例之製法的剖面示意圖。本實施例與第一實施例之差異僅在於該承載件30之結構，其它製程與結構大致相同，故不再贅述。

如第3A圖所示，該承載件30上形成有凹槽300，以 設置該半導體元件22，以藉該凹槽300之設計，使該半導體元件22收納於該凹槽300中，而增加對位之精準度。

詳細地，該半導體元件22藉由形成於該凹槽300中之黏固體27黏附於該承載件30上，且該凹槽300底面上形成有圖案化金屬層21，令該半導體元件22之電極墊(圖略)或導電凸塊220結合至該圖案化金屬層21上。

如第3B圖所示，進行模壓製程與移除該承載件30製程，令該絕緣層23’之第一表面23a上形成有凸部230，且該圖案化金屬層21與該黏固體27係位於該凸部230。

如第3C圖所示，進行RDL製程與切單製程，以形成複數個半導體封裝件3。

本發明復提供一種半導體封裝件2,2’,2”,3，係包括：一絕緣層23、一半導體元件22、一黏固體27、一圖案化金屬層21、一線路重佈結構24以及一絕緣保護層25。

所述之絕緣層23係具有相對之第一表面23a與第二表面23b。

所述之半導體元件22係嵌埋於該絕緣層23中，且該半導體元件22具有相對之主動面22a與非主動面22b，該主動面22a上具有複數導電凸塊220，且該非主動面22b係選擇性外露於該絕緣層23之第二表面23b’，又該導電凸塊220係含有銲錫材料。

所述之黏固體27係為非流動性之膠材，其嵌埋於該絕緣層23中並包覆該些導電凸塊220，且該黏固體27外露於該絕緣層23之第一表面23a。

所述之圖案化金屬層21係為銅材，其嵌埋於該黏固體27中，並以其電性連接墊210電性連接該些導電凸塊220，且該圖案化金屬層21外露於該絕緣層23之第一表面23a。

所述之線路重佈結構24係形成於該絕緣層23之第一表面23a、圖案化金屬層21與黏固體27上，該線路重佈結構24具有至少一介電層240、形成於該介電層240上之線路層241、及形成於該介電層240中之導電盲孔242，該導電盲孔242係電性連接該線路層241與該圖案化金屬層21。

所述之絕緣保護層25係形成於最外層之介電層240上，且該絕緣保護層25外露最外層之線路層241之部分表面。

於一實施例中，該絕緣層23’之第一表面23a上具有凸部230，且該圖案化金屬層21與該黏固體27係嵌埋於該凸部230中。

於一實施例中，該半導體元件22之主動面22a及部分側面22c嵌入該黏固體27’中而電性連接該圖案化金屬層21。

綜上所述，本發明之半導體封裝件及其製法，主要藉由該黏固體固定該半導體元件，以增強該半導體元件之固定能力，而能避免該半導體元件產生偏移，進而使該導電盲孔與該半導體元件間之電性連接有效對接，俾能提升產品之良率。

再者，藉由免用習知熱化離型膠層，故能避免該絕緣層翹曲過大之問題。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

1,2,2’,2”,3‧‧‧半導體封裝件

10,20,30‧‧‧承載件

100‧‧‧熱化離型膠層

12‧‧‧半導體晶片

12a,22a‧‧‧主動面

12b,22b‧‧‧非主動面

120‧‧‧電極墊

13‧‧‧封裝膠體

14,24‧‧‧線路重佈結構

15,25‧‧‧絕緣保護層

16,26‧‧‧銲球

200‧‧‧離型層

21‧‧‧圖案化金屬層

210‧‧‧電性連接墊

22‧‧‧半導體元件

22c‧‧‧側面

220‧‧‧導電凸塊

23,23’‧‧‧絕緣層

23a‧‧‧第一表面

23b,23b’‧‧‧第二表面

230‧‧‧凸部

240‧‧‧介電層

241‧‧‧線路層

242‧‧‧導電盲孔

250‧‧‧開孔

27,27’‧‧‧黏固體

300‧‧‧凹槽

A,B‧‧‧置晶區

L‧‧‧切割路徑

第1A至1D圖係為習知半導體封裝件之製法的剖視示意圖；其中，第1D’圖係為第1C圖之上視圖；第2A至2F圖係為本發明之半導體封裝件之第一實施例之製法的剖視示意圖；其中，第2A’圖係為第2A圖之另一實施例，第2F’及2F”圖係為第2F圖之不同實施例；以及第3A至3C圖係為本發明之半導體封裝件之第二實施例之製法的剖視示意圖。

2‧‧‧半導體封裝件

21‧‧‧圖案化金屬層

210‧‧‧電性連接墊

22‧‧‧半導體元件

220‧‧‧導電凸塊

23‧‧‧絕緣層

23a‧‧‧第一表面

23b‧‧‧第二表面

24‧‧‧線路重佈結構

25‧‧‧絕緣保護層

250‧‧‧開孔

26‧‧‧銲球

27‧‧‧黏固體

Claims (20)

1. 一種半導體封裝件，係包括：絕緣層，係具有相對之第一表面與第二表面；半導體元件，係嵌埋於該絕緣層中；黏固體，係嵌埋於該絕緣層之中且外露於該絕緣層之第一表面，且部分該半導體元件係嵌入該黏固體中；圖案化金屬層，係嵌埋於該黏固體中以電性連接該半導體元件，且該圖案化金屬層外露於該絕緣層之第一表面；以及線路重佈結構，係形成於該絕緣層之第一表面、圖案化金屬層與黏固體上，以電性連接該圖案化金屬層。
2. 如申請專利範圍第1項所述之半導體封裝件，其中，該絕緣層之第一表面上具有凸部，且該圖案化金屬層與該黏固體係嵌埋於該凸部中。
3. 如申請專利範圍第1項所述之半導體封裝件，其中，該圖案化金屬層更包含電性連接墊，以電性連接該半導體元件。
4. 如申請專利範圍第1項所述之半導體封裝件，其中，該黏固體係為非流動性之膠材。
5. 如申請專利範圍第1項所述之半導體封裝件，其中，該半導體元件具有相對之主動面與非主動面，該半導體元件之主動面及部分側面係嵌入該黏固體中而電性 連接該圖案化金屬層。
6. 如申請專利範圍第1項所述之半導體封裝件，其中，該半導體元件具有相對之主動面與非主動面，該主動面上具有複數導電凸塊，以嵌入該黏固體中而電性連接該圖案化金屬層。
7. 如申請專利範圍第1項所述之半導體封裝件，其中，該半導體元件具有相對之主動面與非主動面，該非主動面係外露於該絕緣層之第二表面。
8. 如申請專利範圍第1項所述之半導體封裝件，其中，該線路重佈結構具有至少一介電層、形成於該介電層上之線路層、及形成於該介電層中之導電盲孔，該導電盲孔電性連接該線路層與該圖案化金屬層。
9. 如申請專利範圍第1項所述之半導體封裝件，復包括一絕緣保護層，係形成於該線路重佈結構上，且該絕緣保護層外露該線路重佈結構之部分表面。
10. 一種半導體封裝件之製法，係包括：提供一具有圖案化金屬層之承載件；形成至少一黏固體於該承載件上，以包覆該圖案化金屬層；設置半導體元件於該黏固體上，並令部分該半導體元件嵌入該黏固體中，使該半導體元件電性連接該圖案化金屬層；形成絕緣層於該承載件上，以包覆該半導體元件與該黏固體，該絕緣層係具有相對之第一表面與第二 表面，且該第一表面係結合該承載件；移除該承載件，以外露該絕緣層之第一表面、圖案化金屬層與黏固體；以及形成線路重佈結構於該絕緣層之第一表面、圖案化金屬層與黏固體上，且該線路重佈層電性連接該圖案化金屬層。
11. 如申請專利範圍第10項所述之半導體封裝件之製法，其中，該承載件上復具有一離型層，以供該圖案化金屬層與黏固體形成其上，且藉由該離型層移除該承載件。
12. 如申請專利範圍第10項所述之半導體封裝件之製法，其中，該承載件上形成有凹槽，以設置該半導體元件。
13. 如申請專利範圍第10項所述之半導體封裝件之製法，其中，該圖案化金屬層更包含電性連接墊，以電性連接該半導體元件。
14. 如申請專利範圍第10項所述之半導體封裝件之製法，其中，該黏固體係為非流動性之膠材。
15. 如申請專利範圍第10項所述之半導體封裝件之製法，其中，該半導體元件具有相對之主動面與非主動面，該主動面上具有複數導電凸塊，以嵌入該黏固體中而電性連接該圖案化金屬層。
16. 如申請專利範圍第10項所述之半導體封裝件之製法，其中，該半導體元件具有相對之主動面與非主動面，該非主動面係外露於該絕緣層之第二表面。
17. 如申請專利範圍第10項所述之半導體封裝件之製法，其中，形成該絕緣層之方式係為壓合製程或塗佈製程。
18. 如申請專利範圍第10項所述之半導體封裝件之製法，其中，係以研磨方式移除該承載件。
19. 如申請專利範圍第10項所述之半導體封裝件之製法，其中，該線路重佈結構具有至少一介電層、形成於該介電層上之線路層、及形成於該介電層中之導電盲孔，該導電盲孔電性連接該線路層與該圖案化金屬層。
20. 如申請專利範圍第10項所述之半導體封裝件之製法，復包括形成一絕緣保護層於該線路重佈結構上，且該絕緣保護層外露該線路重佈結構之部分表面。